TWI240988B - Method for fabricating a through hole on a semiconductor substrate - Google Patents

Description

1240988 五、發明說明（1) ' -- 【發明所屬之技術領域】 本發明提供一種製作通孔（through hole)的方法，尤指一 種利用兩次蝕刻製程來製作通孔的方法。 【先前技術】 在半導體製程中’為了使金屬氧化半導體（metal 〇xide semi⑶nductor，M0S)等元件以及各金屬導電層之間能順 利地電連接形成完整的電路，故在進行多重金屬化製程 (multilevel metallization process)時，必須於這些介 電層内形成接觸插塞（c〇ntact plug)或所謂的介層插塞 (via plug) ’以作為各M〇s電晶體與各金屬導線層之間電 連接的導線。 習知製作接觸插塞或介層插塞的方式大多是先對介電層直 f進行蝕刻製程，以形成貫穿介電層的接觸洞（c〇ntact hole)及介層洞（via h〇le)等之通孔（thr〇ugh h〇le)，然 後再於其中填塞（f 1 1 1 i nS )低電阻值的金屬材料，以形成 接，插塞或介層插塞。由於通孔製作的好壞，攸關其所連 接著上、下兩層金屬層或導電材料是否能順利電連接，故 其亦常成為影響超大型積體電路（ve la seale integration circuit)製程之良弊很重要的因素。 1240988 五、發明說明（2) 請參考圖一至圖三，圖一至圖三為習知於半導體基底10上 製作通孔之方法的製程示意圖。如圖一所示，半導體基底 1 0上包含有一閘極、字元線、位元線或金屬導線1 2，其係 由一金屬導電層1 4以及一抗反射層1 6所構成。習知方法是 先在半導體基底10表面形成一層介電層18，接著如圖二所 示’在介電層18表面形成一圖案化之光阻層20，以於金屬 導線1 2上方定義出至少一通孔的圖案。然後，如圖三所 不’以光阻層2 0為蝕刻遮罩，進行一蝕刻製程，移除沒有 被光阻層2 0覆蓋之介電層1 8以及抗反射層1 6，直至導電層 1 4表面。最後移除光阻層2 〇，完成通孔2 2的製程。 由圖三可知’當利用光阻層2 〇作為蝕刻遮罩而進行蝕刻製 程時’會先#刻介電層18，再直接（in_situ)蝕刻抗反射 層1 6。在習知技術中，當導電層丨4為鋁銅合金等金屬材料 時’抗反射層1 6—般係由氮化鈦（τ丨N)層、鈦金屬（τ丨）層 或兩者的組合所構成，而介電層丨8則由氧化層所組成。因 此’若在同一反應室中進行蝕刻製程，便會針對主要的蝕 ，對象介電層18而使用四氟化碳（CD、三氟甲烷（CHf3) 等對氧化層選擇比較高的蝕刻氣體。然而，此等蝕刻氣體 對於由T i N/T i構成之抗反射層丨6的蝕刻速度卻很慢，使得 作為餘刻遮罩的光阻層2 0必須具有相當的厚度，此蝕刻製 程才能將抗反射層1 6完全蝕刻開來，但是過長的蝕刻時間 與過厚的光阻層2 0卻有產生削角以及崩塌等疑慮。此外， 在餘刻抗反射層1 6時，位於抗反射層1 6之上的介電層1 8仍

第7頁 1240988 五、發明說明（3) 然可此會受到蝕刻氣體的作用而導致通孔2 2產生不規則的 偵|J辟，工 ^ 而且對抗反射層1 6姓刻也同時會在介電層1 8側壁表 面形成較難去除的殘留物，影響蝕刻製程的良率。 【發明内容】 因此本發明之主要目的在於 反射層而製作通孔的方法， 本發明之申請專利範圍係揭 少一通孔的方法。首先於半 層以及一頂蓋層，接著形成 出至少一通孔之圖案，並進 被第一光阻層覆蓋之頂蓋層 光阻層，然後於半導體基底 之第二光阻層，其中第二光 圖案’最後再進行一第二餘 覆蓋之介電層，直至暴露出 由於本發明方法是在形成介 刻製程，因此可以直接使用 钱刻氣體’以有效率地移除 對介電層進行钱刻製程時， 間的蝕刻，因此可使用厚度 提供一種能以較高效率移除抗 以解決上述習知製程的問題。 露一種於半導體基底上製作至 導體基底表面依序形成一導電 一圖案化之第一光阻層，定義 行一第一钱刻製程，移除沒有 ，直至導電層。隨後移除第一 上形成一介電層以及一圖案化 阻層具有和第一光阻層相同之 刻製程’移除未被第二光阻層 導電層，以完成通孔的製作。 電層之前先對抗反射層進行钱 對抗反射層具有較高蝕刻率的 抗反射層。此外，由於在後續 不需要對抗反射層進行較長時 較薄的光阻層，以避免光阻層

第8頁 1240988 五、發明說明（4) 在蝕刻中崩塌或產生削角的危險。再者，由於光阻層的厚 度較習知製程之光阻層薄，使得電路圖案和線寬設計也可 以突破以往限制，提高半導體製程的積集度。 【實施方式】 請參考圖四至圖十，圖四至圖十為本發明於一半導體基底 3 0上製作至少一通孔之方法的製程示意圖。如圖四所示， 首先於半導體基底3 0表面形成一金屬導電層3 2以及一抗反 射層34，金屬導電層3 2可選擇如鋁合金、鋁銅合金等常用 於半導體製程中的導電材料，而半導體基底3 0表面可另包 含有複數個已形成的半導體元件及介電層。其中，抗反射 層3 4是用來降低金屬導電層3 2的高反射性，以保障微影製 程之圖案轉移精確性以及蝕刻製程的良率，因此抗反射層 3 4可選擇符合此功能的材料製作，例如氮化鈦及/或鈦金 屬（TiN/Ti)。 接著，如圖五所示，進行一微影暨蝕刻製程，在抗反射層 3 4之上形成一圖案化之光阻層（圖未示），以定義出一導線 的圖案，隨後利用圖案化之光阻層為蝕刻遮罩，移除部分 抗反射層3 4以及金屬導電層3 2，以形成至少一導線3 6結 構。然後再於導線3 6上進行通孔的製作，請參考圖六，先 於半導體基底3 0表面形成第一光阻層38，接著進行一微影 製程，使第一光阻層3 8在導線3 6上定義出至少一通孔的圖

1240988 $、發明說明（5) 案。然後如圖七所示 〜第一蝕刻製程，移 34，直至暴露出金屬 ’ 以弟'一光阻息。 除未被第一光^ 8為蝕刻遮罩，進行 導電層32。最播二38覆蓋的抗反射層 取使移除第一光阻層38。 由於第一 針對抗反 若抗反射 化硼以及 化硫（SF TiN/Ti 抗 I虫刻製程 射層3 4， 是在同一 中，只針 罩的第一 刻開的條 蝕刻製程的 射層3 4採用 層3 4係由T : 氯氣之組合 5)組成的群翻 反射層3 4。 以及此處之 所以此兩個 反應室進行 對抗反射層 光阻層3 8之 件下即可。 主要蝕刻對象Η 蝕刻選擇比較佳二反射層34，因此可 [N/Ti所構成，=飿刻氣冑。例如， rnpi /Γ1 x d甸刻氣體可選自三氯 =率 .. —制，严速去除暴露出的 g 一 4 Μ ^ 4導線3 6結構時所進行的 ί:^ U呈都需要移除部分的抗反 蝕刻製程可使用相同的蝕刻成分，或 。另一方面，由於在此第一蝕刻製程 3 4來進打蝕刻，因此用來作為蝕刻遮 厚度僅需控制在足.夠將抗反射層3 4钱 = 八，隨後於半導體基底30上形成一介電層40，並 2 i i滿抗反射層34中的開口，接著可選擇性地進行一化 二研磨製程或高溫的熱流（t h e r m a 1 f 1 0 w )，以平坦化 介電層f 0表面。然後如圖九所示，於介電層4 0上形成一圖 $化之第二光阻層42，其中第二光阻層42的圖案具有和第 一光=層3 8相同的圖案，以在導線3 6上方定義出通孔的圖 案。隨後以第二光阻層42為蝕刻遮罩，進行一第二蝕刻製

第10頁 1240988 五 發明說明（6) 一---- 程 金屬ίΐίΐ第2阻層42覆蓋之介電層4〇,直至暴露出 ί Ξ第1 n f t，若介電層4°係由氧化層所構成，在 Ur· i ^製权時，可選用三氟甲烷、四氟化碳或氬氣 留的ί十Ϊ層具有高蝕刻速率的蝕刻氣體。I後移除殘 留的苐二光阻層42’完成通孔44的製作，如圖十所示。 後續於通孔44中填入導電材 括先於通孔4 4側壁表面形成 等導電材料，以使導線3 6與 元件形成電連接，此為習知 方面，本實施例也可應用於 44中’然後再對介電層4〇之 併製作出介電層4 0上的金屬 線3 6電連接之製程。 料以製作接觸插塞的方法，包 如T i /T i Ν之黏著層，再填入鎢 之後製作於介電層40上的導電 技藝，在此不多加資述。另》 直接將紹等金屬材料填入通孔 上的金屬材料進行餘刻，以一 導線且同時完成金屬導線和導

本發明方法 下導電層或 作，包括接 damascene •不同材質 的钱刻選擇 狀和節省製 矽層，而頂 思的是，在 可適用於半導 金屬層的電連 觸洞、介層洞 structure)； 的頂蓋層，且 比時，都可利 程時間的通孔 蓋層為氮化矽 半導體製程中

體製程中任何位於介電層之 接製程或者任何形式通孔的 、閘極結構或雙鑲嵌結構（d 亦即凡是在導電材料層上具 頂蓋層和其上的介電層具有 用本發明方法製作出具有較 ’例如當導電材料層為摻雜 (nitride)層的情況下。值謂 ’阻障層、抗反射層、遮罩

l24〇988

五 保 本 度 台 本 來 的 層都 明方 鬲的 例如 發明方 斜對特 機台， 較 ⑺ =為本發明中所定義之頂蓋層。另一方面，廡用 =^精神，可使用較低製程能力的機台來進^難 ^ ^ 不舄因為產品設計規格的變更而更新機、 當元件材料的厚度隨著設計需求而變高時，祀 J二仍然可以分階& ’使用蝕刻能力較低的機台 =早一材料進行蝕刻，而不需更換蝕刻 可以節省設備成本。 此刀知好 相車交於習 對頂蓋層 頂蓋層之 介電層以 餘刻選擇 層進行蝕 蕈層更厚 明之方法 被提升， 提高製程 需的厚度 反應在檄 案。 知技術 進行银 上形成 及頂蓋 比較高 刻，因 的製程 ’钱刻 尤其能 效率。 比習知 影製程 ，本發 刻製程 介電層 層的通 的蝕刻 此可以 上，也 出的通 節省習 再者， 技術相 上，則 明方法 ’在頂 ，並對 孑L 。由 氣體， 確保頂 可以有 孔有較 知進行 用來作 對較薄 可以設 係採取兩階 蓋層中形成 介電層進行 於兩次钱刻 以分別針對 盍層被钱刻 效率地完成 完整的側壁 頂蓋層蝕刻 為蝕刻遮罩 ’可以避免 計線寬更小 段钱刻 通孔圖 钱刻， 製程都 頂蓋層 完全， 钱刻。 ’且蝕 的時間 的第二 光阻層 、密度 製程，先 案，再於 形成貫穿 可以採用 以及介電 即使在頂 根據本發 刻速度亦 ’而大幅 光阻層所 崩塌，而 更高的圖 以上所述僅為本發明之較佳實施例， 範圍所做之均等變化與修飾，皆庫屬 ^ ^明申請專利 白應屬本發明專利之涵蓋範

1240988

第13頁 1240988 圖式簡單說明 圖式之簡單說明 圖一至圖三為習知於半導體基底上製作通孔之方法的製程 示意圖。 方法 的 製 程 示 意圖。 圖式 之 符 號 說 明 10 半 導 體 基 底 12 金 屬 導 線 14 導 電 層 16 抗 反 射 層 18 介 電 層 20 光 阻 層 22 通 孔 30 半 導 體 基 底 32 金 屬 導 電 層 34 抗 反 射 層 36 導 線 38 第 一 光 ，阻 層 40 介 電 層 42 第 二 光 阻 層 44 通 孔 圖四至圖十為本發明於一半導體基底上製作至少一通孔之

Claims (1)

1240988 六、申請專利範圍 1 . 一種製作通孔（t h r 〇 u g h h ο 1 e )之方法，該方法包含有： 於一半導體基底表面形成一導電結構，該導電結構至少包 含一導電層以及位於該導電層上之一頂蓋層（cap layer); 於該半導體基底以及該導電結構表面形成一圖案化之第' 光阻層，定義出至少一通孔之圖案； 進行一第一蝕刻製程，移除未被該第一光阻層覆蓋之該頂 蓋層，直至暴露出該導電層之至少一第一部份； 移除該第一光阻層； 於該半導體基底上依序形成一介電層以及一圖案化之第二 光阻層，且該第二光阻層具有和該第一光阻層相同之圖 案；以及 進行一第二蝕刻製程，移除未被該第二光阻層覆蓋之該介 電層，直至暴露出該導電層之該第一部份。 2. 如申請專利範圍第1項之方法，其中該導電層係為一金 屬層，而該頂蓋層係為一抗反射（anti-reflection coating， ARC)層。 3. 如申請專利範圍第1項之方法，其中於該半導體基底表 面形成該導電結構之步驟至少包含： 於該半導體基底上形成該導電層； 於該導電層上形成該頂蓋層；

1240988 六、申請專利範圍 於該抗反射層上形成一圖案化之第三光阻層，定義出該導 電結構之圖案； 進行一第三蝕刻製程，以該第三光阻層當作蝕刻遮罩，移 除未被該第三光阻層覆蓋之該頂蓋層以及該導電層；以及 移除該第三光阻層。 4. 如申請專利範圍第3項之方法，其中該第一蝕刻製程以 及該第三蝕刻製程係於同一反應室進行。

5. 如申請專利範圍第3項之方法，其中該第一蝕刻製程以 及該第三蝕刻製程係使用相同之蝕刻成分。 6. 如申請專利範圍第2項之方法，其中該金屬層包含一鋁 合金層。 7. 如申請專利範圍第2項之方法，其中該抗反射層包含一 氮化鈦層及/或一鈦金屬層（TiN/Ti)。

8. 如申請專利範圍第7項之方法，其中該第一蝕刻製程之 蝕刻氣體係選自三氯化硼（BC 1 3) /氯氣（C 1 2)、四氯化碳 (CC1 4)及六氟化硫（SF6)組成之群組。 9. 如申請專利範圍第1項之方法，其中該導電層包含一摻 雜多晶矽層，而該頂蓋層包含一氮化矽（n i t r i d e )層。

第16頁 1240988 六、申請專利範圍 1 0 .如申請專利範圍第1項之方法，其中該介電層包含一氧 化層。 11.如申請專利範圍第1 0項之方法，其中該第二蝕刻製程 之蝕刻氣體係選自三氟曱烷（CHF 3)、四氟化碳（CF 4)及氬 氣（Ar)組成之群組。

第17頁