TWI240987B - Process for producing a strontium ruthenium oxide protective layer on a top electrode - Google Patents

Process for producing a strontium ruthenium oxide protective layer on a top electrode Download PDF

Info

Publication number
TWI240987B
TWI240987B TW090125108A TW90125108A TWI240987B TW I240987 B TWI240987 B TW I240987B TW 090125108 A TW090125108 A TW 090125108A TW 90125108 A TW90125108 A TW 90125108A TW I240987 B TWI240987 B TW I240987B
Authority
TW
Taiwan
Prior art keywords
layer
top electrode
ferroelectric
annealing
ferroelectric capacitor
Prior art date
Application number
TW090125108A
Other languages
English (en)
Inventor
Sun Sheng
Hickert Ceorge
Katsuyoshi Matsuura
Takeyasu Saito
Soichiro Ozawa
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of TWI240987B publication Critical patent/TWI240987B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Description

1240987 五、發明説明 發明範, ^本發明係有關鐵電記憶體積體電路處理領域。 容器頂端電極頂上。⑼積體電路,形成保護層於鐵電電 發明背! “長久以來已知鐵電隨機存取記憶體(FRAM)有潛力可 作為手持式電子裝置例如蜂 巢式電治、個人數位助理器 (PDAs)、及數位相機等 f叼罕乂佳δ己憶體技術,FRAM是一種 非依電性記憶體技術,當雷 田電源被切斷時不會喪失資料。相 反地,健存於大多數桌上型電腦及筆記型電腦的依電性 DRAM記憶體的資料於電腦關機時喪失。此等電腦需要額 外組件例如笨重的專用硬碟機來保存兩次開機間的資料。 如此FRAM經由免除需要額外的非依電性資料儲存組件而 有助於讓手持式袭置體積變小且耐用性持久。 FRAM有右干優於其它非依電性記憶體技術例如電性 可抹消可私式唯碩記憶體(EEpR〇M)以及快閃eepr〇m的 優點。EEPROM及快閃EEPR0M的讀取時間短由數毫微秒 至數U秒,但寫入時間需要數毫秒。讀取時間與寫入時間 差數倍加上快閃EEPROM之磁區抹消特性可能造成 EEPROM及快閃EEPR0M元件的設計比使用上困難。相反 地,FRAM可再比1微秒更短的時間内執行讀取與寫入操 作。 FRAM也有絕佳耐久特性:fRAM記憶體晶胞之有用壽 命可延長至大於一兆(1012)讀/寫週期。如此對讀/寫週期疲 本紙張尺度適用中國國家標準(CNS) A4規格(21〇X297公釐) 1240987 A7 —---— _B7 五、發明説明(2 ) 乏的強力耐性,讓FRAM極為適合用於每秒執行數億至數 十億次操作的可攜式電腦等裝置。 FRAM記憶體晶胞係由電容器形成,故資料可經由操 控施加於電容器電極的電壓及/或電流存取。FRAM記憶體 晶胞之電容器使用鐵電化合物來分開電極。常用於fram 之鐵電化合物包括帶有鈣鈦礦晶體結構之氧化物,例如鉛 鈦酸鹽錘酸鹽-Pb(ZrxTVx)(V,俗稱PTZ以及勰鉍鈦酸鹽 -SrBiTiO-,俗稱SBT。此等鐵電電介質材料與其它半導體 元件積體而提供定址、選擇及控制邏輯電路。不幸,多種 鐵電材料之預定電氣特性例如資料保有性及疲勞耐性於典 型半導體處理條件下劣化。如此半導體元件製造商面對當 將FRAM記憶體晶胞與標準半導體製造及封裝過程整合 時,如何保有鐵電材料之高品質電氣特性的連續困難。 處理期間,FRAM劣化的主要原因之一相信係由於鐵 電材料的氧原子與氣體如氫氣反應。於清潔操作例如電漿 灰化俾去除光阻劑時暴露於氫氣。又金屬沉積過程常經由 使用有機金屬化合物及/或使用氫氣處理形成的金屬結構 而攙入氫。此外,於半導體製造方法常於沉積後藉化學機 械研磨(CMP)去除過量材料。雖然CMP可有效去除過量材 料如鎢,但相信化學反應以及機械攪動也驅使氫氣進入鐵 電層而損壞PZT。結果製造的FRAM的品質比預期遠更差且 不均一。 致眉及要 本發明係針對一種積體電路以及積體電路之製造方 1240987 五、發明説明(3 ) 法’包括鐵電組件組合其它半導體元件而提供改良效能及 較大加工能力。本發明提供形成一層包含導電性約欽礦或 層Μ鈦礦材料之保護蓋層於鐵電電容器頂端電極上,俾 2護鐵電材料之底層不會因氫以及其它還原氣體的化學劣 根據本發明提供一種積體半導體元件,其包含鐵電電 谷器,此處包含鳃釕氧化物(SRO)的保護蓋層沉積於電容 器之頂端電極上方。SR〇蓋層保護電容器之鐵電電介質層 於半導體製造過程中不致於被化學及機械劣化。特別,保 濩層屏障氫氣之遷移通過頂端電極而進入鐵電電介質層, 於此處劣化鐵電電介質材料如PZT。 進一步根據本發明,也提供一種於鐵電電容器頂端電 極上形成SRO保護層之方法。此種方法中,SR〇保護層於 沉積於頂端電極上後沉澱兩次:首先,原先以非晶相沉積 的保護層於非氧化氣氛下於500艺S7〇(rc溫度退火俾結晶 化SRO。然後,結晶sr〇蓋層再度退火,但本次係於氧化 氣氛下於300°C至500°C之溫度進行。結果所得結晶氧退火 SRO保護層對下方鐵電電介質層提供於隨後元件製造步驟 期間不受氫劣化的絕佳保護效果。 本發明提供之鐵電電容器結構於退火、清潔、多層金 屬加工、互連裝置處理及組裝期間之溫度與化學暴露更為 強勁。此外,於電容器結構製造後之製程的不良影響減少, 於製造後可獲得較寬廣的製程處理,因此可製造欲達成較 高度積體之新穎裝置而未有損鐵電元件效能。 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) !24〇987 A7 B7 五 發明説明 單說明 第1圖為根據本發明製造之於半導體電路上之鐵電電 容器之剖面圖; 第2圖為本發明之鐵電電容器之剖面圖; 第3圖為線圖比較含結晶化及未經結晶化Sr;Ru〇3之 SR〇保護層之漏電流; 第4圖為線圖比較三種不同鐵電電容器之極化開關電荷(Qsw); 第5圖為線圖比較極化開關電荷(Qsw)與介於鐵電電容 為之頂端電極與鐵電電介質層間之界面表面粗度; 第6圖為線圖比較極化開關電荷(Qsw)呈SR〇保護層 火溫度之函數; 第7圖為線圖顯示極化開關電荷(Qsw)呈鐵電電容器 氫氣環境下耗用時間之函數;以及 第8圖為各種SR〇保護層形成技術之極化開關電 (Q s w )之線圖。 之詳細說1 現在參知、弟1圖,顯示結合於本發明之積體半導體元件 之積體鐵電記憶體晶胞1〇之實例。積體鐵電晶胞1〇包括 電電容器12以及場效電晶體(FET)14。本特定實施例中 電圯憶體晶胞1〇係配置成一個電晶體-一個電容器(1T-1C) 口己U肖豆日日胞。兄憶體晶胞1 〇包括基板例如單晶石夕基板其包 括石夕蟲晶層16。厚的場氧化物層1 8界限且分開主動區。擴 散區20形成主動元件例如電晶體14之汲區及源區。閘極22 退 於 荷 鐵 鐵 裝----- (請先閲讀背面之注意事¾再填窝本頁) .ir .線丨 士紙張尺度適用中關家標準(CNS) M規格公發) 五、發明説明(5 ) 2 一口至+兀線(與第1圖平面正交延伸因此未顯示)或形成 字兀線的部分。平面化層24包含絕緣材料如氧化物其係 Y厚層知用’使用化學、機械、化學機械研磨等平面化而 提供上方元件結構的平坦工作面。 較佳具體實施例中,黏著層(圖中未顯示)位於鐵電電 容器12與平面化層24間,俾提升鐵電電容器12與積體半導 體元件其餘部分間的黏著。黏著層由於極薄,故未顯示(較 1由厚度50埃至2〇〇埃)之氧化鈦製成,但當具有黏著性時 較薄與較厚層亦皆適合。 電谷益12係由底端電極28、鐵電電介質層3〇、頂端電 極層32、及SR0保護層34覆於電極層32上方組成。底端電 極層28較佳由鉑製造,厚度為5〇〇埃至2〇〇〇埃及更佳⑺⑼ 埃,但當於積體半導體元件證實具有良好電極特性時較薄 與較厚層亦皆適合。底端電極28係連接至「板線」,板線又 耦連至多個記憶體晶胞。板線也與第丨圖平面正交因而並未 顯示。 鐵電電介質層30較佳包含具有鈣鈦礦晶體結構之氧化 物,例如鉛鈦酸鹽錘酸鹽,Pb(ZrxTii x)〇3(pzT)或锶鉍鈦酸 鹽SfBiTiO(SBT)。鐵電電介質層30較佳厚度為1〇〇〇埃至 2000埃及更佳厚度為約18〇〇埃,但當於積體半導體元件具 有良好鐵電品質時較薄與較厚層亦皆適合。 頂端電極層32較佳由導電物質如鉑及特佳由氧化銥製 成。頂端電極層32之較佳厚度為500埃至2000埃及更佳厚度 約1500埃,但當於積體半導體裝置顯示良好電極特性(例如 1240987 五、發明説明(6 導電性、適當金屬遷移、耐熱性、製作圖樣能力)時較薄與 較厚層亦皆適合。 ' 較佳具體實施例中,SRO保護層34係位於頂端電極層 32頂上。SH⑽護層34較佳包含銷及釕氧化物,更佳包含 Sr(x)Ru(y)〇3,此處 y=(2-x:^x 之值為 〇 9至1 i。sr〇保護= 34之較佳厚度為200埃至1500埃及更佳厚度約5〇〇埃但^ 可保護下方鐵電電介質層30的鐵電材料不受化學及機械劣 化時較薄及較厚層亦皆適合。另_具體實施例中,蓋:^ 不僅為導電性鈣鈦礦如SRO,同時亦為導電性層狀鈣鈦礦 材料如YBaCu03〇 、 電容器32之頂端電極透過金屬化層36耦連至電晶體i4 源區。金屬化層36也接觸電晶體14之汲極而形成位元線接 點。較佳具體實施例中,隨後可沉積鈍化層38於積體電路 全體表面上。 本發明方法包含下列步驟:形成一層含有鳃及釕之非 晶形氧化物於鐵電電容器之頂端電極頂上;K5〇(rc至7〇q t溫度於非氧化氣氛下加熱非晶層,俾將該非晶層轉成結 晶層;以及於30(TC至50(TC溫度於非還原氣氛下加熱結晶 層’俾將結晶層轉成本發明之SRO保護層。 本务明方法之較佳具體實施例中,形成於鐵電電容器 頂端電極頂上之非晶形氧化物層包含Sr(x)Ru(y)〇3,此處 y (2-x)及X之值為0 9至丨.丨。SR0層可經由於層狀結構積體 半導體元件形成薄膜之多種技術形成,包括溶膠-凝膠法、 錢錢、及化學氣相沉積(CVD)。非晶形SRO層於約65(rc溫 本紙張尺度適财咖家標準(⑽)Μ規格⑵GX297公發)
(請先間讀背面之注意事項再填寫本頁) 裝丨 .........訂----- :線丨 五、發明説明(7 ) 度於氮氣或貴氣氣氛下加熱俾促進SR0層的結晶化。此種 非氧化退火於其它實施例可於5〇〇。〇至7〇〇。(:之溫度範圍進 行。 隨後,結晶S R 0層於約4 ο 0。(:溫度於非還原或氧化氣氛 下加熱約5小時而形成根據本發明之氧退火層。第二加 熱使用的氣氛較佳包含非還原性氣體例如氮氣或貴氣,及 更佳包含氧化氣體如氧氣。由於氣氛為非還原性,故不可 存在有還原性氣體如氫氣。本發明之另一較佳方面,結晶 SRO層及頂端電極層於第二次加熱前經蝕刻而形成鐵電電 容器上層,俾轉化結晶SR0層成為最終SR〇保護層。 形成本發明之SRO保護層之方法可結合入習知形成積 體半導體7C件之方法:鐵電電容器之底端電極形成於積體 半導體元件之基板層上。較佳具體實施例中,底端電極形 成積層結構,該積層結構包含黏著層接觸下方基板層以及 覆於黏著層頂上的底端電極層。底層較佳含氧化鈦,底層 之形成方式係沉積鈦金屬於基板層上,以及於氧氣氣氛於 300 C至700°C加熱金屬層。底端電極層較佳包含導電金屬 或金屬氧化物,更佳包含鉑。底端電極層可經由多種標準 沉積技術之任一種如直流濺鍍而形成於黏著層上。 於形成底端電極層後,鐵電電介質層形成於底端電極 上。鐵電電介質層係由鐵電材料製成,鐵電材料較佳包含 帶有鈣鈦礦晶體結構之氧化物,如鉛鈦酸鹽锆酸鹽(pz丁) 或勰叙鈦酸鹽(SBT)。於本發明之較佳方面,鐵電電介質材 料為PZT,且較佳攙雜一種選自鑭、每或銷組成的組群之 1240987 A7 ---------B7 _ 五、發明説明(8 ) 金屬lx佳使用射頻減鏡或溶膠-凝膠方法來沉積鐵電材料 於底端電極上。一旦鐵電電介質層形成,較―了圭於非還原氣 氛加熱俾結晶化鐵電材料。例如鐵電材料可經由快速熱退 火(RTA)方法結晶。 其次’頂端電極層形成於鐵電電介質層上。頂端電極 .層較佳包含金屬或導電氧化物,更佳包含鉑或銥氧化物, 又更佳包含氧化銥。頂端電極係經由眾所周知之層沉積技 術如直流濺錢而形成於鐵電電介質層上。 於頂端電極沉積於鐵電電介質層後,較佳進行退火步 驟,该步驟有夠長的時間及夠高的溫度來讓鐵電電介質層 之PZT晶粒生長完成。典型地,退火係於約650°c於下述氣 氛下進行’該氣氛包含氧分壓較佳為1%至5%,而氣氛之 差額包含惰性氣體如氬、氖、氦或氙。 於頂端電極層形成且經退火後,SR〇保護層形成於頂 ^ 端電極層頂上,如第2圖所示以及前文說明所述。 - 於形成SRO保護層後,採用多種積體半導體製造方法 來製k本發明之積體半導體元件。此等方法包括化學蝕刻 與清潔、ILD、CMP及再生退火等。本發明方法及結構之 特殊優點在於讓製程及元件設計師可就製程變化與控制上 獲得新的方向,而此等製程變化與控制為過去所不可能達 成者。至目前為止,於鐵電材料沉積後之後處理受到該處 理必眉不會劣化鐵電材料之極大約束。現在可使用涉及氫 暴路之新穎方法,處理版圖擴大且讓處理更容易控制。 此處所述製造保護層用以保護電容器堆疊之鐵電電介 本紙張尺度適用中國國家標準(CNs) A4規格(210父297公|) 11 -----------------------装… (請先間讀背面之泣意亊項#璜寫本貢) tr----------- :線- 1240987 A7 B7 五、發明説明(9 ) 質層不會受機械與化學劣化之方法,係使用較佳包含翻之 底端電極及較佳包含氧化銥之頂端電極。預期至少若干其 它金屬、金屬氧化物或甚至非金屬導電物質也可對鐵電電 容器堆疊製造可操作的頂端及底端電極。 此處所述方法較佳使用濺鍍沉積來沉積包含電容器堆 疊之各層材料。預期該方法若適合各層且如技藝界已知, 可使用其它沉積方法包括CVD及溶液化學沉積方法所謂 的「旋塗上」技術達成。 實例1 參照第2圖,顯示本實例使用之鐵電電容器之示意說明 圖。鐵電電容器70包括二氧化矽基板層72、氧化鈦黏著層 74、鉑底端電極76、PZT鐵電電介質層78、氧化銥頂端電 極80、SRO保護層82、氧化鋁層84及鋁合金佈線接點86。 用於本實例,氧化鈦黏著層74之厚度為200埃,底端電 極76厚1500埃,PZT鐵電電介質層78厚1800埃,氧化銥頂 端電極80厚1500埃,SRO保護層82厚500埃。蝕刻鐵電電介 質後,氧化鋁層84形成於SRO保護層頂上以及電容器堆疊 側邊上。然後二氧化矽中間層88形成於氧化鋁層84上,鋁 合金佈線接點86於原位被蝕刻。 於SRO保護層82已經於氮氣或氧氣氣氛下退火後對 SRO保護層結構進行X光繞射(XRD)測量。SRO保護層82之 晶體結構呈退火溫度之函數變化之比較顯示於下表1 : 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 12 (請先閲讀背面之注意事項再填寫本頁) •、v一口 · 1240987 A7 B7 五、發明説明(i〇) 退火條件
SrRu03(121)結構
SrRuO3(040)結構
C 無 無 無退火
B 無 無 於500°C氮氣氣氛下 退火1小時
C 無 無
B 無 無 於650°c氮氣氣氛下 退火1小時
C 450 無
B 460 無 於650°C氧氣氣氛下 退火1小時
C 620 240
B 600 213 (請先閲讀背面之注意事項再填寫本頁) 表1所示結果指出SRO保護層之結晶化不會於退火溫 度500°C或以下於非還原性氣氛下發生。相反地,於650°C 退火溫度,將非晶形SRO轉成結晶鈣鈦礦,(121)及/或(040) SrRu03晶相存在於SRO保護層82。 現在參照第3圖,顯示結晶後及未經結晶化SRO保護層 之漏電流之比較。第3圖顯示當SRO保護層82之Si*Ru03未經 結晶化時漏電流比SRO保護層82經結晶後遠更高。高漏電 流劣化鐵電電容器之效能。 實例2 本實例中,對帶有及未帶有SRO保護層82及氧化鋁層 84之鐵電電容器比較極化開關電荷(Qsw)。如第2圖所示, 電容器皆具有大致相同結構,但不存在SRO保護層82及氧 化鋁層84除外。 現在參照第4圖,於蝕刻以及形成鋁合金佈線接點86 13 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公楚) 1240987 A7 --~_________ B7_ 五、發明説明τττ ~~— 後,測里二個不同鐵電電容器之Qw。於處理鋁合金接點% 刖測件二個電容器之Qsvv皆約為33微法拉/平方厘^米(以 ^ m)第一電谷器具有第2圖所示結構但不存在有sr〇保 濩層82。第二電容器具有SRO保護層82但不含氧化鋁層 84, 一 ,不— 乐二电容器具有SRO保護層82及氧化鋁層84。如第4 圖所不,鐵電電介質層78之PZT於鋁合金接點86處理期間 嚴重劣化’結果導致Qsw接近〇微法拉/平方厘米。相反地, 第二及第三電容器存在有SRO保護層82,鐵電電介質層78 之PZT顯著較少劣化。 現在參照第5圖,如第2圖所示之兩個鐵電電容器於氧 化銀頂端電極80與pzt鐵電電介質層78間的界面具有不同 的表面粗度。如第5圖所示,二層間之界面愈粗糙,則電容 器之Qsw值降低。本發明可用於ΡΖΤ層替代氧化鋁層84。 本實例中,證實SR0保護層保護鐵電電容器之鐵電電 "貝層之PZT不被氫劣化的能力。實驗始於將帶有SRO保 護層之鐵電電容器置於高溫氫氣氣氛下。PZT之氫劣化係 經由測量電容器之極化開關電荷(Qsw)之下降而測定。比較 於不同處理條件下形成的SR0保護層,證實於3⑻。〇至50() °C於非還原氣氛下加熱時該層形成氫氣的最強力屏障。
用於本實例之鐵電電容器由底向上包含下列各層:基 板層、黏著層、底端電極、鐵電電介質層、頂端電極層及 SRO保護層。黏著層為厚5〇〇埃的鈦氧化物(Τί〇χ)層,底端 電極為厚15⑽埃之鉑層,鐵電電介質層為厚1800埃之PZT 本紙張尺度適用中國國家標準A4規格(210X297公釐) 14 (請先閲讀背面之注意事項再填寫本頁)
▼訂I 一線丨 1240987 A7 ------_B7_ 五、發明説明(12 ) 層’頂端電極為厚1500埃之銀氧化物(ir〇x)層,及srq保護 層之厚度為500埃。 第6圖顯示於150°C於包含3%氫氣氣氛下加熱鐵電電 谷器試樣後之極化開關電荷(qsw)。暴露於此種氫氣氣氛i 5 分鐘後,帶有SRO保護層且曾經於300。(:至5〇〇。(:於氧氣加 熱的鐵電電容器維持Qsw至高達3〇微法拉/平方厘米。相反 I. 地,帶有SR〇保護層於650°C而非於300T:至500。(:範圍加熱 至鐵電電容器,同樣暴露於氫氣環境而Qsw接近為〇。除此 之外,帶有SRO保護層未經退火之鐵電電容器,SR〇保護 層未經結晶化反而為非晶形,此種鐵電電容器同樣暴露於 氫氣環境具有Qsw接近〇。 第7圖進一步證實經由於3〇〇°c至5〇〇t溫度於非還原 氣氛加入結晶後的SRO而形成SRO保護層,可提升且作為 氫氣屏障的效果。第7圖顯示帶有Sr〇保護層已經於3〇(rc • 至500 C之氧氣下加熱的鐵電電容器,即使暴露於氫氣環境 長達75分鐘後,仍然維持qsw值高達2〇微法拉/平方厘米。 同時’帶有SRO保護層其已經於650°C加熱或絲毫也未加熱 之鐵電電容器僅暴露於相同氫氣環境丨5分鐘後Qw值即等 於0 〇 第8圖中,對帶有SRO保護層係經由於4〇〇。(:退火1〇小 時形成的鐵電電容器測量極化開關電荷(qsw)。實驗包括比 車父於氧氣氣氛相對於氮氣氣氛退火的SR〇保護層,以及比 較具有5 0 X 5 0微米結構相對於具有晶胞電容器結構之鐵電 電谷器。SRO保護層於400。(:退火後,鐵電電容器進行鋁層 本紙狀_遷格(2lGx297公楚) -17—- (請先閲讀背面之注意事項再填寫本頁) 訂— :線丨! 1240987
五、發明説明(13 ) 1佈線處理,然後測量Qsw俾評比經由佈線過程造成的ρζτ 劣化。 一
Qsw資料顯示於鋁層1佈線處理期間,全部於4〇〇1退火 的SRO保護層皆可保護下方鐵電電介質層的ρζτ不會劣 化結果私出SRO保護層當於氧氣或氮氣氣氛下退火時可 保護下方ΡΖΤ。如此,於本發明之SR〇保護層形成方法之 3〇〇°C至50(TC退火步驟可於非還原氣氛下進行,該種氣氛 包含氧化氣氛如氧氣,以及惰氣氣氛如氮氣及貴氣(例如 氦、氬、氪及氙)。 雖然則文已經參照較佳具體實施例特別顯示及說明本 發明,但熟諳技藝人士 了解可未悖離本發明之精髓及範圍 就形式及細節上做出多項變化。 :«.裝.................訂--------------·€ (請先閲讀背面之注意事项再填窝本頁〕 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 16 — 1240987 A7 B7 五、發明説明(14 元件標號對照 1.. .鋁層 12.. .鐵電電容器 16…矽磊晶層 20.. .擴散區 24.. .平面化層 30.. .鐵電電介質層 34.. .5.O保護層 38.. .鈍化層 72…二氧化矽基板層 7 6...舶底端電極 80.. .銥氧化物頂端電極 84.. .氧化鋁層 88.. .二氧化矽中間層 10.. .積體鐵電記憶體晶胞 14.. .場效電晶體 18.. .場氧化物層 22…閘極 28.. .底端電極 32.. .頂端電極層 36…金屬化層 70.. .鐵電電容器 74.. .鈦氧化物黏著層 78.. .PZT鐵電電介質層 82.. .5.O保護層 86.. .鋁合金佈線接點 裝------------------、矸------------------線. (請先閲讀背面之注意事項再填窝本頁) 17 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)

Claims (1)

  1. 申請專利範圍 8 8 8 8 Λ B c D Λ年 月 正充I修補j /( 4.:t修..上後是否變更原實質.内容 第901251(38號專财請案申請專利範圍修正本 修正日期:92年2月17曰 _製迨保5蒦層於鐵電電容器之方法,該鐵電電容器包 3頂端電極層、底端電極層、及鐵電電介質層介於頂端 與底端電極層間,該方法包含下列步驟: 形成一層包含導電性金屬氧化物材料之非晶形層 於頂端電極層上; 對非晶形層進行第一退火,其中該第一退火包含於 非氧化氣氛下加熱該非晶形層,俾將非晶形層轉成結晶 化鈣鈦礦或層狀鈣鈦礦材料層;以及 、對結晶化層進行第二退火,其中該第二退火包含於非 還原氣氛下加熱結晶化層俾轉化結晶化層成為保護層。 2.如申請專利範圍第1項之方法,其進一步包含: ,由餘刻、、、σ gg化層及頂端電極層而圖樣化頂端電 極層。 士申口月專利範圍第!項之方法,其中該頂端電極包含銀氧 化物。 士申明專利犯圍第1項之方法,其中該非晶形層包含銷、 釕及氧。 5·如申請專利範圍第1JM之方法,其中該第一退火包含於 5〇〇C至700°C加熱非晶形層。 6·如申請專利範圍第1項之方法,其中二退火包含於 3〇〇°C至50(TC加熱結晶化層。 、 7·如申請專利範圍第1項之方法,其中該第二退火之非還原
    1240987 氣氛包含氧氣。 8·如申請專利範圍第丨項之方法,A中哕 乃杰鐵電電介質層包含 ΡΖΤ 〇 ' 9.如申請專利範圍第2項之方法,其中該頂端電極係於第二 退火前以及第一退火後圖樣化。 種製造保護層於鐵電電容器之方法,該鐵電電容器包 含頂端電極層、底端電極層、及鐵電電介質層介於頂端 與底端電極層間,該方法包含下列步驟: 沉積一層包含Sr⑴Ru^O3之非晶形層於頂端電極 層上; 對該非晶形層進行第一退火,其中該第一退火包含 於含氮之非氧化氣氛下加熱非晶形層,俾轉化非晶形層 成為結晶化層; 藉蝕刻結晶化層及頂端電極層而圖樣化頂端電極 層;以及 於結晶化層進行第二退火,其中該第二退火包含於 3氧氣之氧化氣氛下加熱結晶化層,俾轉化結晶化層成 為保護層, 其中該頂端電極層包含銥氧化物,鐵電電介質層包 含Ρζτ,及底端電極包含鉑。 Π·一種積體半導體元件,包含: 一片半導體基板; 半導體元件形成於半導體基板; 一個形成於半導體基板上方之鐵電電容器,其中該 本,.氏張尺度適用中國國豕標準(CNS) Α4規格(2ι〇χ297公爱)
    裝 訂
    l24〇987 申明專利範圍 鐵電電容器包含一個底端電極、一層形成在該底端電極 上方之鐵電電介質層以及一個形成於鐵電電介質層上 方之頂端電極;以及 一層結晶化保護層,包含銘、釕及氧且形成於頂端 電極上方。 12. 如申請專利範圍第!!項之積體半導體㈣,其中該頂端 電極進-步包含_層銥氧化物層,該鉉氧化物層係接觸 鐵電電介質層。 13. 如申請專利範圍第u項之積體半導體元件,其進一步包 一層絕緣層形成於鐵電電容器上方; 其中该絕緣層包含一種選自弱導電ρζτ及與氧化 物組成的組群之絕緣金屬氧化物。 从如申請專利範圍第u項之積體半導體元件,其中該鐵電 電介質層包含PZT。 15·如申請專利範圍第u項之積體半導體元件,其中該底端 電極包含鉑。 —種鐵電電容器,該鐵電電容器構成積體半導體裝置之 一個元件,其中該鐵電電容器包含: 一層包含結晶化Sr⑴Ru^O3之保護層,其中产(2_χ) 及X之值為0.9至1.1 ; 一層頂端電極層,其位於保護層下方,其中該頂端 電極層包含銥氧化物; 一層鐵電電介質層,其係位於頂端電極與底端電極 本紙張尺度適用中國國家標準( 〇抓)八4規格(210\297公釐) !24〇987
    間’其中該鐵電電介質層包含PZT ;以及 該底端電極包含鉑。 17·—種積體半導體元件,包含: 一片半導體基板; 半導體元件形成於半導體基板; 一個形成於半導體基板上方之鐵電電容器,其中 該鐵電電容器包含一個底端電極、一層形成在該底端 電極上方之鐵電電介質層以及一個包含銥氧化物且形 成於鐵電電介質層上方之頂端電極; 一層結晶化保護層,包含鳃、釕及氧且形成於頂 端電極上方;及 一層絕緣層形成於鐵電電容器上方,其中該絕緣層 包含一種選自弱導電ΡΖΤ及與氧化物組成的組群之絕 緣金屬氧化物。 18·如申請專利範圍第17項之積體半導體元件,其中該鐵電 電介質層包含ΡΖΤ。 19·如申請專利範圍第17項之積體半導體元件,其中該底端 電極包含翻。
TW090125108A 2001-02-28 2001-10-11 Process for producing a strontium ruthenium oxide protective layer on a top electrode TWI240987B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/797,005 US6674633B2 (en) 2001-02-28 2001-02-28 Process for producing a strontium ruthenium oxide protective layer on a top electrode

Publications (1)

Publication Number Publication Date
TWI240987B true TWI240987B (en) 2005-10-01

Family

ID=25169649

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090125108A TWI240987B (en) 2001-02-28 2001-10-11 Process for producing a strontium ruthenium oxide protective layer on a top electrode

Country Status (4)

Country Link
US (1) US6674633B2 (zh)
JP (1) JP4104342B2 (zh)
KR (1) KR100706847B1 (zh)
TW (1) TWI240987B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6674633B2 (en) * 2001-02-28 2004-01-06 Fujitsu Limited Process for producing a strontium ruthenium oxide protective layer on a top electrode
KR20030041495A (ko) * 2001-11-20 2003-05-27 주식회사 하이닉스반도체 반도체 소자 및 제조 방법
JP4228569B2 (ja) * 2001-11-28 2009-02-25 セイコーエプソン株式会社 電子デバイス用基板の製造方法及び電子デバイスの製造方法
US7408218B2 (en) * 2001-12-14 2008-08-05 Renesas Technology Corporation Semiconductor device having plural dram memory cells and a logic circuit
US6573587B1 (en) * 2002-05-28 2003-06-03 Oki Electric Industry Co., Ltd. Metal oxide capacitor with hydrogen diffusion blocking covering
US6785119B2 (en) * 2002-11-29 2004-08-31 Infineon Technologies Ag Ferroelectric capacitor and process for its manufacture
JP3924286B2 (ja) * 2003-10-31 2007-06-06 Tdk株式会社 積層セラミック電子部品の製造方法
EP1557665A1 (fr) * 2004-01-21 2005-07-27 CSEM Centre Suisse d'Electronique et de Microtechnique SA Système d'electrodes pour capteur electrochimique
JP4589092B2 (ja) * 2004-12-03 2010-12-01 富士通セミコンダクター株式会社 半導体装置の製造方法
KR100591776B1 (ko) * 2005-01-03 2006-06-26 삼성전자주식회사 강유전체 메모리 소자 및 그 제조방법
JP4438659B2 (ja) * 2005-03-24 2010-03-24 Tdk株式会社 積層セラミック電子部品の製造方法
KR100725451B1 (ko) * 2005-06-07 2007-06-07 삼성전자주식회사 강유전체 캐패시터의 제조 방법 및 이를 이용한 반도체장치의 제조 방법
US20070212797A1 (en) * 2006-03-08 2007-09-13 Suk-Hun Choi Method of forming a ferroelectric device
JP4983172B2 (ja) * 2006-09-12 2012-07-25 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US7709359B2 (en) * 2007-09-05 2010-05-04 Qimonda Ag Integrated circuit with dielectric layer
KR20100122960A (ko) * 2008-03-26 2010-11-23 레르 리키드 쏘시에떼 아노님 뿌르 레드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 루테늄 및 알칼리 토금속 함유 3원 산화물 필름의 증착
JP5502302B2 (ja) 2008-09-26 2014-05-28 ローム株式会社 半導体装置およびその製造方法
US7939442B2 (en) * 2009-04-10 2011-05-10 Micron Technology, Inc. Strontium ruthenium oxide interface
US8859047B2 (en) 2010-02-23 2014-10-14 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Use of ruthenium tetroxide as a precursor and reactant for thin film depositions
US8395196B2 (en) 2010-11-16 2013-03-12 International Business Machines Corporation Hydrogen barrier liner for ferro-electric random access memory (FRAM) chip
CN103972044A (zh) * 2013-02-01 2014-08-06 中芯国际集成电路制造(上海)有限公司 Mim电容器的制备方法以及半导体器件的制备方法
JPWO2015194458A1 (ja) * 2014-06-20 2017-05-25 株式会社アルバック 多層膜の製造方法および多層膜

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997001854A1 (en) * 1995-06-28 1997-01-16 Bell Communication Research, Inc. Barrier layer for ferroelectric capacitor integrated on silicon
KR100199095B1 (ko) * 1995-12-27 1999-06-15 구본준 반도체 메모리 셀의 캐패시터 구조 및 그 제조방법
JP3171110B2 (ja) 1996-06-19 2001-05-28 ソニー株式会社 強誘電体キャパシタ構造の製造方法
US5990507A (en) * 1996-07-09 1999-11-23 Kabushiki Kaisha Toshiba Semiconductor device having ferroelectric capacitor structures
US6115281A (en) * 1997-06-09 2000-09-05 Telcordia Technologies, Inc. Methods and structures to cure the effects of hydrogen annealing on ferroelectric capacitors
KR100458084B1 (ko) * 1997-12-27 2005-06-07 주식회사 하이닉스반도체 누설전류가 감소된 하부전극을 갖는 강유전체 커패시터 형성 방법
KR100335399B1 (ko) * 1998-10-29 2002-07-18 박종섭 강유전체램 소자의 제조방법
US6172385B1 (en) * 1998-10-30 2001-01-09 International Business Machines Corporation Multilayer ferroelectric capacitor structure
JP3249496B2 (ja) * 1998-11-10 2002-01-21 株式会社東芝 半導体装置及び半導体装置の製造方法
US6674633B2 (en) * 2001-02-28 2004-01-06 Fujitsu Limited Process for producing a strontium ruthenium oxide protective layer on a top electrode

Also Published As

Publication number Publication date
JP4104342B2 (ja) 2008-06-18
KR20020070624A (ko) 2002-09-10
US6674633B2 (en) 2004-01-06
JP2002314044A (ja) 2002-10-25
US20020149040A1 (en) 2002-10-17
KR100706847B1 (ko) 2007-04-13

Similar Documents

Publication Publication Date Title
TWI240987B (en) Process for producing a strontium ruthenium oxide protective layer on a top electrode
US7297591B2 (en) Method for manufacturing capacitor of semiconductor device
TW580768B (en) Polycrystalline memory structure, method for forming same structure, and semiconductor memory device using same structure
KR100297210B1 (ko) 강유전체커패시터및다른커패시터구조체를위한고온전극-배리어
US6541281B2 (en) Ferroelectric circuit element that can be fabricated at low temperatures and method for making the same
JP2002261251A (ja) アモルファス酸化イリジウムのバリア層及び電極を有する強誘電体キャパシタ、集積半導体装置及び集積半導体装置の製造方法
CN100555638C (zh) 半导体装置
KR100740964B1 (ko) 반도체 장치 및 그 제조 방법
KR100382719B1 (ko) 강유전체 커패시터를 포함하는 반도체 장치 및 그 제조방법
JP2004296929A (ja) 強誘電体キャパシタの製造方法、強誘電体キャパシタ、記憶素子、電子素子、メモリ装置及び電子機器
JP2003218325A (ja) 強誘電体膜形成方法及び半導体装置製造方法
US7419837B2 (en) Method of manufacturing semiconductor device
US7078309B2 (en) Methods for producing a structured metal layer
TW442806B (en) Capacitor and its manufacturing process
JP4823895B2 (ja) 半導体装置及びその製造方法
JP4296375B2 (ja) 強誘電体メモリ素子の製造方法および強誘電体メモリ装置
JP2003179212A (ja) キャパシタ、メモリ素子およびその製造方法
JP4869808B2 (ja) 半導体装置の製造方法
JP2003197772A (ja) キャパシタ、半導体記憶装置およびその製造方法
KR100801202B1 (ko) 반도체 장치의 제조 방법
TW508796B (en) Ferroelectric device structure
JP2008010755A (ja) 半導体装置及びその製造方法
JPH0621339A (ja) 半導体記憶装置の製造方法及び半導体記憶装置の記録方法
JP2001332704A (ja) 誘電体薄膜素子用電極、並びにその製造方法とそれを用いた誘電体薄膜素子
JP2001102537A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees