TWI240497B

TWI240497B - Digital baseband receiver including a high pass filter compensation module for suppressing group delay variation distortion incurred due to analog high pass filter deficiencies

Info

Publication number: TWI240497B
Application number: TW093114571A
Authority: TW
Inventors: Alpaslan Demir; Leonid Kazakevich; Tanbir Haque
Original assignee: Interdigital Tech Corp
Priority date: 2003-06-25
Filing date: 2004-05-21
Publication date: 2005-09-21
Also published as: TW200818728A; DE602004009579T2; ES2294517T3; EP1642392A4; WO2005006567A2; TWI355149B; EP1642392A2; TW200501604A; AR044873A1; US20040264601A1; WO2005006567A3; US7280618B2; EP1642392B9; TW200531457A; EP1642392B1; DE602004009579D1; TWI347756B; ATE376280T1

Description

1240497

發明領域。尤其是，之群組延遲本發明係關於無線通訊系統之接收於用以補償類比無線接收器中產； ”用之數位訊號處理（DSP)技術。背景現存的無線系方面嚴格的限制。結，高的操作成本之低水準的整合。統架構設計給於設計此外，此種架構通常，以及不為人所希望者在接收通訊訊號提供低的通訊鏈的與其它系統元件 ^如第1圖所不’習知的射頻（RF )接收器1 〇〇包括一類比 =、、、接收器1 0 5，至少一類比數位轉換器（ADC )丨i 〇，一控制器115以。及一調變解調器12〇。類比無線接收器1〇5係一 ^ Ϊ接收器，其包括一天線1 2 5用以接收無線通訊訊號， =通渡波器1 3 0，一低雜訊放大器（L N A )丨3 5，一選擇性的第二渡波器（如帶通濾波器）14〇，一解調器145具有二輸出1 5 0，1 5 5，一相位鎖定迴路（pLL ) i 6 〇，一類比實部訊號路徑低通淚波器（LPF)165A，一類比虛部訊號路徑LPF 16 5B’第一級實部訊號路徑放大器mA，第一及虛部訊號路徑放大器1 7 0 B，第一級類比實部訊號路徑高通濾波器 (HPF) 1 75A，第一級類比虛部訊號路徑hpF 1 75B，第二級實部訊號路徑放大器1 8 0 A，第二級虛部訊號路徑放大器

第6頁 1240497 五、發明說明（2) 18ΘΒ，第二級類比實部訊號路徑HPF 185A，以及第二級類比虛部訊號路徑HPF 185B。放大器170A，170B，180A， 180B每一者包括RF接收器100之類比域内之一高增益級。調變解調器120控制LNA 13 5的切換。PLL 160產生區域振盪（LO)訊號以控制解調器1 4 5之二輸出1 5 0，1 5 5。輸出 1 5 0係解調器1 45之同相（i n-phase (I))輸出，用以輸出無線通訊訊號之一實部訊號成份。輸出1 5 5係解調器1 4 5之四分之一相差（quadrature (Q))輸出，用以輸出無線通訊系統之一虛部訊號。類比L P F s 1 6 5 A，1 6 5 B分別控制I與Q輸出150與155之頻寬選擇性。類比1^?3165八，1656隨後分別由第一與第二級放大器1 7 0 A，1 7 0 B， 1 8 0 A， 1 8 0 B放大。由於高增益需求，第一及第二級類比HPFs 1 75A， 17 5B，185A，185B被包含於類比無線接收器i〇5内以分別於第一與第二級放大器170A，170B，180A，180B之後提供電容，藉此第一及第二增益級被AC麵合且其它殘餘的直流 (DC)被移除以防止DC偏移。類比HPFs 175A, 175B， 185A，185 B的每一者具有一訊號輸入，一訊號輸出，至少一電谷（C )連接§fL號輸入至訊號輸出，以及至少一電阻（R ) 連接電容的輸出至地，因此形成R — C濾波器。類比HPFs 175A，175B，185A，185B改變與實部及虛部訊號成份相關之頻域響應之較低的部份（例如低於5 〇 k Η z之光譜形狀（亦即降低能量）。在第1圖習知的RF接收器1〇〇中，a DC 110連接至第二

級類比HPFs 185A，185B之輪出。ADC 110輸出數位的I及Q

1240497 · 五、發明說明（3) 輸出1 9 0，1 9 5。控制器1 1 5維持類比無線接收器1 〇 5及ADC 1 1 0之所有主動元件。在類比無線接收器105中，類比HPFs 175A, 175B， 185A，185B被用以保證在ADC 11〇取樣之前經由天線125接收之無線通訊訊號之光譜形狀。通常，類比1 75A， 1 7 5 B ’ 1 8 5 A ’ 1 8 5 B的規格十分嚴格因此在實施時需要高階渡波裔。尤其疋’有一種規格為誤差向量大小（er〇r vector magnitude)’ 其為正規化（n〇rmaHzed)的均方值誤差（means square error)測量。實施類比 HPFs 175A， 175B，185A，185B之高階濾波器設計可能是複雜且昂貴的。因此，類比HPFs 175A，175B，185A，185B上的誤差可能導致無法接受的生產量。類比HPFs 175A，175B， 1 8 5 A，1 8 5 B之設計複雜度的降低可以藉由使用具有較不嚴格規格之較低階濾波器設計而達成。但是，在類比H p F s 1 7 5 A ’ 1 7 5 Β，1 8 5 A，1 8 5 Β中使用此種濾波器設計將產生群組延遲變異失真的發生，如果沒有在類比HPFs 1 75A， 1 7 5 Β，1 8 5 A，1 8 5 B之後導入補償的話，因此降低r f接收器 1 0 0之性能。因為處理RF類比訊號之HPFs之成本比使用DSP高，希望提供一種數位基帶（digital baseband，DBB)系統，其包括具有低雜訊及最小功率需求之低成本接收器，並使用 DSP技術以補償類比HPFs所導致的群組延遲變異失真。綜合說明

第8頁 1240497 五、發明說明（4) ' — 本發明係一種DBB接收器用以調整無線通訊訊號之實部及虛部訊號成份之至少一者之頻域響應以抑制因接收器中所使用之低成本類比HPFs所導致之群組延遲變異失真。此接收器包括一解調器，一數位高通濾波器補償（HpFc^ 組，至少一類比實部訊號路徑HPF，以及至少_類比虛部、 HPF。此數位HPFC模組藉由提供具有一第一預定值（κ=): 一第一補償訊號降低實部及虛部訊號成份頻域響應用之類比 HPFs所建立之截止頻率（亦即轉角頻率（c〇rner 、 frequency))。此數位HPFm組藉由提供具有一第二預定 f上K、2)訊號之一第二補償訊號調整實部及虛部訊號:份1 域南通響應之增益。本务明可被合併至一 DBB接收器，一無線傳輸/接收單兀（WTRU)，一積體電路（IC)，一無線通訊系統及方法，或任何想要的通訊機構。 ^ >此解调裔具有實部及虛部訊號輸出。此解調器接收通 =Λ號並於貝部與虛部訊號輸出端輸出通訊訊號之實部及 :部訊號成份。數位HFPC模組具有實部及虛部訊號路徑。類=貫部HPF與調變器之實部訊號輸出以及數位HpFc模组，貫部訊號路徑通訊。數位HPFC模組抑制由至少一類比實 :及虛部HPFs所造成之群組延遲變異失真。此數位模組二有選擇性地被致能或禁能。、八數位HPFC可包括一實部訊號輸入用以接收一實部訊號成伤以及貝部補償訊號輸出用以輪出一實部補償輸出 1240497 五、發明說明（5) 訊號。此數位HPFC模組可更包括第一及第二乘法器，第一，第二及第三加法器以及一第一取樣延遲單元。第一乘法器可具有第一及第二輸入以及一輸出。第一乘法器可接收具一第一預定值（K丨）之一第一補償訊號。第一加法器可具有第一及第二輸入及一輸出。第一加法器的第一輸入可連接至數位HPFC模組之實部訊號輸入，而第一加法器之輸出可連接至第一乘法器之第二輸入。第二加法器可具有第一及第二輸入及一輸出。第二加法器之第一輸入可以連接至第一乘法器之輸出。第一取樣延遲單元可具有一輸入及一輸出。第一取樣延遲單元之輸入可連接至第二加法器之輸出。第二乘法器可具有第一及第二輸入及一輸出。第二乘法器之第一輸入可接收具有第二預定值（K 2)之第二補償訊號。第二乘法器之第二輸入可被連接至第一取樣延遲單元之輸出，第二加法器之第二輸入，以及第一加法器之第二輸入。第三加法器之第一輸入可連接至第一加法器之第一輸入。第三加法器可具有第一及第二輸入及一輸出。第三加法器之第二輸入可連接至第二乘法器之輸出。第三加法器之輸出可連接至數位HPFC模組之實部補償訊號輸出。第二乘法器之輸出可經由第三加法器從實部訊號成份中被減去。第一取樣延遲單元可經由第一加法器從實部訊號成份被減去。此數位HPFC模組可更包括一虛部訊號輸入用以接收虛部訊號成份，以及一虛部補償訊號輸出用以輸出一虛部補償輸出訊號。此數位HPFC模組可更包括第三及第四乘法

第10頁 1240497 五、發明說明（6) 器，第四，第五及第六加法器，以及一第二取樣延遲單元。第三乘法器可具有第一及第二輸入及一輸出。第三乘法器之第一輸入可接收具有第一預定值（K 〇之第一補償訊號。第四加法器可具有第一及第二輸入及一輸出。第四加法器之第一輸入可連接至數位HPFC模組之虛部訊號輸入，而第四加法器之輸出可連接至第三乘法器之第二輸入。第五加法器可具有第一及第二輸入及一輸出。第五加法器之第一輸入可連接至第三乘法器之輸出。第二取樣延遲單元之輸入可具有一輸入及一輸出。第二取樣延遲單元之輸入可連接至第五加法器之輸出。第四乘法器可具有第一及第二輸入及一輸出。第四乘法器之第一輸入可接收具有第二補償值（K 2)之第二補償訊號。第四乘法器之第二輸入可連接至第二取樣延遲單元之輸出，第五加法器之第二輸入，以及第四加法器之第二輸入。第六加法器可具有第一及第二輸入及一輸出。第六加法器之第二輸入可連接至第四乘法器之輸出。第六加法器之輸出可連接至數位HPFC模組之虛部補償訊號輸出。第四乘法器之輸出可經由第六加法器從虛部訊號成份中被減除。第二取樣延遲單元之輸出可經由第四加法器從虛部訊號成份被減除。較佳實施例詳細說明第2圖係依據本發明較佳實施例之DBB RF接收器2 0 0之方塊圖。雖然本發明係關於接收器2 0 0上之實施，熟悉本

1240497

技藝之人士應了解本發明適合於傳接器（transceiver)。較佳者，此處所揭露之方法及系統係合併於一無線傳輸/接收單元（WTRU)内。以下，WTRU包括但不限於使用者設備，行動站，固定或行動用戶單元，呼叫器，或其它任何型態之能在無線環境中操作的裝置。本發明之特徵可被合併於一積體電路（1C)中或被設計為包含大量互相連接件之電路中。本發明適用於使用分時雙工（TDD)，分時多重存取 (TDMA)，分頻雙工（FDD)，分碼多重存取（CDMA)，CDMA 2 0 0 0，分時同步CDMA(TDSCDMA)，以及正交分頻多工 (0 F D Μ )通訊系統。然而，本發明被預設為也可適用於其它型悲的通訊系統。如第2圖所示，DBB RF接收器2 0 0包括一數位高通據波器補償（HPFC )模組2 0 5，具有實部（I)及虛部（q )訊號路徑連接至數位I及Q訊號輸出1 9 〇，1 9 5。數位模組2 0 5更包括補償的輸出2 8 0，2 9 0且可控制器1 1 5控制。第3圖表示DBB RF接收器2 0 0中之數位HPFC模組2 0 5之例示結構。數位Η P F C模組2 0 5包括一數位電路，用以擴展低頻成份（例如在5與50kHz之間）並降低由類比HPFs 175A’ 175B’ 185A’ 185B所建立的截止頻率（亦即轉角頻率）’因此復原類比HPFs 1 75A，1 75B，1 85A，1 85B所改變的頻域響應之光譜形狀。因此，由類比HPFs 1 75A， 175B，185A，185B所產生的失真獲得抑制。一或更多HPFC 模組2 0 5可與數位HP FC模組2 0 5串連以提供由類比HPFs

第12頁 1240497 五、發明說明（8) 175A，175B，185A，185B所造成之失真的額外補償。此數位1^?(：模組2 0 5包括實部（1)及虛部（〇)訊號路徑’於其上分別通過來自ADC 1 1 0之數位輸出之實部及虛部訊號成份。數位HPFC模組2 0 5係一數位濾波器具有選擇過的特性，因此數位HPF C模組2 0 5之頻域響應將恢復由類比無線接收器105内之類比HPFs 175A，175B，185A，185B 所失真之頻率特性。當數位HPFC模組2 0 5之頻率響應以類比HPFs 175A，175B，185A，185B之頻律與響應繞旋 (convolve)時，由類比 HPFs 175A， 175B， 185A， 185B所造成的失真受到抑制。此外，由類比HPFs 1 75A，1 75B， 1 8 5 A ’ 1 8 5 B過濾出的低頻成份藉由提供被加至類比η p F s 175Α’ 175Β’ 185Α，185Β之高通頻率響應之具有低通頻率響應之數位濾波器而被重新建構。數位HPF c模組2 0 5之實部及虛部訊號路徑具有移除在每一 I與Q訊號路徑上由類比 HPFs 175Α’ 175Β’ 185Α，185Β所致之群組延遲變異所產生之失真的頻率特性用之相同的頻率特性。因此，由數位 HPFC模組2 0 5之實部及虛部補償輸出“ο，2 9 0所輸出之實部及虛部補償訊號不包括失真。數位Hp代模組可有選擇性地被致能或禁能，由控制器u 5所決定。如第3圖所示’數位HPFC模組2 0 5包括加法器21 0A， 210B’ 230A’ 230B，累加器電路215A， 215B以及乘法器 220A， 220B’ 225A’ 225B。加法器 23〇A, 230B分別從實部與虛部訊號成份減去實部與虛部Hp?補償訊號2 4 5 A， 2 4 5 B ’以便提供具有擴展的高通頻率響應之實部及虛部補

第13頁 1240497 五、發明說明（9) 償輸出280， 290。累加器2 1 5 A包括一取樣延遲單元2 3 5 A及一加法器 240A。加法器240 A之一輸出連接至取樣延遲單元235 A之一輸入。取樣延遲單元2 3 5人之一輸出連接至加法器24〇A之一第一輸入。累加器電路2 1 5 A輸出經由加法器2 1 0 A從實部訊號成伤被減除之一累加輸出訊號2 5 0 A ’以產生一累加哭回饋訊號255A。具有第一值K具於乘法器220 A之一輸入 2 6 0A被接收之第一補償訊號被乘上累加器回镇訊號255八以產生被輸入加法器2 4 0 A之第二輸入之補償的累加器回饋訊號2 6 5A。因此，加法器240A提供一取樣訊號2 70A至取樣延遲單元23 5 A之輸入。訊號樣本270 A由補償的累加器回饋訊號2 6 5 A與累加器輸出訊號2 5 0 A組成。具有數值K洱由乘法夯2 2 5 A之輸入2 7 5 A接收之第二補償訊號被乘上累加器輸出訊號2 5 0A以產生實部HPF補償訊號245A。依然參照第3圖，累加器電路2 1 5 B包括一取樣延遲單元2 3 5 B以及一加法器2 4 0 B。加法器2 4 0 B之一輸出連接至取樣延遲單元2 3 5B之一輸入。取樣延遲單元2 3 5B之一輸出連接至加法器2 4 0 B之第一輸入。累加器電路2丨5 B輸出經由加去态2 1 0 B從虛部訊號成份被減除之一累加器輸出訊號 2 5 0B，以產生一累加器回饋訊號2 5 5β。具有第一值κ具於乘法器2 2 0Β之一輸入2 6 0 Μ接收之第一補償訊號被乘上累加器回饋訊號2 5 5Β以產生被輸入加法器24〇β之第二輸入

1240497 五、發明說明（ίο) 補償的累加器回饋訊號2 6 5B與累加器輸出訊號2 5 0B組成。具有數值K洱由乘法器2 2 5 B之輸入2 7 5 B接收之第二補償訊號被乘上累加器輸出訊號2 5 0B以產生虛部HPF補償訊號 24^Β。

綜言之，數位HPF C模組2 0 5包括一實部輸入（ADC 1 1 0 之輸出1 9 0 )用以接收實部訊號成份（I )，以及一實部補償訊號輸出2 8 0用以輸出一實部補償輸出訊號。數位hpfc模組20 5更包括第一及第二乘法器220人，225人，第一，第二及第三加法器210A，240A，230A,以及一第一取樣延遲單元235A。第一乘法器220 A具有第一及第二輸入以及一輸出。第一乘法器220A具有第一及第二輸入以及一輸出。第一乘法器22 0A接收具一第一預定值（Κι)之一第一補償訊號。第一加法器210 Α具有第一及第二輸入及一輸出。第一加法器21 0A的第一輸入連接至數位HPFC模組2 0 5之實部訊唬輸入（ADC 110之輸出190)，而第一加法器21〇A之輸出可

連接至第一乘法器2 2 0 A之第二輸入。第二加法器2 4 0 A具有第一及第二輸入及一輸出。第二加法器24〇A之第一輸入連接至第一乘法器之輸出。第一取樣延遲單元235 A具有一輸入及一輸出。第一取樣延遲單元2 3 5A之輸入連接至第二加法器2 40 Aj輸出。第二乘法器22 5人具有第一及第二輸入及一輸出。第二乘法器225 A之第一輸入275 A接收具有第二預定值（K 〇之第二補償訊號。第二乘法器2 2 5 A之第二輸入連接至第一取樣延遲單元2 3 5A之輸出，第二加法器24〇A之第一輸入，以及第一加法器2 1 〇 A之第二輸入。第三加法器

第15頁 1240497 五、發明說明（11) 23 0A具有第一及第二輸入及一輸出。第三加法器23〇 a之第輸入^連接至第一加法器2 1 0 A之第一輸入。第三加法器 23^U之第二輸入可連接至第二乘法器225A之輸出。第三加法器2 3 0 A之輸出可連接至數位hPFC模組20 5之實部補償訊號輸出2 8 0。 ' 〇第二乘法器2 2 5Α之輸出經由第三加法器230Α從實部訊號成份中被減去。第一取樣延遲單元23 5八可經由第一加法器2 1 0 Α從實部訊號成份被減去。此外，此數位HPFC模組2 0 5包括一虛部訊號輸入（ADC 11 〇之輸出1 9 5 )用以接收虛部訊號成份（q )，以及一虛部補償訊號輸出2 9 0用以輸出一虛部補償輸出訊號。此數位 [1??(：权組20 5更包括第三及第四乘法器22(^，2253，第四，第五及第六加法器，21〇Β，24〇Β，23〇β以及一第二取樣延遲單，=35Β。第三乘法器22(^具有第一及第二輸入及一輸出。第二乘法器220 Β之第一輸入260 Β可接收具有第一預定值（K D之第一補償訊號。第四加法器2丨〇 β具有第一及第二輸入及一輸出。第四加法器21〇β之第一輸入連接至數位肝厂(：模組205之虛部訊號輸入（八1)(：11〇之輸出195)，而第四加法裔2 1 0 Β之輸出連接至第三乘法器2 2 〇第二輸入。第五加法器24 0Β具有第一及第二輸入及一輸出。第五加法|§ 2 4 0 Β之第一輸入連接至第三乘法器2 2 〇輸出。二取樣延遲單元2 3 5 Β之輪入具有一輸入及一輸出。第二樣延遲單兀235 Β之輸入連接至第五加法器24〇之四乘法器2 2 5Β具有第一及第二輸入及一輸出。第四乘法=

第16頁 1240497 五、發明說明（12) 2 2 5B之第一輸入2 7 5B接收具有第二補償值（κ2)之第二補償訊號。第四乘法器225 Β之第二輸入連接至第二取樣延遲單元2 3 5Β之輸出，第五加法器24〇β之第二輸入，以及第四加法态2 1 0 Β之第二輸入。第六加法器2 3 0 Β具有第一及第二輸入及一輸出。第六加法器2 3 0 Β之第一輸入連接至第四加法器21 0Β之第一輸入。第六加法器2 3 〇Β之第二輸入可連接至第四乘法器2 2 5 Β之輸出。第六加法器2 3 0 Β之輸出可連接至數位HPFC模組2 0 5之虛部補償訊號輸出2 9 0。第四乘法器2 2 5 Β之輸出可經由第六加法器2 3 0 Β從虛部訊號成份中被減除。第二取樣延遲單元23 5Β之輸出可經由第四加法器2 1 0 Β從虛部訊號成份被減除。實部及虛部訊號成份頻域響應的截止頻率係回應分別在第一與第三乘法器220Α, 220Β之第一輸入260Α，260Β接收之第一補償訊號之第一預定值（K D之調整而被降低。實部及虛部成份頻域之高通響應的增益回應分別於第二與第四乘法器2 2 5A，2 2 5B之第一輸入275A，2 75B之第二補償訊號之第二預定值（K 2)之接收而被調整。數位Η P F C模組2 0 5之性能係以數值K A K為基礎。第4 圖表示數值K展K如何影響實部及虛部訊號成份之頻域響應之光譜形狀。K値的調整改變I及Q之截止頻率從F c 1至以2。數值1(钓調整改變數位犯？(：模組2 0 5提供之頻域的高通響應之增益藉由以1 - k徐累加器輸出訊號2 5 0 A，2 5 0 B。要了解的是I及Q訊號成份之補償應該由Η P F C模組2 0 5 在實質上比晶片速率高之取樣速率（如1 0倍的取樣速率）中

第17頁 1240497

第18頁 1240497 圖式簡單說明第1圖係習知包括類比無線接收器之接收器之方塊圖；第2圖係具有本發明較佳實施例之數位高通濾波補償模組之DBB RF接收器之方塊圖；第3圖表示第2圖DBB RF接收器中之數位高通濾波器補償模組之例示結構；以及第4圖係第2圖之DBB RF接收器之高通濾波器補償模組内所使用的補償值K 1及K 2如何影響實部及虛部訊號成份之頻域響應。

元件符號說明： 1 0 0，2 0 0接收器 1 1 5控制器 1 3 0帶通濾波器 1 4 5解調器 165A 170A 175A 21 0A 21 5A 2 2 0 A 2 3 5A 2 5 0 A 2 5 5A 2 8 0，

1 0 5類比無線接收器 1 2 0調變解調器 1 3 5低雜訊放大器 1 5 0， 1 5 5輸出 16 5B低通濾波器 1 7 0 B，1 8 0 A，1 8 0 B放大器 17 53，185八，1853高通濾波器2 8 0，2 9 0輸出 210B，230A’ 230B’ 240A，24 0B加法器 21 5B累加器電路 245A 220B，225A，225B乘法器 260A 2 3 5B取樣延遲單元 2 7 0A 2 5 0 B累加器輸出訊號 2 7 5A 1 1 0類比數位轉換器 1 2 5天線 140第二濾波器 1 6 0相位鎖定迴路 1 9 0， 1 9 5輸出 2 0 5數位模組 245B補償訊號 2 6 0 B輸入 2 7 0 B取樣訊號 2 7 5 B輸入 255B， 265A 2 9 0輸出 2 6 5B累加器回饋訊號

第19頁

Claims

1240497 六、申請專利範圍 1. 一種數位基帶（DBB )接收器，用以調整一無線通訊訊號之至少一實部與虛部訊號成份之頻域響應，該DBB接收器包括： (a )—解調器，具有實部及虛部訊號輸出端，該解調器用以接收該通訊訊號並於該實部及虛部訊號輸出端輸出該通訊訊號之實部及虛部訊號成份； (b)—數位高通濾波器補償（HPFC)模組，具有實部及虛部訊號路徑； (c )至少一類比實部訊號路徑高通濾波器（HPF )，係與該解調器之該實部訊號輸出端及該數位HPFC模組之實部訊號路徑通訊；以及 (d)至少一類比虛部訊號路徑HPF，係與該解調器之該虛部訊號輸出端及該數位HPFC模組之虛部訊號路徑通訊，其中該數位HPFC模組抑制由至少一該類比實部及虛部HPFs 所導致之群組延遲變異失真。 2. 如申請專利範圍第1項之DBB接收器，其中該數位HPFC模組包括： (i )一實部訊號輸入，用以接收該實部訊號成份； (i i )一實部補償訊號輸出，用以輸出一實部補償輸出訊號Ί (iii) 一第一乘法器，具有第一及第二輸入以及一輸出，該第一乘法器之該第一輸入用以接收具有一第一預定值 (D之一第一補償訊號； (iv) —第一加法器，具有第一及第二輸入及一輸出，該第

1240497 六、申請專利範圍一加法器之該第一輸入連接至該數位HPFC模組之該實部訊號輸入，而該第一加法器之該輸出連接至該第一乘法器之該第二輸入； (v) —第二加法器，具有第一及第二輸入及一輸出，該第二加法器之該第一輸入連接至該第一乘法器之該輸出； (vi) —取樣延遲單元，具有一輸入及一輸出，該取樣延遲單元之輸入連接至該第二加法器之該輸出； (vii) —第二乘法器，具有第一及第二輸入及一輸出，該第二乘法器之該第一輸入用以接收具有一第二預定值（K2) 之一第二補償訊號，該第二乘法器之該第二輸入連接至該取樣延遲單元之輸出、該第二加法器之該第二輸入、以及吕亥第*加法為之该弟-一輸入，以及 (viii) —第三加法器，具有第一及第二輸入以及一輸出，該第三加法器之該第一輸入連接至該第一加法器之該第一輸入，該第三加法器之第二輸入連接至該第二乘法器之該輸出，該第三加法器之該輸出連接至該數位HPFC模組之該實部補償訊號輸出。 3. 如申請專利範圍第2項之DBB接收器，其中由該實部訊號成份頻域響應之類比實部訊號路徑HPF所建立之一截止頻率係回應該第一補償訊號之該第一預定值（K 〇之調整而被降低。 4. 如申請專利範圍第2項之DBB接收器，其中該實部訊號成份頻域之高通響應增益係藉由調整該第二補償訊號之該第二預定值（K2)而控制。

1240497 六、申請專利範圍 5. 如申請專利範圍第2項之DBB接收器，其中該第二乘法器之該輸出係經由該第三加法器從該實部訊號成份被減除。 6. 如申請專利範圍第2項之DBB接收器，其中該取樣延遲單元之該輸出係經由該第一加法器從該實部訊號成份被減除。 7. 如申請專利範圍第1項之DBB接收器，其中該數位HPFC 模組包括： (i )一虛部訊號輸入，用以接收該虛部訊號成份； (i i )一虛部補償訊號輸出，用以輸出一虛部補償輸出訊號； (i i i )一第一乘法器，具有第一及第二輸入以及一輸出，該第一乘法器之該第一輸入用以接收具有一第一預定值 (K〇之一第一補償訊號； (iv) —第一加法器，具有第一及第二輸入及一輸出，該第一加法器之該第一輸入連接至該數位HPFC模組之該虛部訊號輸入，而該第一加法器之該輸出連接至該第一乘法器之該第二輸入； (v) —第二加法器，具有第一及第二輸入及一輸出，該第二加法器之該第一輸入連接至該第一乘法器之該輸出； (vi) —取樣延遲單元，具有一輸入及一輸出，該取樣延遲單元之該輸入連接至該第二加法器之該輸出； (vii) —第二乘法器，具有第一及第二輸入及一輸出，該第二乘法器之該第一輸入用以接收具有一第二預定值（K 2)

第22頁 1240497 六、申請專利範圍之一第二補償訊號，該第二乘法器之該第二輸入連接至該取樣延遲單元之該輸出、該第二加法器之該第二輸入、以及該第一加法器之該第二輸入；以及 (viii)—第三加法器，具有第一及第二輸入以及一輸出，該第三加法器之該第一輸入連接至該第一加法器之該第一輸入，該第三加法器之該第二輸入連接至該第二乘法器之該輸出，該第三加法器之該輸出連接至該數位HPFC模組之該虛部補償訊號輸出。 8. 如申請專利範圍第7項之DBB接收器，其中由該虛部訊號成份頻域響應之類比虛部訊號路徑HPF所建立之一截止頻率係回應該第一補償訊號之該第一預定值（K丨）之調整而被降低。 9. 如申請專利範圍第7項之DBB接收器，其中該虛部訊號成份頻域之高通響應增益係藉由調整該第二補償訊號之該第二預定值（K2)而控制。 1 0.申請專利範圍第7項之DBB接收器，其中該第二乘法器之該輸出係經由該第三加法器從該虛部訊號成份被減除。 1 1.如申請專利範圍第7項之DBB接收器，其中該取樣延遲單元之該輸出係經由該第一加法器從該虛部訊號成份被減除。 12.如中請專利範圍第1項之DBB接收器，其中該數位HPFC 模組有選擇性地被致能或禁能。 1 3. —種無線傳輸/接收單元（WTRU)，用以調整一無線通訊訊號之至少一實部與虛部訊號成份之頻域響應，該WTRU包

第23頁 1240497 六、申請專利範圍括： (a )—解調器，具有實部及虛部訊號輸出端，該解調器用以接收該通訊訊號並於該實部及虛部訊號輸出端輸出該蓮訊訊號之實部及虛部訊號成份； (b)—數位高通濾波器補償（HPFC)模組，具有實部及虛部訊號路徑； (c )至少一類比實部訊號路徑高通濾波器（HPF )，係與該解調器之該實部訊號輸出端及該數位HPFC模組之實部訊號路徑通訊；以及 (d )至少一類比虛部訊號路徑HPF，係與該解調器之該虛部訊號輸出端及該數位Η P F C模組之虛部訊號路徑通訊，其中該數位HPFC模組抑制由至少一該類比實部及虛部HPFs 所導致之群組延遲變異失真。 14.如申請專利範圍第13項之WTRU，其中該數位HPFC模組包括： (i )一實部訊號輸入，用以接收該實部訊號成份； (i i)一實部補償訊號輸出，用以輸出一實部補償輸出訊號； (iii) 一第一乘法器，具有第一及第二輸入以及一輸出，該第一乘法器之該第一輸入用以接收具有一第一預定值 (K !)之一第一補償訊號； (iv) —第一加法器，具有第一及第二輸入及一輸出，該第一加法器之該第一輸入連接至該數位HPFC模組之該實部訊號輸入，而該第一加法器之該輸出連接至該第一乘法器之

第24頁 1240497 六、申請專利範圍该弟二輸入， (V)—第二加法器，具有第一及第二輸入及一輸出，該第二加法器之該第一輸入連接至該第一乘法器之該輸出； (vi) —取樣延遲單元，具有一輸入及一輸出，該取樣延遲單元之輸入連接至該第二加法器之該輸出； (vii) —第二乘法器，具有第一及第二輸入及一輸出，該第二乘法器之該第一輸入用以接收具有一第二預定值（K 2) 之一第二補償訊號，該第二乘法器之該第二輸入連接至該取樣延遲單元之輸出、該第二加法器之該第二輸入、以及該第一加法器之該第二輸入；以及 (viii) —第三加法器，具有第一及第二輸入以及一輸出，該第三加法器之該第一輸入連接至該第一加法器之該第一輸入，該第三加法器之第二輸入連接至該第二乘法器之該輸出，該第三加法器之該輸出連接至該數位HPFC模組之該實部補償訊號輸出。 1 5 .如申請專利範圍第1 4項之WTRU，其中由該實部訊號成份頻域響應之類比實部訊號路徑HPF所建立之一截止頻率係回應該第一補償訊號之該第一預定值（K D之調整而被降低。 1 6 .如申請專利範圍第1 4項之WTRU，其中該實部訊號成份頻域之高通響應增益係藉由調整該第二補償訊號之該第二預定值（K2)而控制。 17.如申請專利範圍第14項之WTRU，其中該第二乘法器之該輸出係經由該第三加法器從該實部訊號成份被減除。

第25頁 1240497 六、申請專利範圍 18. 如申請專利範圍第14項之WTRU，其中該取樣延遲單元之輸出係經由該第一加法器從該實部訊號成份被減除。 19. 如申請專利範圍第13項之WTRU，其中該數位HPFC模組包括： (i )一虛部訊號輸入，用以接收該虛部訊號成份； (i i )一虛部補償訊號輸出，用以輸出一虛部補償輸出訊號； (iii) 一第一乘法器，具有第一及第二輸入以及一輸出，該第一乘法器之該第一輸入用以接收具有一第一預定值 (M之一第一補償訊號； (iv) —第一加法器，具有第一及第二輸入及一輸出，該第一加法器之該第一輸入連接至該數位HPFC模組之該虛部訊號輸入，而該第一加法器之該輸出連接至該第一乘法器之該第二輸入； (v) —第二加法器，具有第一及第二輸入及一輸出，該第二加法器之該第一輸入連接至該第一乘法器之該輸出； (vi) —取樣延遲單元，具有一輸入及一輸出，該取樣延遲單元之該輸入連接至該第二加法器之該輸出； (vii) —第二乘法器，具有第一及第二輸入及一輸出，該第二乘法器之該第一輸入用以接收具有一第二預定值（K 2) 之一第二補償訊號，該第二乘法器之該第二輸入連接至該取樣延遲單元之該輸出、該第二加法器之該第二輸入、以及該第一加法器之該第二輸入；以及 (viii) —第三加法器，具有第一及第二輸入以及一輸出，

第26頁 1240497 六、申請專利範圍該第三加法器之該第一輸入連接至該第一加法器之該第一輸入，該.第三加法器之該第二輸入連接至該第二乘法器之該輸出，該第三加法器之該輸出連接至該數位HPFC模組之該虛部補償訊號輸出。 2 0 .如申請專利範圍第1 9項之WTRU，其中由該虛部訊號成份頻域響應之類比虛部訊號路徑HPF所建立之一截止頻率係回應該第一補償訊號之該第一預定值（K 〇之調整而被降低。 2 1.如申請專利範圍第1 9項之WTRU，其中該虛部訊號成份頻域之高通響應增益係藉由調整該第二補償訊號之該第二預定值（K 2)而控制。 2 2.申請專利範圍第19項之WTRU，其中該第二乘法器之該輸出係經由該第三加法器從該虛部訊號成份被減除。 2 3.如申請專利範圍第19項之WTRU，其中該取樣延遲單元之該輸出係經由該第一加法器從該虛部訊號成份被減除。 2 4.如申請專利範圍第13項之WTRU，其中該數位HPFC模組有選擇性地被致能或禁能。 2 5 . —種積體電路（I C )，用以調整一無線通訊訊號之至少一實部與虛部訊號成份之頻域響應，該I C包括： (a) —解調器，具有實部及虛部訊號輸出端，該解調器用以接收該通訊訊號並於該實部及虛部訊號輸出端輸出該通訊訊號之實部及虛部訊號成份； (b) —數位高通濾波器補償（HPFC)模組，具有實部及虛部訊號路徑；

第27頁 1240497 六、申請專利範圍 (c )至少一類比實部訊號路徑高通濾波器（HPF )，係與該解調器之該實部訊號輸出端及該數位HPFC模組之實部訊號路徑通訊；以及 (d )至少一類比虛部訊號路徑HPF，係與該解調器之該虛部訊號輸出端及該數位HPFC模組之虛部訊號路徑通訊，其中該數位HPFC模組抑制由至少一該類比實部及虛部HPFs 所導致之群組延遲變異失真。 2 6.如申請專利範圍第25項之1C，其中該數位HPFC模組包括： (i )一實部訊號輸入，用以接收該實部訊號成份； (i i )一實部補償訊號輸出，用以輸出一實部補償輸出訊號； (iii) 一第一乘法器，具有第一及第二輸入以及一輸出，該第一乘法器之該第一輸入用以接收具有一第一預定值 (M之一第一補償訊號； (iv) —第一加法器，具有第一及第二輸入及一輸出，該第一加法器之該第一輸入連接至該數位HPFC模組之該實部訊號輸入，而該第一加法器之該輸出連接至該第一乘法器之該第二輸入； (v) —第二加法器，具有第一及第二輸入及一輸出，該第二加法器之該第一輸入連接至該第一乘法器之該輸出； (vi) —取樣延遲單元，具有一輸入及一輸出，該取樣延遲單元之輸入連接至該第二加法器之該輸出； (vii) —第二乘法器，具有第一及第二輸入及一輸出，該

第28頁 1240497 六、申請專利範圍第二乘法器之該第一輸入用以接收具有一第二預定值（κ 2) 之一第二補償訊號，該第二乘法器之該第二輸入連接至該取樣延遲單元之輸出、該第二加法器之該第二輸入、以及該第一加法器之該第二輸入；以及 (viii)—第三加法器，具有第一及第二輸入以及一輸出，該第三加法器之該第一輸入連接至該第一加法器之該第一輸入，該第三加法器之第二輸入連接至該第二乘法器之該輸出，該第三加法器之該輸出連接至該數位HPFC模組之該實部補償訊號輸出。 2 7 .如申請專利範圍第2 6項之I C，其中由該實部訊號成份頻域響應之類比實部訊號路徑HPF所建立之一截止頻率係回應該第一補償訊號之該第一預定值（K 〇之調整而被降低b 2 8 .如申請專利範圍第2 6項之I C，其中該實部訊號成份頻域之高通響應增益係藉由調整該第二補償訊號之該第二預定值（K 2)而控制。 2 9 .如申請專利範圍第2 6項之I C，其中該第二乘法器之該輸出係經由該第三加法器從該實部訊號成份被減除。 3 0 .如申請專利範圍第2 6項之I C，其中該取樣延遲單元之該輪出係經由該第一加法器從該實部訊號成份被減除。 3 1.如申請專利範圍第25項之1C，其中該數位HPFC模組包括： (i )一虛部訊號輸入，用以接收該虛部訊號成份； (i i )一虛部補償訊號輸出，用以輸出一虛部補償輸出訊

第29頁 1240497 六、申請專利範圍號； (iii) 一第一乘法器，具有第一及第二輸入以及一輸出，該第一乘法器之該第一輸入用以接收具有一第一預定值 (D之一第一補償訊號； (iv) —第一加法器，具有第一及第二輸入及一輸出，該第一加法器之該第一輸入連接至該數位HPFC模組之該虛部訊號輸入，而該第一加法器之該輸出連接至該第一乘法器之該第二輸入； (v) —第二加法器，具有第一及第二輸入及一輸出，該第二加法器之該第一輸入連接至該第一乘法器之該輸出； (vi) —取樣延遲單元，具有一輸入及一輸出，該取樣延遲單元之該輸入連接至該第二加法器之該輸出； (vii) —第二乘法器，具有第一及第二輸入及一輸出，該第二乘法器之該第一輸入用以接收具有一第二預定值（K 2) 之一第二補償訊號，該第二乘法器之該第二輸入連接至該取樣延遲單元之輸出、該第二加法器之該第二輸入、以及該第一加法器之該第二輸入；以及 (viii) —第三加法器，具有第一及第二輸入以及一輸出，該第三加法器之該第一輸入連接至該第一加法器之該第一輸入，該第三加法器之該第二輸入連接至該第二乘法器之該輸出，該第三加法器之該輸出連接至該數位HPFC模組之該虛部補償訊號輸出。 3 2 .如申請專利範圍第3 1項之I C，其中由該虛部訊號成份頻域響應之類比虛部訊號路徑HPF所建立之一截止頻率係

第30頁 1240497 六、申請專利範圍回應該第一補償訊號之該第一預定值（κ ο之調整而被降低。 3 3 .如申請專利範圍第3 1項之I C，其中該虛部訊號成份頻域之高通響應增益係藉由調整該第二補償訊號之該第二預定值（K 2)而控制。 3 4.申請專利範圍第3 1項之I C，其中該第二乘法器之該輸出係經由該第三加法器從該虛部訊號成份被減除。 3 5 .如申請專利範圍第3 1項之I C，其中該取樣延遲單元之該輸出係經由該第一加法器從該虛部訊號成份被減除。 3 6.如申請專利範圍第25項之1C，其中該數位HPFC模組有選擇性地被致能或禁能。

第31頁