TWI240308B - Method of fabricating integrated circuit - Google Patents
Method of fabricating integrated circuit Download PDFInfo
- Publication number
- TWI240308B TWI240308B TW93130337A TW93130337A TWI240308B TW I240308 B TWI240308 B TW I240308B TW 93130337 A TW93130337 A TW 93130337A TW 93130337 A TW93130337 A TW 93130337A TW I240308 B TWI240308 B TW I240308B
- Authority
- TW
- Taiwan
- Prior art keywords
- material layer
- layer
- patterned
- scope
- item
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
1240308 12480twf.doc/m 九、發明說明: 【發明所屬之技術領域】 本發明是有關於一種積體電路的製造方法,且特別 是有關於一種縮小間距(pitch)之積體電路的製造方法。 【先前技術】 積體電路可用以製造出各種的電子元件,例如是記 憶體晶片。降低積體電路的尺寸可以增加個別組件的積集 度並提升積體電路的功能。通常,電路的密度是以積體^ 路上最小的間距(pitch)(兩鄰接相同種類結構中同一點之 間=最小距離,例如是兩鄰接閘極導體)來衡量的。圖案 的寬度(feature width)通常稱之為F,兩圖案間的間隔(邛沘 則通常稱之為S。 ^積體電路的積集度,通常受到微影設備的限制。微 影設備所能製造出的最小圖案及間隔和微影設備的解析能 力有關。如果試著讓光阻所㈣出的随小於機ϋ所能處 理的最小尺寸,則光阻在輻射下曝光區域的圖案將不會和 光罩的圖案相同,而導致光阻圖案偏差。 微影設備所能形成的最小圖案寬度及最小間隔的和 I、t備所形成的最小間距。基於可實際操作的目的,最 钟供’、的見度會被考慮成近似於最小間隔的寬度,而微影 =所施生產的最小間距(piteh)則大約是最小圖案的寬度 p σ 。使用現今的微影技術,一條導線(圖案)和 一個間 网疋義出一最小的間距。 此技藝者企圖以微影製程來縮小積體電路元件 1240308 12480twf.doc/m 的間距,但是 具不容易控制 由習知的缺點得知,透過微向旦且^果多變。 之元件實有其必要性。 ρ衫裊程來產生最小間距 【發明内容】 依據本發明的一個觀點, 方法數個步驟。首先,在基底上龍電路的製造 化第-材料層,此_化第 層上形成圖案 個側壁。將第一材料層圖案化的典』亡表面及多 式,但並不是—定要採射卜^ ^的方法是採微影的方 係藉由消耗_化第―㈣/1°接者’進行一轉換製程, 程時應:Γ材料層在進行該轉換製 案化第二材料芦二後’,對/ f二材料層作為軍幕層,圖 或是移除部二二ί:Γ層進行二平坦化製程, 表面。拖^材科層暴露出該圖案化第一材料層的上 露出在复下ΐ ’移除曝露出來的圖案化第-材料層,而暴 罩幕/、=部份第二材料層,然後,以第四材料層作為 化第二材料層。藉由此一製程,可使第二材 枓層第—材料層的原始圖案更為窄小。 是非:石:實如例中,第-材料層的材質例如是多晶矽或 是内:擴散:方法例如是熱製程、化學反應或 金屬製程。私’/、中,熱製程例如是熱氧化法或是矽化 上述的製程步驟可在進行上述製程之前或是之後重 1240308 12480twf.doc/m ίί:窄:==圖案較起始由微影製啊 前,則俜用以护成;fi-重覆製程被是發生在上述範例之 、糸用以形成原有乾例中的圖案 案化的,料層具有多個上表面及多的著且】 二::轉換製程,係藉由消耗圖案化的第五材料層側壁 ;層i每 五㈣® — H制的寬度大於相對應的第 初步轉換製程時所消耗的寬度。然後, =材料層作為罩幕層,圖案化第—材料層。接下來, iff上形·七材㈣。繼之,絲部分的第讀料層, ==第五材料層的上表面。再來,移除曝露出來 材料層’以穿過第七材料層暴露出部份第 材::後’以第七材料層作為罩幕層,圖案化第- 咖重複進行本發明之製程,可以使得間距的尺寸更為 乍小化,而且能有效避免前述習知微影製程的缺點。. ^讓本發明之上述和其他目的、特徵和優點能更明 二、 ,下文特舉較佳實施例,並配合所附圖式,作詳細 說明如下。 17 ' '' 【實施方式】 姓本發明並未將積體電路製造流程中所有製作過程及 、、、口構作一完整描述,僅說明將可以讓人了解本發明的一些 1240308 12480twf.doc/m 實施步驟。本發明可應用於各種與積體電路製造的習知的 技術、後續發展的技術中。 請芩照下列各圖,圖1-8繪示本發明第一較佳實施例 之一種縮小積體電路間距(pitch)之方法的製造流程剖面 圖。 如圖1所繪示,提供一第一材料層1〇5在第二材料 層103之上,而第二材料層1〇3在基底101之上。其中, 所謂的一材料層在另一材料層”之上”,指的是物理性的位 在另一層之上方。製造的流程可能會有所調整,因此, 這個說法並不排除其他可能在其間插入一層或更多的材料 層。另外,在此所提及的基底可包括一層或是更多的次材 料層以及植入雜質的區域。舉例來說,基底101可包括已 植入源極/汲極區的矽,且其上具有浮置閘極結構且浮置 閘極結構上已覆蓋著一閘介電層。在這個範例中,最後形 成一窄小間距(pitch)的導線,係作為浮置閘極記憶體陣列 的問極導體。 於第一材料層105之上形成具有一寬度1〇9的圖案 化光阻層107。第一材料層105的材質例如包括秒材料了 較佳使用的例如是多晶矽層或非晶矽。多晶矽層形成的方 法包括使用化學氣相沉積法(chemical vapor deposition CVD) ’所使用的氣體源例如是石夕烧(siiane)。第二材料層 103可能是一介電層,較佳使用的例如是氮化矽層。此氮 化矽層形成的方法包括使用化學氣相沉積法(chemieal vapor deposition,CVD),所使用的氣體源例如是二氣石夕烧 1240308 12480twf.doc/m (dichl〇r〇silane)與氨氣(amm〇nia)。 然後,如圖2所繪示,利用電漿進行一㈣製程, 以移除未被圖案化光阻層1()7覆蓋的第—材料層1〇5。在 圖案化第-材料層105的過程中,是以圖案^阻層1〇7 作為制罩幕層。祕難程結錢,移除酸 107。 、々圖3係緣示於第一材料層1〇5的上表面及側壁上形 成第三材料層111。其形成的方法例如進行-熱製程,較 佳使用的例如是熱氧化法,用以形成第三材料層iu。此 熱製程並不會跟其下的氮切層或是第二材料層1⑽進行 反應。此外,在進行熱製程的期間,圖案化第一材料層1〇5 的尺寸在垂直或是水平方向齡縮小,較佳第-材料層例 如是多晶砍層。在-實施例中,在第一材料層1〇5的上表 面及侧壁上會形成-層氧切層。此結果將使得最終形成 的結構的總寬度123大於原來的圖案化第一材料層1〇5的 寬度,但第一材料層106其結構在橫向上的寬度113則比 原本的圖案化第-材料層1〇5窄小,垂直的高度也會較 小,但依本發明的觀點其重要性較低。在圖3_6中窄二化 的第一材料層標§己為106。在一範例中,熱氧化法是將晶 片暴露在一充滿氧氣的高溫環境中,例如攝氏8〇〇度。圖 3中,虛線係繪示進行熱製程前的尺寸。 請參照圖4,以第三材料層ηι作為蝕刻罩幕來圖案 化第二材料層103,以使部分的基底1〇1裸露出來。在一 較佳實施例中,可進行一非等向性蝕刻製程,此製程對氤 1240308 12480twf.doc/m 化矽蝕刻率高而對氧化矽蝕刻率低。其蝕刻劑例如是氟化 曱烷及氧(CH3F/〇2)的混合物或是二氟曱烧(CH2f2)。 接下來,請參照圖5,於圖4中所繪示的第一材料層 106、第二材料層1〇3及第三材料層lu上(未明確繪示於 圖5)形成一第四材料層115。在一較佳實施例中,第四材 料層115之材質包括氧化矽層,其係以矽烷/氧/氬 (silane/CVargon)為反應氣體源,利用化學氣相沉積法 (chemical vapor deposition,CVD)形成。在另一較佳實施 例中,係在沉積第四材料層115之前就先移除第三材料層 111。在又一較佳實施例中,如果第四材料層的材質在第 三材料層中具有良好溝填特性,而且又能與第三材料層的 材質一起進行平坦化(見下一步驟),則在沉積第四材料層 之前可不必先移除第三材料層。 9 圖6係繪示平坦化第四材料層115直到暴露出第一 材料層106。在一較佳實施例中,係使用化學機械研磨法 (chemical mechanical planarization,CMP)移除第四材料層 115直到暴露出第一材料層1〇6上表面為止。另一替代方 法是對晶片進行一乾式蝕刻製程,以移除第四材料芦 115。 θ 請參照圖7,蝕刻第一材料層ι〇6直到暴露出其下方 部分的第二材料層103。第一材料層1〇6,較佳的^多晶 矽層,係以電漿進行一蝕刻製程,所使用的氣體例如是^ /溴化氫/氧(CVHBr/〇2),其對第一材料層1〇6的蝕刻率較 高於第二材料層1〇3及第四材料層115。進行蝕刻製程後, 1240308 12480twf.doc/m 第二材料層103則會形成寬度113的開口。(圖7未桿圮 width 113) 請參照圖8,以第四材料層115作為罩幕,進行_習 知的蝕刻製程,以圖案化第二材料層1〇3。接著,移除第 四材料層115。第二材料層103在圖案化後的寬度為第二 寬度117,此第二寬度in較小於原本的圖案化光 的寬度,第22行_出未註記109)心層105 圖21、22緣示圖2-4之製程步驟的另一種變化。請 參照圖21,加上一附加罩幕層31〇,附加罩幕層31〇的圖 案和第一材料層105相同。附加罩幕層31〇所使用的材質, 不會因為圖3進行熱製程以將第一材料層的側壁轉換成第 三材料層而有所影響。請參照圖22,進行一熱製程後, 在第一材料層的侧壁上形成第三材料層m,第三材料層 111不會形成在第一材料層的上表面。在姓刻第一材料層 之前,進行一些步驟以移除附加罩幕層310。 較佳的是,附加罩幕層310的材質和第二材料層103 大致相似,如此一來,則能在蝕刻第二材料層103的同時 移除附加罩幕層310。舉例來說,附加罩幕層31〇與第二 材料層103的材質例如氮化矽。在以第三材料層ln為罩 幕層钱刻第二材料層1G3時,同時刻並移除附 310 〇 圖9-19緣示本發明另一較佳實施例。 一請參照圖9,在基底201上形成一第一材料層2〇5及 第-材料層203。接著,在第—材料層2〇5的表面上形成 1240308 12480twf.doc/m JH9 ί圖案化光阻層207。其中,第-材料層205的 貝列π匕括石夕材料,較佳使用的是多晶石夕層。此多晶石夕 5成的方法包括的化學氣相沉積法,所使用的氣體源例 σ疋石夕烧。=二材料層203可能是一介電層,較佳的是氮 ^石夕層。此氮化石夕層形成的方法包括使用化學氣相沉積 法,所使用的氣體源例如是二氯矽烷與氨氣。 、然後,如圖10所繪示,利用電漿進行一蝕刻製程, 以移除未被圖案化光阻層207覆蓋的第一材料層205。在 圖案化第一材料層205的過程中,是以圖案化光阻層2〇7 作為餘刻罩幕層。钱刻製程結束後,移除圖案化光 207。 圖11-13係繪示於第一材料層205的上表面及側壁上 形成第二材料層213。其形成的方法例如進行一熱製程, 較佳的例如是矽化金屬製程,用以形成第三材料層213。 形成第三材料層213的方法,請參考圖11,於圖1〇 所繪示的結構上形成一金屬層211,形成的方法例如是在 真空的條件下進行一濺鑛(sputtering)製程。上述提及的金 屬層 211 例如包括鉑(piatinum)、鎳(Niekei)、銘(c〇bait)、 鈦(Titanium)、组(Tantalum)或是钥(Molybdenum)。 圖12係纟會示在第一材料層205的上表面及側壁上進 行一燒結(sintering)製程,以形成一第三材料層213。其中, 較佳使用的燒結製程是例如是快速熱回火製程(rapid thermal process,RTP),溫度的範圍在攝氏400到800度 之間。在進行熱製程以形成第三材料層213的過程中,下 12 1240308 12480twf.d〇c/m 方的氮化石夕層或是第二材料層203並不會進行反應。此 外在進行燒結製程的期間,圖案化第一材料層205的尺 、寸在垂直或是水平都會縮小,其中較佳的第一材料層的材 料f如是多晶矽。在一實施例中,第三材料層213係形成 在乍小化的第一材料層206的上表面及側壁上(在圖12-17 中乍小化的第一材料層標記為206)。較佳的第三材料層 213的材質例如是矽化鉑(PtSi2)、矽化鎳(NiSi)、矽化鈷 (C〇2Sl)、石夕化亞銘(Cc)Si)、石夕化鈦(TiSi2)、石夕化组(TaSi2) 及矽化鉬(MoSi2)。在進行燒結製程之後,進行一濕式蝕 刻製程,以移除殘留的金屬層211。如圖13中所繪示, 其係為進行濕式蝕刻後的結構。此結果將使得最终形成的 結構的總寬度223大於原來的圖案化第一材料層2〇5的寬 度’並使得第一材料層206的結構的寬度215小於原本的 圖案化第一材料層205的寬度。 口月參照圖14 ,以第三材料層213作為蝕刻罩幕,來 圖案化第二材料層2G3,以使部分的基底2〇1裸露出來。 在:較佳實施例中,可進行-非等向⑽刻製程,此製程 對亂化独刻率高而對魏鈦㈣率低。其㈣劑如是四 氟化碳及氫氣(CF4/H2)的混合氣體。 然後,请參照圖15,移除圖14所示之結構中的第三 ^料,犯。#刻第三材料層213的方法例如是乾式_ 法,其對第三材料層213 _刻率較高於第—材料層2〇6 及第一材料層203。 接下來,請參照圖16, 於圖15中所綠示基底2〇1 上 1240308 12480twf.doc/m 方之第一材料層206及第二材料層203上形成一第四材料 層217。在一較佳實施例中,第四材料層217之材質包括 氧化石夕層,其係以石夕烧/氧/氬(silane/CVargon)為反應氣體 源,利用化學氣相沉積法形成。 圖17係繪示平坦化第四材料層217直到暴露出第— 材料層206。在一較佳實施例中,係使用化學機械研磨法 移除第四材料層217直到暴露出第一材料層206上表面。 另一替代方法是對晶片進行一乾式蝕刻製程,以移除第四 材料層217。 請參照圖18,蝕刻第一材料層206直到暴露出其下 方部分的第二材料層2〇3。第一材料層2〇6,較佳的是多 晶矽層,係以電漿進行其蝕刻製程,所使用的氣體例如是 氣/溴化氫/氧(Cl/HBr/〇2),其對第一材料層206的蝕刻率 較南於第二材料層203及第四材料層217。進行蝕刻製鞋 後,在第二材料層203中形成寬度215的開口。(圖/ 標記 width 215) 请參照圖19,以第四材料層217作為罩幕,進一 習知的姓刻製程,以圖案化第二材料層2〇3。接著,移除 第ϊ =層217。第二材料層203於圖案化後的寬度為第 見又19值得〉主意的是,此第二寬度⑽較小於第一 ^斗層205進行顯影製程時之圖案化光阻層2们的寬度 製程f侍ΐ,二是,在上述的實施例中所提及的窄小化 " 疋圖1及圖9的起始結構是適當的材料,並且 14 1240308 12480twf.doc/m 基底101、201是在其基材上具有適合的材料層,則在有 需要的情況之下可重複進行此一製程。此一重複進行之製 程,可以是在上述提及的第一範例的製程進行之前或之 後,進行一第二範例的製程步驟。 在上述實施例中,於第一材料層的側壁上形成第三 材料層,係將部分第一材料層透過一些製程方法轉換成第 三材料層。這些製程可以是上述實施例中的熱製程,也可 以疋其匕實施例中所使用的化學反應或是内部擴散 (mterdiffusion reaction)反應。但是上述所有將部分第一材 料層轉換成第三材料層的製程,必須不會對結構上其他材 料有明顯的影響。 々此外,進行此製程以形成第三材料層時,可以減少 第一材料層寬度,並且也同時將第一材料層上表面及側壁 上部份材料的體積轉換成第三材料層的體積。當第三材料 層在轉換製程中所形成之材料的寬度大於H料層所消 耗掉材料的寬度時,此—步驟結束時結構的總寬度將大於 製程開始時第-材料層的寬度。此外,第—材料層的寬度 在進^材料轉換時被消耗掉,且同時產生第三材料層的寬 度,這兩者的寬度和一致性取決於後續的製程中次微影 (sub_lithographic)製程的圖案。 為了能繪示出這個概念,圖20將圖3及圖13設定 ^四個寬度。請參照圖20, A指的是原本第—材料層的 二度’ B指的是部份第—材料層在進行轉㈣程後剩下之 材料層的寬度,C指的是在一側壁上第三材料層的總 15 1240308 12480twf.doc/m 寬度’ D指的是第一材料層在一側壁上進行一轉換製程所 消耗掉的寬度。 ' < & 在一實施例中,如果在形成第一材料層圖案時,其 導線與間隔(space)的寬度相同,此一製程所形成的新的圖 案其導線與間隔的寬度相同,但是,,大體上,,導線的間二 (Pitch)只剩下原來的一半。此處之所以會強調大體上,是 因為需考慮到此一製程的最大容忍度。當C=2D=B時疋 也就是進行一材料轉換製程以形成第三材料層時,在側壁 上第三材料層生長的速度是第一材料層消耗速度的兩倍Γ · 且在進行轉換製程結束後第三材料層一側的寬度和第I材 料層的寬度相同時,經過一材料轉換製程可以實現以上所 述者。然而,在另一實施例中,可以藉由材料轉換製程上 的調整,更進一步的控制第一材料層消耗的寬度(第三材 料層生長的寬度),所以C可能會大於或是小於兩倍的D, ^可能會大於或小於B,而且A可能會大於或是小於兩 的B。此乍小化製程的各種變形,可依照對於結構各種 不同的需求產生各種不同次微影特徵的圖案。 $ 、,然本發明已以較佳實施例揭露如上,然其並非用 ^限ί本發明,任何熟習此技藝者,在不脫離本發明之精 :=範圍内,當可作些許之更動與潤飾。例如,雖然本發 月疋用於半導體製程的架構中,但是亦可應用於積體電路 中’用以在製造時能有更小的間距(pitch)。舉另一個例子, 般進行圖案化時的微影製程,所使用的光阻層1〇7、 207(參照圖1及圖9),較佳的是以微影製程形成最小的特 16 1240308 12480twf.doc/m 徵尺寸,在另一實施例中也可以以特徵尺寸大於最小化光 阻的光阻層作為罩幕層。當然,如此一來微影製程中所產 生的圖案尺寸變大,將使得由此製程所得到的利益減少。 本發明之保護範圍當視後附之申請專利範圍所界定者為 準。 ’ 【圖式簡單說明】 圖1〜8繪示為本發明第一較佳實施例中縮小間距之 積體電路製造流程剖面圖。 圖9〜19繪示為本發明第二較佳實施例中縮小間距之 積體電路製造流程剖面圖。 圖20繪示為相對應於圖3及圖π的示意圖。 圖21〜22本發明實施例的另一種變化中縮小間距之 積體電路製造流程剖面圖。 【主要元件符號說明】 101、201 :基底 103、203 :第二材料層 105、106、205、206 :第一材料層 107、207 :圖案化光阻層 109、113、117、123、209、215、219、223、A、ft C、D:寬度 111、213 :第三材料層 115、217 :第四材料層 211 :金屬層 31〇 :附加罩幕層 17
Claims (1)
1240308 12480twf.doc/ni 十、申請專利範圍·· L一種積體電路的製造方法,包括·· 在一基底上的一第二材料層上形成圖案化的一第一 壁且_化的該第,材料層具有多數個上表面及多 製程’係藉由消耗圖案化的該第-材料 上形成-第三材料層,鸡=弟—材料層的該些側壁 -寬度大於相對應_二:=的該第三材料層的 消耗的一寬度; ㈣曰在進行該轉換製程時所 以該第三材料層作為罩幕層, 在該基底上形成—第四㈣層;^一材㈣ 層的分该第四材料層’暴露出該圖案化第-材料 將,,來的該第—材料層去除,以穿過該第四材 料層,暴露出部分該第二材料層;以及 Γ二第=二作為罩幕層’圖案化該第二材料層。 •明彳範圍第1項所述之積體電路的製造方 法’/、中形成圖案化的該第—材料層的方法,包括· t未圖案化的該第—材料層上形成—圖案化光陣 層,以及 第一:=案化光阻層為罩幕層,刻該未圖案化的該 3.如申請專·㈣丨摘述之麵電路的製造方 1240308 12480twf.doc/m 法’其中該第-材料層之材質係選自多晶碎與 成之族群。 汗、、且 4.如申凊專利乾圍第i項所述之積體電 法,其中該第四材料層之材質包括氧化層。 表 =·如申請專利範圍第】項所述之積體電路的製造方 ',/、中该轉換製程包括熱氧化製程。 法 其中:i 二_ 的 _ 法 r中電路的- 法 專利範圍第i項所述之積 ^该轉換製程包括—雜金屬製裎,包括· 在该第一材料層上沉積一金屬層; 燒結該金屬層;以及 移除該金屬層。 法 9·如申請專利範圍第8頂所、十、— 其中該金屬層之材質係選自二積f電路的製造方 錮所組成的族群。 ^ a鎳、銘、鈦、叙以房 法,其中‘:以:更之積體電路的製造方 前,移除該第三材料層。更包括絲成該第四材料層么 丨1·如申睛專利範圍第1 料2中去除部分該第四材料層,C路的製造方 科層的上表面,包括對該第四材料^出該圖案化第-钟 曰遵行一平坦化製程, 1240308 12480twf.doc/m 直到曝露出該第一材料層的上表面。 、丨2·如申明專利範圍第Π項所述之積體電路的製造方 法,其中該平坦化製程包括乾蝕刻製程。 13·如申請專利範圍帛u項所述之積體電路的製造方 法,其中該平坦化製程包括化學機械研磨法。 、Μ·如申請專利範圍第1項所述之積體電路的製造方 法其中圖案化的該第一材料層有一第一最小寬度,圖案 化的该第二材料層有一第二最小寬度,且該第一最小寬度 大於該第二最小寬度。 、又 、丨5·如申請專利範圍第1項所述之積體電路的製造方 法其中圖案化的該第一材料層包括多數條第一圖案導 線,其每一條第一圖案導線之間具有一第一間距(pitch), 且在該第二材料層圖案化後,該第二材料層具有多數條第 二圖案導線,其每一條第二圖案導線之間具有一第二間 距’且a亥苐二間距小於該第一間距。 16·如申請專利範圍第丨項所述之積體電路的製造方 法,更包括在圖案化該第二材料層後,移除該第四材料層。 17·如申請專利範圍第1項所述之積體電路的製造方 法’其中形成圖案化的該第一材料層的方法,包括: 在未圖案化的該第一材料層上形成圖案化的一第五 材料層,且圖案化的該第五材料層具有多數個上表面及多 數個側壁; 進行一初步轉換製程,係藉由消耗圖案化的該第五 材料層側壁上的材料,以於圖案化的該第五材料層的該些 20 1240308 12480twf.doc/m 側壁上形成一第六材料層,且每一個側壁上的該第六材料 層的寬度大於相對應的該第五材料層在進行該初步轉換製 程時所消耗的寬度; 以該第六材料層作為罩幕層,圖案化該第一材料層; 在該基底上形成一第七材料層; 移除部分該第七材料層,使該圖案化第五材料層的 上表面暴露出來; ★ 移除曝露出來的圖案化的該第五材料層,以穿過該 第七材料層暴露出部分該第一材料層; 以及以該第七材料層作為罩幕層,圖案化該第一材料層; 圚茶化該第刊TT/百Ί又 ^^「本綠乐七材料層。 18·如申請專利範圍第i項所述之積體電路^製造方 去,其中形成圖案化的該第一材料層的方法,包括 在該第一材料層上形成一附加罩幕層,^ 曰的圖案和該第一材料層相同;以及 、 在移除暴露出的該第一材料層之前, 該附加罩幕層。 !包括先移除 電路的製造方 化該第二材料 、I9·如申請專利範圍第18項所述之積體 去,其中移除該附加罩幕層之步驟係與圖案 層之步驟一起進行。 〃 21·如申請專利範圍第19項所述之積體電路 20.如申請專利範圍第…項所述之 法’其中該附加罩幕層之材質和該第二材料製造方 的製造方 21 1240308 12480twf.doc/m 法,其中該附加罩幕層之材質和該第二材料層所形成之材 質包括氮化矽。 22·—種積體電路的製造方法,包括: 在一基底上的一第二材料層上形成一第一材料層, 該第一材料層圖案化後形成一具有一第一間距(pitch)的第 一圖案導線,且該第一圖案導線具有多數個上表面及多數 個側壁; 進行一熱轉換製程,係藉由消耗圖案化的該第一材 7層側壁上的材料,以於圖案化的該第一材料層的該些側 壁上形成一第三材料層,且每一個側壁上的該第三材料層 的—寬度大於相對應的該第一材料層在進行該埶轉換製程 時所消耗的一寬度; 、 以该第三材料層作為罩幕層7 在該基底上形成一第四材料層 除部分該第四材料層,以暴露出該㈣化第一材 料層的上表面; f除曝路出來的圖案化的該第„材料層,以穿過該 苐四材料層暴露出部分該第二材料層;以及 =第四材料層作為罩幕層,圖案化該第二材料廣, 有多數μ在圖案化該第二材料層後,該第二材料廣具 =數^二圖案導線,其每―條第二圖案導線之間具有 弟一間距,該第二間距小於該第一間距。 法,專利範圍第22項所述之積體電路的製造方 /、中形成圖案化的該第一材料層的方法,包括: 22 1240308 12480twf.doc/m 了/W上形成一附加罩篡 層的圖案和該第—材料層c附加軍幕 該第二材料層相同;以及 "附加罩幕層之材質和 在進行蝕刻該第二材料声 附加罩幕層之步驟。 ⑽時同時進行移除該 24.如申請專利範圍第22項所述 法,其中該熱轉換製程包括熱氧化製程電路的製造方 25·如申請專利範圍第22項所述之積 法,其巾該f二材料層之材㈣ μ魏的k方 的材質包括氧切。材貝切’該第三材料層 26·^申請專利範圍第”項所述之積 法,其中該熱轉換製程,包括: 方 在該第一材料層上沉積一金屬層; 燒結該金屬層;以及 移除該金屬層。 27·如申請專利範圍第26項所述之積體電路的製造方 法’其中忒金屬層之材質係選自鉑、鎳、鈷、鈦、钽(丁⑽以以的 以及鉬(Molybdenum)所組的族群。 23
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW93130337A TWI240308B (en) | 2004-10-07 | 2004-10-07 | Method of fabricating integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW93130337A TWI240308B (en) | 2004-10-07 | 2004-10-07 | Method of fabricating integrated circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI240308B true TWI240308B (en) | 2005-09-21 |
TW200612476A TW200612476A (en) | 2006-04-16 |
Family
ID=37007717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW93130337A TWI240308B (en) | 2004-10-07 | 2004-10-07 | Method of fabricating integrated circuit |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI240308B (zh) |
-
2004
- 2004-10-07 TW TW93130337A patent/TWI240308B/zh active
Also Published As
Publication number | Publication date |
---|---|
TW200612476A (en) | 2006-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100843236B1 (ko) | 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법 | |
TWI356446B (en) | Methods to reduce the critical dimension of semico | |
US6077733A (en) | Method of manufacturing self-aligned T-shaped gate through dual damascene | |
US7709396B2 (en) | Integral patterning of large features along with array using spacer mask patterning process flow | |
TWI251296B (en) | Method for fabricating semiconductor device capable of preventing damage by wet cleaning process | |
US8294278B2 (en) | Methods for pitch reduction | |
CN104658892B (zh) | 用于集成电路图案化的方法 | |
JP2007110112A (ja) | 炭素含有膜エッチング方法及びこれを利用した半導体素子の製造方法 | |
CN106887382A (zh) | 形成集成电路的方法 | |
US10269581B2 (en) | Method of fabricating a semiconductor structure | |
US20090035902A1 (en) | Integrated method of fabricating a memory device with reduced pitch | |
TW201023245A (en) | Method of manufacturing a semiconductor device | |
KR20060049405A (ko) | 마이크로 전자 또는 기계적인 구조의 트렌치에서 새도우마스크의 제조 방법 | |
TWI240308B (en) | Method of fabricating integrated circuit | |
CN112992669B (zh) | 半导体结构及其形成方法 | |
JP2007096214A (ja) | 半導体装置の製造方法 | |
TW200524044A (en) | Method for forming a contact of a semiconductor device | |
TW594914B (en) | Fabrication method for shallow trench isolation region | |
KR100856614B1 (ko) | 반도체 소자의 sti 형성 방법 및 그 구조 | |
JP2008124399A (ja) | 半導体装置の製造方法 | |
KR100764452B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
KR20090067607A (ko) | 반도체 소자의 미세패턴 형성방법 | |
CN1331212C (zh) | 集成电路的制造方法 | |
JP3780657B2 (ja) | エッチング方法 | |
TWI307543B (en) | Method of fabricating shallow trench isolation structure |