TWI239779B

TWI239779B - An apparatus and method for performing initial cell search in wireless communication systems

Info

Publication number: TWI239779B
Application number: TW091108598A
Authority: TW
Inventors: Prabhakar R Chitrapu; Louis J Guccione; Andrew F Bednarz
Original assignee: Interdigital Tech Corp
Priority date: 2001-06-22
Filing date: 2002-04-25
Publication date: 2005-09-11
Also published as: WO2003001711A1; TWI276316B; JP2004533784A; JP3962016B2; MXPA03011879A; IL159390A0; US6894995B2; ATE363777T1; EP1407566B1; NO20035741D0; TW200746660A; KR100703645B1; US20050221848A1; DE60220409T2; KR20070065446A; US20030031162A1; ES2287295T3; CN1518808A; BR0211031A; TW200629783A

Description

1239779 五、發明說明α) 本發明係有關於使用者設備（UE )對一基地台之同步。特別是，本發明係有關於一種改良胞元搜尋方法及系統。第一圖係介紹一無線通信系統。此通信系統係具有複數個基地台2!至2n ( 2 )。各基地台2係於其操作區域或胞元6!至611 (6 )内部，與使用者設備（UE ) <至七（4 )進行通信。

當一使用者設備（UE ) 4首先啟動時，此使用者設備並不瞭解其位置、以及欲進行通信之基地台2 (或胞元6 )。此使用者設備（UE ) 4決定欲進行通信之胞元4之程序係稱為”胞元搜尋。

在典型的分碼多重存取（CDMA j通信糸統中，—又」 $驟之程序係用以進行胞元搜尋。在第一步驟中，各基玉台2係傳送一主要同步通道（pscH )中之相同主要同步數碼（psc )。在使用分碼多重存取（CDMA )之一分時雙工 (TDD )通信系統中，此主要同步通道（pscH )在第一例之f元搜尋中係十五個時槽中之一個時槽（如第二圖A所不），諸如：時槽1或通用表示為時槽K、或在第二例之月 ^搜尋中係十五個時槽中之兩個時槽（如第二圖β所示 ^，諸如：時槽〇及8或通用表示為時槽κ及時槽κ+8。各二，台係傳送此主要同步通道（PSCH)時槽中之相同主」 ^數碼（PSC)。為降低在第：步驟中所使用次要同步 =(sSC) Fb，之干擾，各主要同步數碼（psc)係以〜同時間偏移進行傳送。&等主要同步數碼（PSC)偏

1239779

位於一設定數目之晶片。此使用者設備（UE ) 14係藉由搜尋接收主要同步數碼 (psc)之主要同步通道（psCH)，諸如：利用一匹配濾波裝置，藉以決定欲同步之基地台丨2。此種搜尋結果之一個範例係表示於第四圖中。如第四圖所示，峰值Μ至“ 係發生於此主要同步通道（psCH)中、與此主要同步數^馬 (PSC )具有一高度相關性之地方。典型地，此等搜尋社果係累加複數個訊框，#以改良其精確度。利用此等累口加

結果，此主要同步數碼（PSC)峰值位置係決定於此主要同步通道（PSCH )中。

請回來參考第二圖A及第二圖B，伴隨著各基地台之傳送主要同步數碼（PSC)，各基地台12亦同時傳送次要同 v，碼（SSC)，諸如：三個（不論是在分時雙工（tdd) 之第一例或第二例中）。各基地台丨2所傳送之次要同步數碼（SSC )係用以識別特定胞元參數，諸如：此胞元所使用之數碼群組及訊框時序。此使用者設備（UE )丨4係典型地使用一相關裝置，藉以在第一步驟中所識別之各個主要，步數碼（psc )峰值，偵測此等次要同步數碼（ssc )及調變其上之資料。此使用者設備（UE ) 1 4係用以讀取此廣播控制通道。不論是第一類型或第二類型，在分時雙工 (TDD )之第三步驟中，此使用者設備（ue ) 14係典型地偵測此廣播通道中所使用之中間文字（midamble )、並接著讀取此廣播通道。先前所述之啟始胞元搜尋系統係具有一缺點，其係：

第8頁 1239779 五、發明說明（3) 第二步驟之效能（次要同牛& / 信號之品質所支配，复可= = ssc)债測）係由接收係品質粗劣的）。再者：=誤之福測（若此信號 .^ 土考在過在之系統中，此第二步驟卻不會因為第一步驟之成功執行而有所受兴。因=本發明之目的係提供一種啟：胞元搜尋系統， ;:以之效能不僅是由接收輸入信號所支配，之次要同步數碼（ss〇偵測。 I r丨丨f 7明之系統及方法係建立一通信系統中一使用者設、售衫相1及一基地台間之一通信鍊路，此通信系統係具有地台，各此等基地台係在一系統訊㈣，結合一 ίϊ:!定之次要同步數碼（SSC) μ分別，送-主要同 Γ丨t 中之一共用主要同步數碼（psc)，此通信系統係 ϋί使用者設備（UE)接收-輸入信號，包括：至少-二=:之主要同步數碼（Psc)及次要同步數碼（ssc)。門R #者设備（UE)係分析此輸入信號以偵測在一選擇時 :』内之任何接收主要同步數碼（psc)，此選擇時間 i 3 ί具有一期間：其對應一系統訊框之長度、並決定此詈。、間周期内一最強主要同步數碼（psc )之一相對位此輪入仍號隨即係加以處理，藉以至少自此決定主要 A =數碼（PSC )位置移除此主要同步數碼（psc )。此決置之一次要同步數碼（SSC)隨即係由此處理信號偵侍到。此通信鍊路隨即係利用此等偵測次要同步數碼 (SSC)以建立。【圖式之簡單說明】

第9頁 1239779 五、發明說明（4) 第一圖係一無線通信系統之一介紹。第二圖A及第二圖B分別係第一例及第二例主要同步通道（PSCH )之介紹。第三圖係在一主要同步通道（PSCH )中峰值之介紹。第四圖係本發明啟始胞元搜尋系統之一方塊圖。第五圖係一第二步驟處理器之一範例方塊圖。第六圖係一第三步驟處理器之一範例方塊圖。第七圖係本發明啟始胞元搜尋系統之一流程圖。第八圖係此啟始胞元搜尋系統之一第二實施例之一方塊圖。第九圖係此啟始胞元搜尋系統之一第三實施例之一方塊圖。【較佳實施例之詳細說明】本發明之較佳實施例係配合圖式說明如下，文中，類似編號係表示類似元件。根據本發明較佳實施例之啟始胞元搜尋系統1 0係介紹於第四圖中。此系統1 0係包括：一第一步驟處理器1 2、一取消裝置1 8、一第二步驟處理器1 4、以及一第三步驟處理器1 6，藉以達成一使用者設備（UE )及一基地台間之啟始同步。此啟始胞元搜尋演算法之第一步驟係利用此第一步驟處理器12以達成。第四圖係表示一第一步驟處理器之一實施方式，雖然其他實施方式亦可以使用。此第一步驟處理器1 2係包括··一階層式高萊相關裝置（HGC ) 2 1、以及一

1239779 、發明說明（5) 主要同步數碼（PSC )決定裝置22。此第一步驟處理器12 之目的係在值得取樣之一訊框或複數訊框上，尋找最強基地台之主要同步數碼（psc)。一晶片取樣輸入信號j係由此使用者設備（UE )接收、並由此階層式高萊相關裝置 (HGC ) 21處理。此階層式高萊相關裝置（H(JC ) 21係主要 =步數碼（PSC )及此輸入信號間在連續晶片位置之相關一降低複雜度實施方式。此階層式高萊相關裝置 π ^^ 2 1之輸出係表示此階層式高萊相關裝置（HGC ) 2 1 、屑基地f之偵測主要同步數碼（psc )功率位準大 ^ r具有一高接收功率位準之此等基地台之主要同步數碼 P二然是此訊框中之峰值。此階層式高萊相關裝置之輸出係輸出至此主要同步數碼（PSC )決定裝声六、^步數碼（psc)決定裝置22，其耦合至此階 ;i hi裝置（HGC ) 21，係接收此階層式高萊相關二广)21所輸出、，中值得晶片之各晶片相關 ί兒：二导晶片最好是等於此系統訊框，其舉例 ί此…百個“。如熟習此技藝者所瞭 + 4〜壯大於或小於文中所揭露者。此決疋裝置2 2係儲存此階爲 > 21於一預定數目（N) m框之\層日式商萊相關裝置（HGC) 片相關數值平均。舉例來說，— 將各日日 B N笙私- " 糸統说框係四位元長膚，

ΓΛ ^ ^ ( HGC ) 2 1 ,+ ί L 個…別輸出相關數值A1、B1、C1、及D1。此決定匕2四2

1239779

係儲存此等數值 2 1之各個晶片、 2、C2、及 D2。各 (Ai + A2 ) / 2、 D2 ) /2。、並針對此階層式高萊相關裝置（HGC ) 接收-人亂框之相關數值，亦即：a2、B 晶片之相關數值隨即係加以平均，亦即·· (Bi +B2 ) /2、（Cl +C2 ) /2、A(Di + 均相：ίΓί裝置22找到一訊框中各平均相關晶片之平框最大平均之位置係加以決定、且其數值係與一預定臨界數值& _ L, ^ ^ _ 雜$你淮f Θ · 比軚。此界數值係基於接收端之係旦有二輔’狀I ·干擾加上熱雜訊）。此雜訊預測裝置24 ;、/，、1:::二層式高萊相關裝置（HGC)(圖中未示 .^ 主要同步數碼（PSC)及次要同步數碼 (S S C )間非常低相互相關 _ Μ 4古楚如M # 相關數值。此雜訊預測裝置之片%; i :雜訊預；置（HGC)係為此系統訊框中之各個晶要同步通道（PSCH)位相置同陪之/框數目、並平均此預測主此視窗大小最好是約一視^中之幾個雜訊預測。道（PSCH )位置兩侧分亦Ρ .在此主要同步通者所瞭解，此視窗=士十四晶片。如熟習此技藝 • 大]、亦叮以大於或小於一百二+八。若此最大平均係夫卜、定：關連此最大平界數值’此決定裝置22係決 -例。此決定句置基地台傳輸圖案係第一例或第 =置二:二大於此臨界數值，則關數值以完成。若此數值係貝J此傳輸圖案係第二例。反之，則此傳

1239779 --—__ 五、發明說明（7) 輸係第一例右此最大位置數值孫丨机μ 處理器1 2係繼續處理此於二二/界數值，則此第一步驟數值之—相關數值或“一 G “直到找到大於此臨界瞭解，此決定處理器22係可以應用。如熟習此技藝者所同步數碼（PSC )位置之方、去〜一住何一種決定最強主要此決定處理器22係轉送此位置及旦找到此最大位置，則至此取消裝置18及此第二步=同步數瑪（㈣此取消裝置18，其輕人$ 士货σ 4。二步驟處理器14，係取得：最大步驟處理器12及此第 (PSC)、及此輸人信號j，、此主要同步數碼要同步數碼（m)。此減去此輪入^號1令減去此主大位置之晶片消除此主要同步乍係由此輸入信號I中在最號I減去主要同步數碼（PSC ) : (Psc) ^由此輸入信消方法完成，諸如：干擾取消ϋ作係可以藉由複數種取此主要同步數碼（PSC )係利 t。利用干擾取消方法，示）以轉換成對此輸入信^之」^建設裝置（圖中未主要同步數碼（PSC)貢獻係加以:ί之：預測。此接收法裝置。#到之信號係具有自該輪 '2 :利用-減之主要同步數碼（psc)貢獻數二就1最大位置移除碼係可能為其他數碼之雜數馬多工糸統中，-數，基本上係此次要同步數碼此心以同步數碼當此主要同步數碼（PSC )由此輪雜汛。因此，二步驟處理器14係可以設置此次，入^牛1中取消時，此第要冋步數碼（SSC )、並

第13胃 1239779 五、發明說明（8) 以較大精確度及速度進行時槽偏移。此第二步驟處理器14 ’其耦合至此取消裝置以一步驟處理器丨2、及此第三步驟處理器16 ,係接收 f 取消裝置18之調整輸入信號及來自此第_步驟哭主要同步數碼（PSC ) 。 - 4 < 一第二步驟裝置之一範例係介紹於第五圖中，复他範例亦可以使用。此第二步驟裝置係包括：取消2 /、 31、一快速哈達馬德轉換（FHT) 33、一相位預測裝置 37、一去旋裝置34、一累加裝置36、以及一決定由於此主要同步數值（PSC)之位置係由此第一步驟處理器1 2決定，此第二步驟處理器1 4只需要自此第一步驟器12之最大位置輸入中搜尋次要同步數碼（ssc)。步驟中，此使用者設備（UE)係標識此數碼群組及關連最大位置基地台之時間偏移tQffset。此第二步驟處理器i $亦決定兩訊框交插周期之訊框索引數目、且其係決定此時索引（K或K +8)。如熟習此技藝者所瞭解，在此步驟中決' 疋之時間偏移t〇ffset係允許此使用者設備（UE )與時槽邊界 ( i ) =Cl ( i ”z ( i )同步。此調整輸入信號及此主要同步數碼（psc )位置係輸入至此相關裝置31。此相關裝置31，其耦合至此快速哈達馬德轉換（FHT) 33及此取消: 裝置1 8 ’係相關此接收輸入信號及主要同步數碼（PSC ) 位置之長度二百五十六晶片數碼，藉以得到十六個相關數值。此數碼匕係經由第一次要同步數碼（ssc ) α及一遮罩序列Z之逐一晶片相乘以得到。此係表示如下：

1239779

cr ( i ) = 〇! ( i ) *z ( i 2 55等式（1 此十六個複數相關數值Rc ( κ )係利用上到。此相關數值RC ( K )係利用下列等式f 9 Λ連數碼以得 , )以得到： rc (k，η ) =§ Cr (16k + i ) & +1卟 + ·， k = 1，…，15 ; η = Ο，…，N 1 n ) 之主要同步數主要同步通道其中，tcp係由第一步驟處理器i 2所得到碼（P S C )位置，且N係用於平均之最大數目 (PSCH )時槽。

在此相關裝置3 1輸出所取得之相關數值後速哈達馬德轉換（FHT) 33。此快速哈達馬德轉換 ^ ^ 3 3係耦合至此相關裝置及一去旋裝置3 4，μ w 符Μ取得十六個複數相關數值，其對應於十六個次要同步數碼（ssc )/及接收信號之相關性。亦即： rf (k，n ) =FHT { rc (k，η ) }

Sck(i)z(i)Rx(tcp+i，n)，k =

〇 ’ ··· ’ 15 ; n = 0，···，N

等式（3 ) 如熟習此技藝者所瞭解，計算Rc ( K )的快速哈達馬德轉換（FHT )係等於未遮罩次要同步數碼（ssc )及接收 #號之相關性。此係因為十六個次要同步數碼（SSC )之結構而成為可能。請注意，一第一例信號係使用六個次要同步數螞（SSC )，而一第二例信號係使用十二個次要同

第15頁 1239779 五、發明說明（10) 步數碼（SSC )。四個次要同步 J.L . , . u，致馬（S S C )係未加使田此相位預測裝置37係接收使用。及來自此第-步驟處理器12: 2晶片取樣接收信號，以置。此第一步驟階^ 4二2 要同步數碼（PSC)位步數竭（m)位置之輸出係對關/置（HGC)在此主要同 )與此主要同步數碣（PS(M、/應於此主要同步數碼（psc 此複數相久置所接收信號之相關性。測裝罟9 7忐 ,,^ ^ Α ^置^之輸入。在此相位預 J置37中，此複數相關數值係加以正規化預此相位預測待此蓉+至n本古八止^ Μ。須。U係此人要R步數碼（ssc)之去旋動作所必此去旋裝置34，其耦合於此相位預測裝置37及此快 ❼達馬德轉換（F HT ) 3 3，俜由此体、步a^ # 、、

、Μ括a r 你由此快速哈達馬德轉換（FHT 置37接#;t '、個★要同步數值（SSG )及由此相位預測裝置接收相位預測。此去旋裝置34係將此快速哈達馬德韓 ,ρ(二Τ) 33之輸出去⑨。此去旋相位係此主要同步數； (PSC )之相位。此複數相關數值係與此相位複數相乘。此去旋相關數值隨即係轉送至此累加裝置36。此裝置36係耦合至此去旋裝置34及此第二步驟決定裝置^9。此去旋相關數值係根據等式（4 )，連貫地利用二（第一例）或四（第二例）之一周期相加Ν次： i1 ( k，η ) (k r, mod L ) -1 ) +rd (k，n ) d ( 1 — (n

’N;1=〇’··· ，L 等式（4) 其中，N係最大數目重覆以取得一可靠之信號數值，K

II 11

第16頁 1239779 五、發明說明（11) 係次要同步數碼（ssc)所使用之數目（第一例之κ 六，且第，例之Κ等於12)，且L係主要同步通道：之周期（第-例之L等於二，且第二例之匕等於四）。: 相關數值係啟始設定為零。此等決定變數係根據次匕專數碼（SSC )傳輸圖案，由此等相關數值以形成。3步在，累加裝置36中取得之決定變數係轉送至此置39。第-例係具有六十四個決定變數、三十二個數^ =、及：個=索引。第二例係具有一百二十八個決二數、二十一個數碼群組、兩個索引、及兩個時槽^ 8)。此決定裝置39係依序比較所有決定變數（―個接個地）。此方法係足夠效率，因為決定變數之數目並且此方法可以不需要高複雜度地實施。最大決定變之傳輸圖案係指示第一例及第二例之數碼群組數目、及二例之主要同步通道（PSCH )時槽索引。第此時間偏移tQf fset、擾頻數碼群組數目、次要同步數石 (SSC )、及主要同步數碼（psc )位置隨即係轉送至此繁1 二步驟處理器16。此第三步驟處理器16，其耦合至此第二步驟處理器14 ’係取得中間文字（mideamble )及此使用者設備（UE )使用之主要擾頻數碼。此第二步驟處理器i 4 所抓取之數碼群組數目係關連於四個胞元參數。因此，此數碼群組數目之識別係用來識別此胞元所使用之中間文字 (m 1 damb 1 e )。關連於此數碼群組之四個胞元參數係經由第一表所繪示之系統訊框數目（SF N )以進行循環。第一表

第17頁 1239779 五、發明說明（12) 32 胞元參數指定） 1) 胞元參數 (SFN mod 2=0) 胞元參數 (SFN mod 2- 4 (i —1) +2 4 (i-1) +ι —ΪΤΓ-ο'+Γ 圖拣ΪΓ圖係介紹第三步驟處理器16之-範圍。雖然第丄 = 三步驛處理器’但任何類型之第三步驟i 晋4V、11w用。此第三步驟處理器16係包括：一相關裝自此第：=置42、及一決定裝置43。此相關裝置41係 ^，第一步驟處理器Η轉送得到此數碼群組及訊框索弓丨、 ^自此第一步驟處理器12得到此主要同步數碼（psc)位。一周期性視窗大小Pws及多重路徑視窗大小mpws亦輸入至此相關裝置41。此輸入信號1係與四個中間文字 (midamble )相關，其係關連於此相關裝置41之數碼群組。此相關動作係執行於p — CCPCiI上之WS3計算候選中間文子（m i damb 1 e )位置，其係由此數碼群組之偏移時間 tof fset、周期視窗大小pWS、及多重視窗大小mpWS以決定；其中，WS3係等於PWS +2mpWS。 m 基本中間文字（m i damb 1 e )數碼係隨系統訊框數目 (SFN)雙態觸變（奇數/偶數）。若此系統訊框數目 (SFN )係偶數，則此相關裝置41係就基本中間文字 / idamble )數碼進行相關。若此系統訊框數目（SFN )

第18頁 1239779 五、發明說明（13) 係奇數，則此相關裝置4 數碼進行相關。舉例來說=字（—ble) 相關裝置41係就偶數备站# f數碼群組為零之例子中，此 (· 戮^糸、、'充5孔框數日rQriVT、丨丄. (midamble)數石馬〇··! Λ Ν)上之中間文子 ’ 3進行相關，且此相關裝置41 係就奇數系統訊框數目 )數碼1，〇，3，2 m J上之中間文字（midamble 步驟處理器14所找到之訊框』或但其係根據此第二框數目（SFN)係偶數的或奇數的而知道此系統訊此相關裝置4 1係朴曾^ 係允許此相關裝置4丨找到個相關動作。此周期視窗目的係調整此主要同二：多重路徑視窗之之最大數量。這個步驟係必η:匕包括多重路徑非是第一重大多重路徑元件。強夕重路徑兀件並此相關裝置41所輪出之相關數值係轉 42 ’其係耦合於此相關裝置41及置此m r2係累加一特定數目N3訊框之相關數【二ΐΓ的是’此啟始胞元搜尋並不知道訊框邊界，θπ 元搜尋通常於晶片位置中使用疋以，此啟始胞 (2560晶片木15時槽）。此累加—裝置42係四百個晶片之方塊 (4 ^ ^ ^ ^ ^ ^ ^ ^ ^ ^ ^ 形成此等決定變數。一決定變數係、'邑對值，藉以 ,。d:靠：決定，㈣決定“KG二量第19頁 1239779 五、發明說明（14) 覆數目。利用此累加裝置42產生之決定變數係轉送至此決定裝置43。此決定裝置43，其耦合至此累加裝置42，係藉由簡單依序比較而決定最大決定變數。此最大決定變數係對應於胞元所使用之基本中間文字（mi da mb 1 e )。與識別中間文字（m i damb 1 e )關連之此擾頻數碼數目係此胞元之擾頻數碼。此擾頻數碼隨即係為此使用者設備（UE )應用於廣播通道處理。啟始胞元搜尋系統之流程圖係介紹於第七圖。此使用者設備（UE )係接收共用下行鍊路通道上之輸入信號（步驟6 0 1 )。此第一步驟處理器1 2係偵測此主要同步數碼 (PSC)之位置，其關連於最強之基地台（步驟Μ?)。此第一步驟處理器1 2係轉送此主要同步數碼（ρ）至此取消裝置18 (步驟6 03 )。此取消裝置18隨即係由此輸入信號I中減去此第一步驟處理器1 2所债測之主要同步數碼 (PSC )(步驟604 )、並轉送此調整信號至此第二牛驟理器1 4 (步驟6 0 5 )。使用來自此取消裝置丨8之調.& 信號及來自此第一步驟處理器12之主要同步數碼 ^ )，此第二步驟處理器1 4係抓取此等次| n止Γ ) 群組數目（步驟60”。此數碼群組數 =碼第三步驟處理器16(步驟608 )，並由此抓取送f此 (midamble )及主要擾頻數碼（步驟6〇9 ) ^文字即係為此使用者設備（UE)，藉以與此。此等數碼隨土也〇同步（步驟

第20頁 1239779 五、發明說明 610 )。由於此啟始胞元搜尋之第二步驟係最弱的，二步驟處理器14之信號中取消此主要同步數 2 :提供-較清潔信號、…此等次要同步“= -較佳預測。這會導致-更精確之時槽偏移及數碼祖數目決定。最終，此程序係減少使用者設備（此靖為偵測數目。第八圖係介紹一第二實施例。類似於第一圖之系統， ^第二實施例之系統係應用一取消裝置1 8 2以在第三步驟器16處理前、由輸入信號I中減去主要同步數碼^psc ^次要同步數碼（SSC)。第二步驟並不會接收一主要處ί (PSC)移除之輸入信號，相反地，此第三步驟 a 之調整輪入信號係能夠更精確地偵測到偵測基地 ϋ之中間文字及數碼群組。取=九圖係介紹-第三實施例。此第三實施例係應用此声為敦置181及182以改良此啟始胞元搜尋系統1〇之精確 :入二係在此第二步驟處理器14處理前、由在此第三步驟處理器16處理

第21頁 1239779 圖式簡單說明第一圖係一無線通信系統之一介紹。第二圖A及第二圖B分別係第一例及第二例主要同步通道（PSCH )之介紹。第三圖係在一主要同步通道（PSCH )中峰值之介紹。第四圖係本發明啟始胞元搜尋系統之一方塊圖。第五圖係一第二步驟處理器之一範例方塊圖。第六圖係一第三步驟處理器之一範例方塊圖。第七圖係本發明啟始胞元搜尋系統之一流程圖。

第八圖係此啟始胞元搜尋系統之一第二實施例之一方塊圖。第九圖係此啟始胞元搜尋系統之一第三實施例之一方塊圖。元件符號說明 2、〜2n :基地台 6、〜6n :胞元 4、4!〜4n :使用者設備（U E )

1 0 :啟始胞元搜尋系統 1 2 :第一步驟處理器 1 4 :第二步驟處理器 1 6 :第三步驟處理器 1 8、1 、1 82、31 ··取消裝置 21 :階層式高萊相關裝置（HGC ) 22 :主要同步數碼（PSC )決定裝置 24 :雜訊預測裝置

第22頁 1239779

FHT 圖式簡單說明 26厂2 62 :峰值 3 3 :快速哈達馬德轉換 34 :去旋裝置 3 6、4 2 :累加裝置 3 7 :相位預測裝置 39、43:決定裝置 41 :相關裝置

第23頁

Claims

1239779 六、申請專利範圍 1 * 一種在一通信系統中一使用去机很/ ^ 間建立-通信鍊路之方法，，用畐者二備（UE)及一基地台台，各該等基地台係在統係：有複數個基地之次要同步數❻c)以VVV广結/;基地台特定 —u 立刀別傳迗一主要同步通道中之 ^用主要同步數碼（PSC)，該方法係包括：利用者設備（UE)接收一輪入信夕一該等基地台之該等主要同牛 ^ 主數碼（ssc); 要Η步數碼（PSC)及次要同步 t析該輸入信號以债測一選擇時間周 =碼⑽）、並決定系統訊框内一最強主要同步數要碼门、)之一相對位置；以及處理該輸入信號以自至少該決定主要同步數碼（PSC) 置移除該主要同步數碼（PSC)、並在該決定位置自該处理信號偵測一次要同步數碼（SSc )。人 2·、如申請專利範圍第1項所述之方法，更包括下列步驟：擾頻數碼數目’措以決疋與該專彳貞測次要同步數石焉 (SSC)關連之一基地台之胞元參數。 3 ·如申請專利範圍第2項所述之方法，其中，該债測主要同步數碼（p S C )之移除係包括··干擾取消方法。 4·如申請專利範圍第1項所述之方法，更包括下列步驛：處理該輸入信號以自至少該決定主要同步數碼（psc ) 仇置移除該等主要同步數碼（psc )及次要同步數碼；以及由此處理信號偵測一擾頻數碼數目，藉以決定與該積測

第24頁 1239779 、申請專利範圍 ^要同步數碼（ssc)關連之一基地台之胞元參數。 •如申請專利範圍第4項所述之方法，直中，兮沾、丨同牛私/ ’左 /、τ，该偵測主要 ^數碼（PSC)及該次要同步數石馬（ssc)彳係句扛· t』s t ’、J之該移除步驟 i括·干擾取消方法。 6 在一種通信系統，包括：複數基地台，各該等基地台係〜系統訊框内’結合一基地台特定之次要同步數碼 jc)以分別傳送一主要同步通道中之一共用主要同步 =psc);以及一使用者設備’㊣包括一胞元搜尋系踗乂建立一使用者設備（UE)及—基地台間之—通信鍊 ]該使用者設備（UE )係用以接收一輸入信號，其包去至少一該等基地台之主要同步數碼（psc )及次要同 v數碼（SSC )，該胞元搜尋系統係包括：一第一處理器，用以分析該輸入信號，藉以偵測在一選么時間周期内之接收主要同步數碼（psc )、並決定該系統矾框内一最強主要同步數碼（PSC )之一相對位置； h 一取消處理器，用以處理該輸入信號，藉以自至少該決 ^主要同步數碼（PSC )位置移除該主要同步數螞（PSC ):以及 —第二處理器，用以在該決定位置、由該處理信號偵測該等次要同步數碼（SSC)。、二么如申清專利範圍第6項所述之系統，其中，該胞元搜尋 1統更包括··一第三處理器，因應於該等次要同步數碼 SSC )’用以偵測與該決定位置關連之該基地台之一擾頻數碼數目。

第25頁 1239779

六、申請專利範圍 8 ·如申請專利範圍第7項所述之系統，其中，該取消處理器係用干擾取消法以自該輸入信號中移除該主要同步數碼 9· 一種使用者設備（UE )，包括：一胞元搜尋系統，用以建立一通信系統中該使用者設備（ϋΕ )及一基地台間一通信鍊路，該通信系統係包括：複數基地台，各誃 = 地係在一系統訊框内之一不同時間，結合一基地台g ^ 土次要同步數碼（ssc )以傳送一主要同步通道中之一、疋之主要同步數瑪（PSC )，，、用該使用者設備（UE)係接收一輸入信號，其具 ^等基地台之主要同步數碼（PSC)及次要同步數有二-C 該胞一第擇時間周期係在該選對位置〆取定主要 );以一第等次要該系 i搜尋系統係包括：器’用以分析該輸入信號，藉 2内之接收主要同步數瑪（PSC)，在二期間，其對應於一系統訊框、擇時二擇時間周期内一最強主要同步數碼（PSC)之並^相疋肩處理器，用以處理該輪入信諕，同步數碼（PSC )位置# ^ 曰自至少該決及罝移除遠主要同步數瑪（PSC 二處理器，用以自該處輝栝咕沾、丨同步數石馬（SSC );以及"^ /貝’ δ亥決定位置之該統係使用該等次要同步數。、心L)以建立該通信

第26頁 1239779 六、申請專利範圍鍊路。 10·如申請令’該胞元次要同步數基地台之_ 11· 如申請中，該取消除該主要@ 12· —種建台間一通信台，各該等之次要同步一共用主要利用該使一違荨基地 (SSC ); 分析該輸要同步數碼數螞（PSC〕由該輸入 )· J ，以及處理該輸位置移除該專利範圍第9項所述之使用者設備（UE )，其搜尋系統更包栝：〆第三處理器，因應於該等石馬（SSC )，藉以彳貞測與該決定位置關連之該擾頻數碼數目。專利範圍第1 0項所述之使用者設備（UE )，其處理器係使用干擾取消法以自該輸入信號中移步數碼（PSC )。立一通信系統中一使用者設備（UE )及一基地鍊路之方法，該通信系統係包括：複數基地基地台係在一系統訊框内，結合一基地台特定數碼（SSC )以分別傳送一主要同步通道中之同步數碼（PSC )，該方法係包括： 2者设備（UE )接收一輸入信號，其包括至少台之主要同步數碼（PSC)及次要同步數碼入仏號以债測_選擇時間周期訊框内之接收主 (psc )、並決定系統訊框内一最強主要同步 1之一相對位置；乜唬偵/則该決定位置之一次要同步數碼（SSC m以自至少該決定主要同步數石馬（psc) 同步數螞（Psc)及次要同步數碼（SSC

第27頁 1239779 六、申請專利範圍 13. 如申請專利範圍第1 2項所述之方法，更包括下列步驟：由該處理信號偵測一擾頻數碼數目，藉以決定與該偵測次要同步數碼（SSC )關連之一基地台之胞元參數。 14. 如申請專利範圍第2項所述之方法，其中，該偵測次要同步數碼（SSC )之該移除步驟係包括：干擾取消方法0

第28頁