TWI276316B

TWI276316B - An apparatus and method for performing initial cell search in wireless communication systems

Info

Publication number: TWI276316B
Application number: TW092127555A
Authority: TW
Inventors: Prabhakar R Chitrapu; Louis J Guccione; Andrew F Bednarz
Original assignee: Interdigital Tech Corp
Priority date: 2001-06-22
Filing date: 2002-04-25
Publication date: 2007-03-11
Also published as: WO2003001711A1; JP2004533784A; JP3962016B2; MXPA03011879A; IL159390A0; US6894995B2; ATE363777T1; EP1407566B1; NO20035741D0; TW200746660A; KR100703645B1; US20050221848A1; DE60220409T2; TWI239779B; KR20070065446A; US20030031162A1; ES2287295T3; CN1518808A; BR0211031A; TW200629783A

Description

1276316 五、發明說明（1) 本發明係有關於使用者設備（UE )對一基地台之同步。特別是，本發明係有關於一種改良胞元搜尋方法及系統。第一圖係介紹一無線通信系統。此通信系統係具有複數個基地台21至2n ( 2 )。各基地台2係於其操作區域或胞元6ι至6n ( 6 )内部，與使用者設備（UE ) I至4„ ( 4 )進行通信。

當一使用者設備（UE ) 4首先啟動時，此使用者設備並不瞭解其位置、以及欲進行通信之基地台2 (或胞元 6 )。此使用者設備（UE ) 4決定欲進行通信之胞元4之程序係稱為”胞元搜尋"。

在典型的分碼多重存取（CDMA )通信系統中，一多重步驟之程序係用以進行胞元搜尋。在第一步驟中，各基地台2係傳送一主要同步通道（psCH )中之相同主要同步數碼（PSC )。在使用分碼多重存取（CDMA )之一分時雙工 (TDD )通信系統中，此主要同步通道（PSCH )在第一例之胞元搜尋中係十五個時槽中之一個時槽（如第二圖A所示），諸如：時槽1或通用表示為時槽K、或在第二例之胞元搜尋中係十五個時槽中之兩個時槽（如第二圖B所示）’諸如：時槽0及8或通用表示為時槽K及時槽κ +8。各基地台係傳送此主要同步通道（PSCH )時槽中之相同主要同步數碼（PSC )。為降低在第二步驟中所使用次要同步數碼（SSC )間之干擾，各主要同步數碼（Psc )係以一不同時間偏移進行傳送。此等主要同步數碼（PSC )偏移

1276316 五、·發明說明（2) 係位於一設定數目之晶片。

此使用者設備（UE ) 1 4係藉由搜尋接收主要同步數碼 (PSC)之主要同步通道（PSCH)，諸如··利用一匹配滤波裝置，藉以決定欲同步之基地台1 2。此種搜尋結果之一個範例係表示於第四圖中。如第四圖所示，峰值2 6丨至2 62 係發生於此主要同步通道（PSCH )中、與此主要同步數碼 CPSC )具有一高度相關性之地方。典型地，此等搜尋結果係累加複數個訊框，藉以改良其精確度。利用此等累加結果，此主要同步數碼（P S C )峰值位置係決定於此主要同步通道（PSCH )中。請回來參考第二圖A及第二圖B，伴隨著各基地台之傳送主要同步數碼（PSC)，各基地台12亦同時傳送次要同步數碼（SSC )，諸如：三個（不論是在分時雙工（TDD ) 之第一例或第二例中）。各基地台1 2所傳送之次要同步數碼（SSC )係用以識別特定胞元參數’諸如：此胞元所使用之數碼群組及訊框時序。此使用者設備（UE ) 1 4係典型地使用一相關裝置，藉以在第一步驟中所識別之各個主要同步數碼（PSC )峰值，偵測此等次要同步數碼（SSC )及

調變其上之資料。此使用者設備（UE ) 1 4係用以讀取此廣播控制通道。不論是第一類型或第二類型，在分時雙工 (TDD )之第三步驟中，此使用者設備（UE ) 1 4係典型地偵測此廣播通道中所使用之中間文字（midamble )、並接著讀取此廣播通道。先前所述之啟始胞元搜尋系統係具有一缺點，其係：

第10頁 1276316 五、發明說明（3) 第二步驟之效能（次要同步數碼（SSC)偵測）係由接收偉號=品質所支配，其可能會導致錯誤之㈣（若此信號係品質粗劣的）。再者’在過往之系統中，此第二步驟卻不會因為第一步驟之成功執行而有所受益。 # +因，二本發明之目的係提供—種啟始胞元搜尋系統， ' :一步驟之效能不僅是由接收輸入信號所支配，亦可以提供更精確之次要同步數碼（ssc )偵測。 =發明之系統及方法係建立—通信系統中一使用者設備（UE )及一基地台問之一/二. 少 , 口间之通^鍊路，此通信系統係具有 f數個基地台，各此等基地台係在一系統訊框内，結合一基地台特定之次要同步數碼（ssc)以分別傳送一主要同步通道中之-共用主要同步數喝（咖），此通信系統係利用此使用者設備（UE)接收—輪入信號，包括：至少一基地台之主要同步數瑪（PSC)及次要同步數 =用者㈣係分析此輪入信號以偵測在—選擇時期内之任何接收主要同步數碼（psc) ’此選擇時間周期係具有-期間，其對應_系統訊框之長度、並決定此選擇時間周期内-最強主要同步數碼（psc) < 置。此輸入信號隨即係加以處理定y :步數碼（PSC)位置移除此主要同步數碼、= =置之-次要同步數碼（ssc)隨即係由此處理信號匕偵决測仔到。此•通#鍊路隨即係利用偵、 (SSC )以建立。文N 乂数碼【圖式之簡單說明】 1276316 五、發明說明（4) 第二道（PSCH 第三第四第五第六第七第八塊圖。第九塊圖。【較佳實本發似編號係根據於第四圖取消裝置器16，藉同步。此啟處理器1 2 施方式，器1 2係包第一圖係一無線通信系統之一介紹。別係第一例及第二例主要同步通圖A及第二圖B分 )之介紹。圖係在一主要同圖係本發明啟始步通道（PSCH )中峰值之介紹。胞元搜尋系統之一方塊圖。圖係一第二步驟處理器之一範例方塊圖。處理器之一範例方塊圖。胞元搜尋系統之一流程圖。搜尋系統之一第二實施例之一方圖係一第三步驟圖係本發明啟始圖係此啟始胞元圖係此啟始胞元搜尋系統之一第三實施例之一方施例之詳細說明】明之較佳實施例係配合圖式說明如下，文中，類表示類似元件。本發明較佳實施中。此系統1 0係 18、一第二步驟以達成一使用者例之啟始胞元搜尋系統1 0係介紹包括··一第一步驟處理器12、一處理器14、以及一第三步驟處理設備（UE )及一基地台間之啟始法之第一步驟係利用此第一步驟係表示一第一步驟處理器之一實式亦可以使用。此第一步驟處理括：一階層式高萊相關裝置（HGC ) 2 1、以及一始胞元搜尋演算以達成。第四圖雖然其他實施方

第12頁 1276316 五、發明說明（5) 主要同步數碼（PSC )決定裝置22。此第一步驟處理器12 之目的係在值得取樣之一訊框或複數訊框上，尋找最強基地台之主要同步數碼（pSc )。一晶片取樣輸入信號！係由此使用者設備（UE )接收、並由此階層式高萊相關裝置 (HGC ) 21處理。此階層式高萊相關裝置（HGC ) 21係主要同步數碼（PSC )及此輸入信號間在連續晶片位置之相關處理之一降低複雜度實施方式。此階層式高萊相關裝置 (HGC ) 21之輸出係表示此階層式高萊相關裝置（HGC ) w 所偵測基地台之偵測主要同步數碼（psc)功率位準大小。具有一高接收功率位準之此等基地台之主要同步數碼 (PSC )顯然是此訊框中之峰值。此階層式高萊相關裝置 (HGC ) 21之輸出係輪出至此主要同步數碼（psc )決定裝置2 2。此主要同步數碼（PSC)決定裝置22，其耦合 =式高萊相關裝置（HGC)21，係接收此階層式高萊相= 虞置（HGC ) 21所輸出、一訊框中值得晶片之各晶片數值。一訊框之值得晶^{最好I笼關來說，係等於三；统訊框，其舉例解，此系統訊框係可以大於或小於文令所揭露者:者所瞭此決定裝置22係儲存此階層式高萊相關裝置 21於-預減9⑴訊框之各晶片相關數^置並=)曰 L Λ數值平，。舉例來說，—^訊框係四位元長二個晶片分別輸出相關數值Al、Bl、Cl、及Di)e此m =

第13頁 mm 1276316

係儲存此等數值、並針對此階層 …個晶片、接收次一訊框之以；關装置(H⑷ η ρ ^ 』默值，亦即·· Α。、 2 2、及A 〇各晶片之相關數值隨即传 / Λ . A N , 哎1 1系加以平均’亦即

(A, +A2 ) /2 > (Bl +B2 ) /2 ^ (Cl +c ) \ L + D2 ) 。 1 的相㈣旦此決定裝置Μ找到一訊框中各平均相關晶片之平均相關數值，則訊框最大平均之位置係加以決定、且其數值係與一預定臨界數值比較。此臨界數值係基於接收ς之雜a位準（亦即·干擾加上熱雜訊）。此雜訊預測裝置2 4 係具有一辅助階層式高萊相關裝置（HGC )(圖中未讀| 示），其係基於在主要同步數碼（PSC )及次要同步數碼議 (SSC )間非常低相互相關之一數值。此雜訊預測裝置之 J皆層式高萊相關裝置（HGC )係為此系統訊框中之各個晶片計算一雜訊預測。此雜訊預測裝置係重覆與此階層式高來相關裝置（H G C ) 21相同之訊框數目、並平均此預測主要同步通道（PSCH )位置附近一視窗中之幾個雜訊預測。此視窗大小最好是約一百二十八，亦即：在此主要同步通道（PSCH )位置兩側分別具有六十四晶片。如熟習此技藝者所瞭解’此視窗大小亦可以大於或小於一百二十八。若此最大平均係大於此臨界數值，此決定裝置22係決f 定：關連此最大平均位置之基地台傳輸圖案係第一例或第二例。此決定動作係藉由比較最大位置+( 8 * 2 5 6 0 )或最· 大位置+ ( 7*2560 )之晶片相關數值以完成。若此數值係大於此臨界數值，則此傳輸圖案係第二例。反之，則此傳

第14頁 1276316 五、發明說明（7) 輸係第一例。 =此最大位置數值係小於此臨界數值，則此第一步處f 1512係繼續處理此輸人信號I，直到找到大於此臨界 ΪΪ之Τΐϊ數值或達到—失敗條件。如熟習此技藝者所暸Ϊ叙11疋處理器22係可以應用任何一種決定最強主要同二：PJC )位置之方法。一旦找到此最大位置，則此/、疋=理器2 2係轉送此位置及此主要同步數碼（pSc ) 炱此取消裝置1 8及此第二步驟處理器丨4。

此：消裝置1 8 ’其耦合至此第一步驟處理器i 2及此第 /步驟处理器1 4 ’係取得此最大位置、此主要同步數碼 (PSC)、及此輸入信號！，並由此輪入信號t中減去此主要同v數碼（PSC )。此減去動作係由此輸入信號！中在最大位置之晶片消除此主要同步數碼（PSC )。由此輸入作號I減去主要同步數碼（PSC)之動作係可以藉由複數種°取消方法完成，諸如··干擾取消方法。利用干擾取消方法，此主要同步數碼（Psc )係利用一干擾建設裝置（圖中未示）以轉換成對此輸入信號〗之一貢獻之一預測。此接收主要同步數碼（PSC )貢獻係加以減去，諸如：利用一減法裝置^得到之信號係具有自該輸入信號I最大位置移除之主要5步數碼（psc )貢獻。在數碼多工系統中，一數碼係可能為其他數碼之雜訊。因此，此主要同步數碼 (PSC )基本上係此次要同步數碼（ssc )之雜訊。因此，當此主要同步數碼（PSC )由此輸入信號I中取消時，此第二步驟處理器1 4係可以設置此次要同步數碼（SSC )、並

第15頁 1276316 五、發明說明（8) 以較大精確度及速度進行時槽偏移。此第二步驟處.理器14 ’其輕合至此取消裝置18 :::處理器、及此第三步驟處理器16，係接收來自【裝置18之調整輸入信號及來自此第一步驟處理主要同步數碼（PSC ) 。 ^ 你一一第二步驟裝置之一範例係介紹於第五圖中，雖然复 =乾例亦可以使用。此第二步驟裝置係包括：取消裝置八 3 、一快速哈達馬德轉換（FHT) 33、一相位預測裝置 =、一去旋裝置34、一累加裝置36、以及一決定裝置39。此主要同步數值（PSC)之位置係由此第一步驟處理 f 12決定，此第二步驟處理器14只需要自此第一步驟處理益1 2之最大位置輸入中搜尋次要同步數碼（ssc )。在此步驟中，此使用者設備（UE)係標識此數碼群組及關連最大位置基地台之時間偏移t〇ffset。此第二步驟處理器丨4亦決定兩訊框交插周期之訊框索引數目、且其係決定此時槽索 =(K或κ +8 )。如熟習此技藝者所瞭解，在此步驟中9決、定之時間偏移tcffset係允許此使用者設備（ue )與時槽邊界心（1 ) ^Ci ( i ) *z ( i )同步。此調整輸入信號及此主要同步數瑪（PSC )位置係輸入至此相關裝置3丨。、此相關裝，31，其耦合至此快速哈達馬德轉換（FHT ) 33及此取^ 裝置1 8，係相關此接收輸入信號及主要同步數碼（psc ) 位置之長度二百五十六晶片數碼，藉以得到十六個相關數值。此數碼CR係經由第一次要同步數碼（SSC ) C1及一遮罩序列Z之逐一晶片相乘以得到。此係表示如下：

第16頁 1276316

255等式五、發明說明（9) cr ( i ) = c! ( i ) * z 到此十六個複歎相關數值(κ)係利用上述翁此相關數值RC ( K )係利用下列等數瑪以得 rc (k , η ) =! cr (16k + i ) R (t ^ 件到： k=l，... ,15 ；n=0 . ...，N } X (t-+16k+i >n)，其中，tcp係由第-步驟處理器12所碍（PSC)位置’且N係用於平均之最大數 (PSCH )時槽。戈N步通道

、在此相關裝置31輸出所取得之相關數值係施加速哈達馬德轉換（FHT ) 33。此快速哈達馬德轉換（fht )、 =係耦合炱此相關裝置及一去旋裝置34，藉以取得十六個複數相關數值，其對應於十六個次要同步數碼（SSc)及接收信號之相關性。亦即： rf(k，n) =FHT{rc(k，n) }

Sck(i)z(i)Rx(tcp+i，n)，k = 〕，···，15 ; η = Ο，…，n 等式（3 )

如熟習此技藝者所瞭解，計算Rc ( K )的快速哈達馬德 ^換（FHT )係等於未遮罩次要同步數碼（SSC )及接收信就之相關性。此係因為十六個次要同步數碼（SSC )之結鼻而成為 < 能。睛注意，一第一例信號係使用六個次要同步數崎（SSC )，而一第二例信號係使用十二個次要同步 1276316

數碼（SSC)。四個次要同步數碼（ssc)係未加使用。此相位預測裝置37係接收調整晶片取樣接收信號，以及來自此第一步驟處理器12之主要同步數碼（psc )位置。此第一步驟階層式高萊相關裝置（HGC )在此主要同步數碼（PSC )位置之輸出係對應於此主要同步數碼 (PSC)、與此主要同步數碼（psc)位置所接收信號之相關性。此複數相關數值係此相位預測裝置37之輸入。在此相位預測裝置37中，此複數相關數值係加以正規化並取其正

軛。此相位預測係此等次要同步數碼（ssc )之去旋所必須。 F

此去％農置3 4 ’其_合於此相位預測裝置3 7及此快速哈達馬德轉換（FHT) 33，係由此快速哈達馬德轉換、 (FHT) 33接收十六個次要同步數值（ssc)及由此相位 ‘轉$ ( FHT ) 33之輸出去旋。此去旋相位係此主要同步 f碼（PSC)之相纟。此複數相關數值係與此相位複數相此舌疑相關數值隨即係轉送至此裝置36係輕合至此去旋裝置34及此第此去旋相關數值係根據等式（4)，連利例）或四（第二例）之一周期相加^欠：利用一（第 ra 1 ( k，n ) mod L )) 驟決定裝置3 9 ral (k，η -1 ) +rd (k，n ) d ( 1 (n K n N L等式（4

第18頁 1276316 五、發明說明（11) 孫心丄1 係最卢數目重覆以取得一可靠之信號數值，κ 係-入要同步數碼（SSC )所使用之數目（第— 六，且第二例之κ等於12 )，且L #主| π半、s/ 、夕闽如,雄糸主要同步通道（PSCH ) 之周期（第一例之L等於二，且第二例之L等於四）。此 =關數值係啟始設定為零。此等決定變數係根據次要同步數碼（SSC )傳輸圖案，由此等相關數值以形成。

在=累加裝置36中取得之決定變數係轉送至此決定裝。第一例係具有六十四個決定變數、三十二個數碼群組、及兩個訊框索引。第二例係具有一百二十八個決定變數、二十二個數碼群組、兩個索引、及兩個時槽（κ或κ + Μ 。此決定裝置39係依序比較所有決定變數（一個接一個地）、。此方法係足夠效率，因為決定變數之數目並不大且此方法可以不需要高複雜度地實施。最大決定變數所屬之傳輸圖案係指示第一例及第二例之數碼群組數目、及第二例之主要同步通道（PSCH )時槽索引。此時間偏移tQffset、擾頻數碼群組數目、次要同步數碼 j ssc)、及主要同步數碼（psc)位置隨即係轉送至此第二步驟處理器1 6。此第三步驟處理器1 6，其耦合至此第二步，處理器14 ’係取得中間文字（mideamble )及此使用者’又備（UE )使用之主要擾頻數碼。此第二步驟處理器i 4 所抓取之數碼群組數目係關連於四個胞元參數。因此，此數碼群组數目之識別係用來識別此胞元所使用之中間文字 f midamble )。關連於此數碼群組之四個胞元參數係經由第一表所繪示之系統訊框數目（SF N )以進行循環。

第19頁 1276316 五、發明說明（12) 第一表數碼群組 =1，…，32 第六圖係介紹第= 圖係介紹一種第三步；二驟處理器16之一範圍。雖然第六理器亦可以應用。此：處：器’但任何類型之第三步驟處置41、一累加裝置4第二^驟處理器16係包括：一相關裝自此第二步驟處理考ηί —決定裝置43。此相關裝置41係及自此第-步驟處理到此：碼群組及訊框索引、置。一周期性韻外ί 到此主要同步數碼（psc)位入至此相關r晉二小Pws及多重路徑視窗大小mpWS亦輸 • 、 1。此輸入信號I係與四個中間文字 (midamble)相關，其係關連於此相關裝置41之數碼群組。此相關動作係執行於P — CCPCH上之WS3計算候選中間文子（mid^mble)位置，其係由此數碼群組之偏移時間 tof fset、周期視窗大小pws、及多重視窗大小mpws以決定；其中，WS3係等於pWS+2mpWS。基本中間文字（m i damb 1 e ) ·數碼係隨系統訊框數目 (SFN )雙態觸變（奇數/偶數）。若此系統訊框數目

1276316

• I 五、發明說明（13) (SFN )係偶數，則此相關裝置4丨係就基本中間文字 (midamble )數碼進行相關。若此系統訊框數目（SFN ) 係可數’則此相關裝置41係就循環中間文字（丨心心1 e ) 數碼進行相關。舉例來說，在數碼群組為零之例子中，此相關裝置41係就偶數系統訊框數目（SFN )上之中間文字 (midambU)數碼〇，1，2，3進行相關，且此相關裝置41 係就奇數系統訊框數目（SFN )上之中間文字 (midamble )數碼1，〇，3，2 i隹仏知郎 ^ ^ ^ ^ ^ Z進仃相關0應該注意的是，胞=搜哥方法並不知道此系統訊框數目（sfn 宜係根據此第二步驟處理器14所找到之訊框〃道此系統訊框數目（SFN )係偶數的戋奇、 ^ 此相關裝置41係計算4 *WS3個相關敌的。 ^ 係允許此相關裝置41找到最大相關性。:：。此周期視面目的係調整此主要同步通道（psCH $夕重路徑視窗之之最大數量。這個步驟係必要的，若以包括多重路徑非是第一重大多重路徑元件。攱強多重路徑元件並應相關數值之大小量

第21頁此相關裝置41所輪出之相關數值 42 ’其係搞合於此相關裝置41及此決^ t适至此累加裝置置42係累加-特定數目N3訊框之相關ς置43。此累加裝是，此啟始胞元搜尋並不知道訊框邊^值。應該注意的儿搜尋通常於晶片位置中使用三萬八^，是以，此啟始胞 ⑵6_0曰曰曰片*15日夺槽）。此累加裝置四百個晶片之方塊 (表不此相關數值）實數部分及虛數’、错由相加此複數形成此等決定變數。—決定變數係=刀之絕對值，藉以 1276316 五、發明說明（14) 測。為具有更可靠的決定， a ▲ 次，其中，N3係-可靠作垆）變數係可以累加N3 覆數目。罪、旒雜汛比（SNR)位準之最大重利用此累加裝置4?吝座4、_L & 置43。此決定裝置43 i = ; = 轉送至此決定裝單依序比較而決定最大;此累/:裝置42 ’係藉由簡於胞元所使用之基本中:d Μ大決定變數係對應、门文予（midamble )。與識別中間 ^子（midamble)關連之此擾頻數碼數目係此胞元之擾頻

^碼1擾頻數碼隨即係為此使_者設備（uE)應用於播通道處理。〃

啟始胞元搜尋系統之流.程圖係介紹於第七圖。此使用者設備（UE)係接收共用下行鍊路通道上之輸入信號（步驟601)。此第一步驟處理器12係偵測此主要同步數碼 /PSC )之位置，其關連於最強之基地台（步驟6〇2 )。此第步驟處理器12係轉送此主要同步數碼（p s c )至此取消裝置18 (步驟603 )。此取消裝置18隨即係由此輸入信號I中減去此第一步驟處理器12所偵測之主要同步數碼 (PSC )(步驟6 04 )、並轉送此調整信號至此第二步驟處理器14 (步驟6 0 5 )。使用來自此取消装置1 8之調整輸入信號及來自此第一步驟處理器1 2之主要同步數碼 (PSC )，此第二步驟處理器1 4係抓取此等次要同步數碼 (SSC )、並決定與最強基地台關連之時間偏移t〇f f set及數碼群組數目（步驟6 〇 7 )。此數碼群組數目隨即係轉送至此第三步驟處理器16 (步驟608 )，並由此抓取中間文

第22頁 1276316 五、發明說明（15) 字（midamble)及主要擾頻數瑪（步驟6〇9)。此等數碼隨即係為此使用者設備（UE)，藉以與此基地步驟610 ) 。 n y κ y 由於此啟始胞元搜尋之第二步驟係最弱的，由輸入此第二步驟處理器14之信號中取消此主要同步數碼（psc) 係提供一較清潔信號、並導致此等次要同步數碼（ssc ) =間之一較佳預測。這會導致一更精確之時槽偏移及數碼組數目決定。最終，此程序係減少使用者設備之錯誤偵測數目。第八圖係介紹一第二實施例。類似於第一圖之系统，，第二實施例之系統係應用一取消裝置182以在第三步處理器16處理前、由輪入信號！中減去主 . 及次要同步數碼⑽）。第二步驟/不數^收一 =要同步數碼（PSC)移除之輸入信號’相反地， 2 J理之調整輸入信號係能夠更精二基地台之中間文字及數碼群組。仴州取、、肖^圖。係介紹一第三實施例。此第三實施例係應用此 1波置181及182以改良此啟始胞元搜尋系統1〇之精確 ς此取消裝置181係在此第二步驟處理器“處理前、 Ϊΐϊ號中之㈣位置中移除主要同步數碼（PSC)。此步數碼（SSC)。免里刚移除-人要同

第23頁 1276316 圖式簡單說明第一圖係一無線通信系統之一介紹。第二圖A及第二圖B分別係第一例及第二例主要同步通道（PSCH )之介紹。第三圖係在一主要同步通道（PSCH )中峰值之介紹。第四圖係本發明啟始胞元搜尋系統之一方塊圖。第五圖係一第二步驟處理器之一範例方塊圖。第六圖係一第三步驟處理器之一範例方塊圖。第七圖係本發明啟始胞元搜尋系統之一流程圖。

第八圖係此啟始胞元搜尋系統之一第二實施例之一方塊圖。 •第九圖係此啟始胞元搜尋系統之一第三實施例之一方塊圖。元件符號說明 2、〜2n ••基地台 6、〜6n :胞元 4、l〜4n :使用者設備（UE ) 1 0 :啟始胞元搜尋系統

12 第一步驟處理器 14 第二步驟處理器 16 第三步驟處理器 18、1、1 82、31 :取消裝置 21 階層式高萊相關裝置 (HGC ) 2 2 主要同步數碼（PSC ) 決定裝置 24 雜訊預測裝置 1276316 • « 圖式簡單說明 2 6广2 62 :峰值 33 :快速哈達馬德轉換（FHT ) 34 :去旋裝置 36、42 :累加裝置 3 7 :相位預測裝置 39、43 ·•決定裝置 41 :相關裝置

第25頁

Claims

1276316 六、申請專利範圍 1 · 一種使用者設備（User Equipment，UE)，用以執行在一無線通信系統中初始胞元檢索；該無線通信系統包括：複數個基地台’各該基地台係在一系統訊框内之一不同時間，結合一基地台特定之次要同步數碼（Sec〇ndary Synchronization Code，SSC)以傳送一主要同步通道中之一共用主要同步數碼（Primary Synchronization Code， PSC)，該使用者設備（UE)係接收一來自至少一該基地台之輸入#號，該輸入信號係包含該主要同步數碼（P% )與次要同步數碼（SSC); ” 該使用者設備（UE )係包含：一第一處理器，用以偵測在一選擇之時框内所接收之主要同步數碼（PSC)，決定對應於在該框内所偵測之最大主要同V，碼（p S C )之位置，並產生一輸出複合關聯值； H ’^減去在該框内最大主要同步數碼 U/n之上要同步數碼(PSC)值.，以加強在該位置中，對该—人要同步數碼（SSC)之偵測；一第二處理器，筏你合，用以決定該胞元!第一處理器及該取消裝置耦 g 1晚擾頻數碼群組數目及一框時間偏移值，該時間偏移值係 T IJ m 與該胞元基地台間之定位一用於該使用者設備（UE) 口間之同步化的框邊界；以及一第二處理器，後胞元之擾頻數碼。與該第二處理器耦合，帛以決定該 2·如申請專利範圍第丨該取消裝置係利用—摄述之使用者設備（UE )，其中，優取消法自該輸入信號中減去該主

1276316 六、申請專利範圍要同步數碼（PSC)。 3·如申明專利範圍第1項所述之使用者設備（^^),其中，二處理器係包含-關聯器，用以關聯該輸入信號與該最大主要同步數碼（PSC)位置上之一數碼序列。 4 · 士申％專利範圍第3項所述之使用者設備（)，其中，第地里器更包含一快速哈達馬德轉換（past Hadamard Tran^f^rm，FHT)裝置，用以決定一組付個複合關聯值，該 N個複。關聯值係分別對應於^個次要同步數碼（n ssCs)與該輸入信號之關聯，其中，N為一大於丨之整數。 5 · ί申=專利範圍第4項所述之使用者設備（UE )，其中，該第二處理器更包含：二相位預测裝置，用以進行來自該第一處理器的該複合關％值之相位預測；以及 ^ W ^ 1 ’用以對經該相位預測之該組Ν個複合關聯值進行去旋動作。 6· 士:申：專利$&園第5項所述之使用者設備cUE)，其中，該第二處理器更包含：一累加裝朁 ’、、农夏’用以在一預定週期中連貫累加經去旋之讜組N個複合關聯值一預定重複數目，產生一組決定變數；以及一·沒3L 番_ 、衣夏’用以選擇一最大決定變數，藉此該胞元之擾頻數碼群組數目及該框時間偏移值被決定。 7.如申清專利範圍第5項所述之者設備（UE)，其中，該第三處理器更包含：

第27頁