TWI239091B - Semiconductor device package - Google Patents

Semiconductor device package Download PDF

Info

Publication number
TWI239091B
TWI239091B TW092127435A TW92127435A TWI239091B TW I239091 B TWI239091 B TW I239091B TW 092127435 A TW092127435 A TW 092127435A TW 92127435 A TW92127435 A TW 92127435A TW I239091 B TWI239091 B TW I239091B
Authority
TW
Taiwan
Prior art keywords
conductive
item
circuit board
patent application
scope
Prior art date
Application number
TW092127435A
Other languages
English (en)
Other versions
TW200414481A (en
Inventor
Martin Standing
Original Assignee
Int Rectifier Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Int Rectifier Corp filed Critical Int Rectifier Corp
Publication of TW200414481A publication Critical patent/TW200414481A/zh
Application granted granted Critical
Publication of TWI239091B publication Critical patent/TWI239091B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73221Strap and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

1239091 玖、發明說明: 1:發明所屬之技術領域3 發明領域 [0001] 本申請案係以於2002年10月4日提出申請之名稱 5 為’’Multiple Phase Inverter Modules for High Density Power Applications”的美國暫時申請案第60/416,503號案、於2002 年10月8曰提出申請之名稱為”]Multiple Phase Inverter Modules For High Density High Power Applications”的美國 暫時申請案第60/417,217號案及於2003年2月11日提出申請 10 之名稱為"Intelligent Multiphase Modules”的美國暫時申請 案第60/446,758號案為基礎並且主張它們的優先權利益。 L· «tT Ji 發明背景 [0002】 為了把一半導體組件整合到一電子電路内,該組 15件必須被封裝。第1圖顯示一種典型之多晶片封裝體5的橫 截面,該封裝體5包括基板6、半導體組件7、和模鑄殼體8。 應要注意的是,半導體組件係藉由像導線9A而在某些情況 中藉由導電夾子,例如,9B般的連接器來在該封裝體内部 相互連接並且連接到外部連接器(圖中未示)。 20 [_3] ·該等連接n增加該封裝體的整體電阻和電感,並 且引致像瞬時擾動(ringing)般之不希望的影響。 [_4] #者,如果該封裝體包含熱產生組件的話,在像 封裝體5般的習知封裝體中,一散熱器(圖中未示)會被熱連 接到基板6來消散難生的熱。該散熱器的尺寸係典型地端 1239091 視所產生之熱的量而定。因此,大量的熱會需要較大的散 熱器。因此,熱產生對封裝體的尺寸係有影響。 I:發明内容3 發明概要 5 [0005] 本發明之目的是為提供一種供一半導體元件或 數個半導體元件用的封裝體。 [0006] 本發明之半導體封裝體包括一第一電路板、一第 二電路板、及至少一個設置在該兩個電路板之間的半導體 元件。在本發明的較佳實施例中,該等電路板是熱導電變 10 化,像絕緣金屬基板或雙黏接銅般。當熱導電電路板被使 用時,雙側冷卻會被達成。結果,散熱係會平分在兩個表 面而取代習知解決方式以一個大散熱器從一個表面散熱, 兩個較小的散熱器會被使用,藉此縮減該封裝體的整體尺 寸。 15 [0007] 根據本發明之一特徵,該等電路板中之至少一者 包括供外部連接到其他組件用的外部連接器。每個連接器 是為在該電路板上之導電軌道的一部份,其亦包括至少一 個電氣地連接至該至少一個半導體元件之電氣觸點的導電 焊墊。 20 [0008] 根據本發明的另一實施例,一半導體封裝體可以 包括數個在該封裝體内部相互連接來形成一個或數個電路 的半導體元件。例如,本發明的封裝體可以包括數個用於 形成半橋或轉換器電路的電力切換元件。 [0009] 透過實驗,業已確定的是,在本發明之封裝體内 1239091 的半導體晶元在其之電氣觸點比在習知封裝體内的晶元少 26%的熱電阻。亦被發現的是,在本發明之封裝體内的晶 元比在習知封裝體内的晶元係在一個較低的溫度下運作。 實驗顯示,例如,在相同的負載條件下,在本發明之封裝 5 體内之電路板之外表面測量的穩定狀態溫度是為7 5 °C而在 相似之位置習知封裝體的溫度是為82°C。 [0010] 本發明之其他特徵和優點將會由於後面本發明 之配合該等附圖的說明而變得清楚明白。 圖式簡單說明 10 [0011] 第1圖顯示一習知半導體封裝體的橫截面圖; [0012] 第2圖顯示本發明之第一實施例之半導體封裝體 的頂視平面圖; [0013] 第3圖顯示被置於本發明之第一實施例之封裝體 之内之組件的電路圖; 15 [0014] 第4圖顯示在本發明之封裝體内所使用之電路板 的頂視平面圖; [0015】 第5圖顯示在本發明之封裝體内所使用之另一電 路板的頂視平面圖, [0016] 第6圖顯示由第4圖所示之電路板的頂視平面 20 圖,其包括數個半導體切換元件; [0017] 第7圖顯示本發明之封裝體之沿著第2圖中之線 7-7在前頭之方向觀看的橫截面圖, [0018] 第8圖顯示本發明之封裝體的側視圖,一散熱器 係安裝在該封裝體的一側上; 1239091 [0019] 第9A-9D圖描繪本發明之封裝體之製作所採用 的處理步驟; [0020] 第10圖顯示本發明之第二實施例之封裝體的頂 視平面圖; 5 [0021] 第11圖顯示本發明之第三實施例之封裝體的頂 視平面圖; [0022] 第12圖顯示與一電路板整合在一起之本發明之 第三實施例的封裝體; [0023] 第13圖顯示適於與本發明之第一實施例之封裝 10 體整合在一起之電路板的頂視平面圖; [0024] 第14圖顯示一與本發明之第一實施例之封裝體 整合在一起之電路的側視圖; [0025] 第15圖顯示一與一電路板整合在一起之馬達的 側視圖,該電路板包括本發明之整合封裝體; 15 [0026] 第16圖顯示一個三相降壓轉換器的電路圖;及 [0027] 第17圖描繪本發明之第四實施例的封裝體。 I:實施方式3 較佳實施例之詳細說明 [0028] 請參閱第2圖所示,本發明之第一實施例的半導 20 .體封裝體10包括第一電路板12,和組裝在第一電路板12之 上的第二電路板14。根據本發明之一特徵,電路板12,14係 有像絕緣金屬基板(IMS),或者雙層黏接銅(DBC)的熱傳導 變化性。該等電路板包括一熱傳導,但電氣絕緣的本體, 其能夠具有導電圖案形成於其之至少一個表面上。在本發 1239091 明的弟—實施例中,第—電路板12包括數個外部連接哭 16丄該等外部連㈣16_為到該等被置於第—電路板^ ^第—包路板14之間之凡件的輸人與輸出連接器,如將於 梢後作說明。 5 [〇〇29】接者請參閱第3圖所示,本發明之第一實施例的 半^體封裝體10包括數個:Π力率M〇SFET Tl,T2,T3,n,T6, 其係相互連接來形成三個各用於驅動一個三相馬達之一對 應之相之平彳于連接的半橋電路。 [0030】如眾所周知,每個半橋電路包括一個高壓 10 MOSFET Τ3,和一個低壓 M〇SFET 丁4,丁5,丁6。當功率 MOSFET被使用來形成半橋電路時,該高壓乂〇317]£丁,例 如’乃’的源極接點係串聯地連接至該低壓mqsfeT,例 如,I,的汲極接點,而該高壓M0SFE1^^汲極接點係連 接到該輸入電力V+且該低壓MOSFET的源極接點係連接到 15 接地點G。請參閱第3圖所示,在本發明的第一實施例中, MOSFET T3與MOSFET T4 —起形成一半橋電路,MOSFET 丁2與MOSFET 丁5—起形成一半橋電路,而MOSFET几與 MOSFET Τ6—起形成一半橋電路。如眾所周知,每個半橋 電路A,B,C的輸出係取自其之高壓MOSFET至其之對應之 20 低壓MOSFET的連接點,如由第3圖所示。為了運作每個 MOSFET Τι,Τ2,Τ3,Τ4,Τ5,Τ6,一閘極訊號係由一控制電路(圖 中未示)經由一對應的閘極接點〇1,〇2,〇3,〇4,〇5,〇6來發送。 應要了解的是,本發明不受限於由第3圖所示的電路,與其 他元件一起形成的其他電路係可以根據本發明的原理來被 1239091 封裝。 [0031] 根據本發明之一特徵,一電路,像由第3圖所示 的一者,係在沒有使用打線或其類似下被實現。特別地, 現在請參閱第4圖所示,第一電路板12包括數個分別用於接 5 收高壓MOSFET之源極接點的源極導電焊墊 18丁1,18τ2,18τ3 ’和數個分別用於接收低壓MOSFET 丁6,丁5,丁4 之 >及極接點的没極導電焊塾2〇τ6,2〇τ5,2〇τ4。每個導電焊塾 是為一個在一導電執道上,經由一個在一形成於該導電軌 道上之防焊層中之開孔曝露的區域。該導電執道本身係被 10 置於一電路板12,14的熱傳導本體上。特別地,每個導電執 道是為一導電材料層,像銅或鋁般,其係被定以圖案成一 合意的構形。導電執道係由防焊材料覆蓋,而開孔係形成 於該防焊材料中俾可曝露該等導電軌道的部份以作為導電 焊墊。 15 [0032] 源極導電焊墊18T1係經由在電路板12上的導電 執跡22來電氣地連到導電焊墊20T6,而然後係經由在電路板 12上的另一導電執跡22來連接到外部連接器16A。每個導電 執跡22本質上是為該把導電焊墊電氣地連接在一起或者連 接到一外部接點之導電軌道的一部份。特別地,例如,如 20 將會被顯不’源極導電焊塾18τ 1、>及極導電焊塾2〇τ2、和軌 跡22、及外部連接器16八形成一個提供由MOSFET Τ1和Τ6 所形成之半橋電路之輸出接點的導電軌道。 [0033] 現在繼續該第一實施例的描述,導電焊墊18丁2和 18τ3係類似地連接到導電焊墊2015和20Τ4而然後以相似的形 10 1239091 式連接到外部連技# t r <
受σσ 16B和16C。結果,高壓MOSFET
3、 ’、和接點係電氣地連接到對應之低壓MOSFET 4、 。接點,而然後連接到作用為在沒有使用任何 打線下每料橋電路之輸出接點的外部連接器 5 16a,16b,16c 〇 [0034] 第一雷故4
岭板12亦包括各用於接收高壓M0SFET 10 15 20 3子a之閘極接點的閘極導電焊墊24Τ1,24Τ2,24Τ3。 間極導%卜塾24τι係經由—執跡22來連接至外部連接器 16<31 ’其係、作用為用於接收高壓MQSFET t之閘極訊號的 閘極接點。_地,閘極焊塾〜和⑷係經由軌跡η來分 別連接到輸出連接器16_ 16g3。連接器“係作用如 高壓MOSFETT^T3的閘極接點。 [0035] 現在請參閱第5圖所示。第二電路板邮括用於 接收高壓MQSFET Tl,T2,T3之及極接點的及極導電焊塾 2〇τι,20Τ2,2()Τ3。第二電路板14亦包括互接導電焊塾2^和 28VgQUnd。汲極導電焊墊2〇们,2〇了2,2〇乃係形成於與互連導電 干塾28相同的導電軌跡上。互連焊墊况+係可電氣地連接至 在該第一電路板12上的互連焊墊29v+,經由—軌跡22,該互 連焊墊29v+係可電氣地連接至外部連接器16^。結果,高壓 MOSFET的汲極接點將會電氣地連接到外部連接器丨6▽+。在 本發明的第一實施例中,當第二電路板14被置於第一電路 板12之上日守,外部連接态16V+係作用如到該輸入電力v+的 接點。
[0036] 第二電路板14亦包括用於接收低壓mqsFET 11 1239091 ^,丁5,丁6之閑極接點的閘極導電焊墊24τ4,24τ5,24τ6。每個閘 極$電焊墊24^,24T5,24T6係經由一對應的軌跡22來電氣地 連接到閘極互連焊墊28g4,28g5,28g6。每個閘極互連焊墊 8q4’28g5,28g6然後係連接到在第一電路板12上之對應的閘 極互連焊墊29G4,29G5,29G6,而藉此經由一對應的軌跡22來 電氣地連接到對應的閘極連接器16队16^,16以。 [0037] 亦置於第二電路板14上的是為源極導電焊墊 18t4,18T5,18T6和接地互連焊塾28仰_。源極導電焊墊 18队18TS,1和接地互連焊墊“㈣-係形成在一共用導電 1〇軌迢上而,因此,係電氣地連接在一起。在第二電路板14 上的接地互連焊墊28gmund係連接到在第一電路板12上之對 應的接地互連焊墊29gr()und,該等接地互連焊墊29g_nd係經 由一共用軌跡32來連接到外部接地連接器16gr〇und。結果, 經由外部連接器16g_nd,低壓MOSFET T4,T5,T6的源極接點 15係可連接到一接地接點。 [0038】 現在請參閱第6和7圖所示,每個高壓MOSFET Τι,Τ2,Τ3的源極接點,例如,STi,係電氣地連接到一對應 的源極導電焊墊18ti,18t2,18t3,而每個高壓m〇sfet ThU3的每個閘極接點,例如,GTi,係電氣地連接到一 20對應的閘極導電焊墊24t1,24T2,24T3。而且,每個低壓 MOSFET Τ4,Τ5,Τ6的每個汲極接點,例如,dt6,係電氣地 連接到在第一電路板12上之其之對應的汲極導電焊墊,例 如,20^。在每個情況中的電氣連接係由一層像焊錫或導電 環氧樹脂般的導電黏著物33達成。應要注意的是,每個 12 1239091 mosfet的源極接點和間極接點係經由—個用於防止焊錫 (或者任何其他的導電黏著物)使問極接點與源極接點短路 的防焊層19(在第6圖中由相交線所示)曝露。 []見在明特別苓閱第7圖所示,第二電路板14係被 、政”第屯路板12相對以致於每個高壓MOSFET Tl,丁2,丁3的汲極接點,例如,DTi,係經由一層導電黏著物 33來電氣地連接到在第二電路板丨让之其之對應的沒極導 電焊墊’例如,20T1。同樣地,每個低壓M〇SFETT4,u 的源極接點’例如,%,係經由一層導電黏著物%來電氣 10地連接至在第二電路板14上之其之對應的源極導電焊塾, 例如,18丁6,而每個低壓_則丁丁4,丁5,丁6的閘極接點,例 如,GT6,係經由一層導電黏著物%來電氣地連接到其之對 應的閘極導電焊塾,例如,24T6。 [0040】亦在第7圖中所示的是為把在第一電路板12上之 15接地&電¥墊Aground電氣地連接到在第二電路板14上之接 地導電焊墊28gmund&互連物35。互連物35係經由一層導電 黏著物33來連接到每個導電焊墊。互連物35可以是任何的 導電物體,像銅塊般。 [0041] 第7圖顯示低壓MOSFET T6、高壓MOSFET 丁丨和 20互連物35係連接在第一電路板12與第二電路板14之間。餘 下的高壓M0SFET 丁2,丁3和低壓MOSFET Τ4,Τ5係以與高壓 M0SFET乃和低壓MOSFET Τ6之形式相同的形式來被連 接。再者,互連物係被用來以與如上所述之互連物35相同 的形式來把内部閘極導電焊塾28(}4,28(}5,28〇6連接到内部導 13 1239091 笔太干塾29G4,29G5,29G6 ’及内部導電焊塾28v+到導電焊墊 29v+。 [0042] 現在請參閱第8圖所示,一旦第二電路板μ被組 裝於第一電路板12之上,一環氧樹脂充填材料37係被設置 5 於在第—電路板12與第二電路板14之間的空間内。環氧樹 脂充填材料37的用途是為保護MOSFET免受像濕氣般的環 境狀態影響。如由第8圖所示,一散熱器40可以被熱連接到 第一電路板14來幫肋散熱。散熱器40亦可以在沒有脫離本 發明下連接到第一電路板12。 10 1°0431 根據本發明之一特徵,每個電路板12,14可以接 收一散熱器來實現雙層冷卻效果。有利地,由於雙層冷卻, 較小的散熱器係能夠被使用(代替一個大散熱器),藉此縮減 該封裝體的整體尺寸。 [〇0441 現在請參閱第9A至9D圖所示,本發明的半導體 15 封裝體10係依據後面的處理來被製作。首先,焊膏(由斜線 所示)或者一些其他的導電黏著物係被印刷於在第一電路 板12上的導電焊墊上。接著,如由第9B圖所示,高壓 MOSFET HT3和低壓MOSFET 丁4,丁5,丁6係置於在第一電 路板12上之它們之對應的位置。其後,如由第9c圖所示, 20 焊膏(由斜線所示)或一些其他的導電黏著物係被印刷於在 第一電路板14上的導電焊塾上,而且,如由第9D圖所示, 第二電路板14係置於第一電路板之上而然後該整個結構係 被加熱俾致使該焊膏被回焊。其後,環氧樹脂係被設置來 充填在第一電路板丨2與第二電路板14之間的空間。 14 1239091 [0045】根據本發明的較佳實施例,數個第一電路板12 係可以連結在一起來形成一塊大的板而M〇SFET 几,丁2,丁3,丁4,凡,丁6和第二電路板14係可以藉著一個取放機器 來被置放。然後,在環氧樹脂充填材料被施加之後,第一 5電路板12係從該大的板切割來形成個別的封裝體。 [0046】現在凊芩閱第10圖所示,本發明之第二實施例的 封裝體可以包括外部連接器在多於一個側上。 [0047】4參閱第11圖所示,本發明之第三實施例的封裝 體可以包括插塞型外部連接器39,其係適於被接收在,例 10如,另一個電路板中之對應的插座内。該配置的例子係由 第12圖顯示,在其中,本發明之第三實施例的封裝體係被 顯示被組裝到具有用於接收外部連接器39之插座(圖中未 示)的電路板42上。 [0048】現在請苓閱第13圖所示,本發明之第一實施例的 15封奴體可以藉由把外部連接器16電氣地連接到對應的島來 與另一個電路板整合一起。特別地,第13圖顯示具有數個 用於接收本發明之第一實施例之封裝體之外部連接器16之 導電島45的電路板44。第14圖描繪本發明之封裝體1〇到電 路板44上的組裝。電路板44可以包括其他組件47,其可以 20運作地連接到在封裝體1〇之内的組件。組件47可以是為, 例如,用於控制封裝體10中之M〇SFET的電路元件。 [0049] 請參閱第15圖所示,根據本發明之一特徵,一個 包括本發明之封裝體的電路板可以是適於安裝,及被安裝 到一 t置的本體,藉此形成,例如,一個具有一整合控制 15 1239091 機構的裝置。特別地,例如,包含封裝體1Q的電路板料, σ亥封衣體10包括二個半橋電路,可以包括—個用於驅動每 個半橋電路,而且係安裝H相馬達5G之本體上的控 路組件。馬達5⑽每個減後可卩觀作地連接到封 衣體ίο的輸出連接器,藉此形成—個具有_整合驅動電路 組件的馬達封裝體。 [0050]纟發明的封裝體不受限於半橋電路。例如,請參 閱㈣和17圖所示,本發明之第四實施例的封裝體可以被 構築來包括-個三相同步降壓轉換器的功率組件’如由第 1〇 16圖所不。如眾所周知,—同步降壓轉換器包括兩個串聯 地連接的功率切換元件,像功率m〇sfet般,它們中之一 者係被稱為控制M〇SFET 5〇,而另一個係被稱為同步 二OSFET52。而且,如眾所周知,—肖特基(純〇晰)二極 體54係連接在該同#M〇SFET 52的源極與没極之間。—個 15三相同步降壓轉換器本質上是為三個連接在-起的同步降 壓轉換器。 [0051] 4特別參閱第17圖所示,第四實施例的封裝體包 括第電路板12、第二電路板14、控制m〇sfet 5〇、同步 MOSFET 52、和肖特基二極體54。根據本發明,電路板丨^々 2〇包括形成於在每個電路板上之導電執道30之選擇區域上之 ,例如,肖特基二極體54和]^〇81^丁5〇,52之電氣接點 電氣連接用的導電焊塾5卜以及用於接收供在封裝體之内 之兀件之内部連接用之互連物56的導電焊墊。與第一實施 例類似,該第四實施例的封裝體可以藉由首先如早前所述 16 1239091 把功率組件置於第一電路板12上、把焊膏(或一些其他的導 電黏著物)印刷於第二電路板14的導電焊墊上、把第二電路 板14置於第一電路板12之上而然後回焊該焊膏來被製作。 其後,在電路板12,14之間的空間係能夠以環氧樹脂37充 5 填。 [0052] 雖然本發明業已配合其之特定實施例作描述,很 多其他的變化和改變以及其他的使用對於熟知此項技術的 人仕來說會變得清楚了解。因此,最好的是,本發明不是 由在此中之特別的詳細說明限制,而是僅由後附的申請專 10 利範圍限制。 I:圖式簡單說明】 第1圖顯示一習知半導體封裝體的橫截面圖; 第2圖顯示本發明之第一實施例之半導體封裝體的頂 視平面圖, 15 第3圖顯示被置於本發明之第一實施例之封裝體之内 之組件的電路圖; 第4圖顯示在本發明之封裝體内所使用之電路板的頂 視平面圖, 第5圖顯示在本發明之封裝體内所使用之另一電路板 20 的頂視平面圖; 第6圖顯示由第4圖所示之電路板的頂視平面圖,其包 括數個半導體切換元件; 第7圖顯示本發明之封裝體之沿著第2圖中之線7 - 7在 箭頭之方向觀看的橫截面圖; 17 1239091 第8圖顯示本發明之封裝體的側視圖,一散熱器係安裝 在該封裝體的一側上; 第9A-9D圖描繪本發明之封裝體之製作所採用的處理 步驟; 5 第10圖顯示本發明之第二實施例之封裝體的頂視平面 圖; 第11圖顯示本發明之第三實施例之封裝體的頂視平面 圖; 第12圖顯示與一電路板整合在一起之本發明之第三實 10 施例的封裝體; 第13圖顯示適於與本發明之第一實施例之封裝體整合 在一起之電路板的頂視平面圖, 第14圖顯示一與本發明之第一實施例之封裝體整合在 一起之電路的側視圖; 15 第15圖顯示一與一電路板整合在一起之馬達的側視 圖,該電路板包括本發明之整合封裝體; 第16圖顯示一個三相降壓轉換器的電路圖;及 第17圖描繪本發明之第四實施例的封裝體。 【圖式之主要元件代表符號表】 5 封裝體 6 基板 7 半導體組件 8 模鑄殼體 9A 導線 9B 導電夾子 10 半導體封裝體 12 第一電路板 14 第二電路板 16 外部連接器 18 1239091 T丨 功率MOSFET 丁2 功率MOSFET Τ3 功率MOSFET 丁4 功率MOSFET Τ5 功率MOSFET τ6 功率MOSFET V+ 輸入電壓 G 接地點 A 半橋電路 Β 半橋電路 C 半橋電路 Gi 閘極接點 G2 閘極接點 g3 閘極接點 g4 閘極接點 g5 閘極接點 g6 閘極接點 18丁1 源極導電焊墊 1 8x2 源極導電焊墊 18丁3 源極導電焊墊 2〇t6 >及極導電焊塾 2〇τ5 汲極導電焊墊 2〇t4 >及極導電焊塾 16α 外部連接器 16b 外部連接器 16c 外部連接器 24T1 閘極導電焊墊 24Τ2 閘極導電焊墊 24T3 閘極導電焊墊 16。丨 輸出連接器 16〇2 輸出連接器 16g3 輸出連接器 2〇n >及極導電焊塾 20j2 汲極導電焊墊 2〇t3 >及極導電焊塾 28y+ 互接導電焊墊 28ygr〇unc i互接導電焊墊 16v+ 外部連接器 29v+ 互連焊墊 24T4 閘極導電焊墊 24χ5 閘極導電焊墊 24T6 閘極導電焊墊 28〇4 閘極互連焊墊 28G5 閘極互連焊墊 28〇6 閘極互連焊墊 29〇4 閘極互連焊墊 29G5 閘極互連焊墊 29G6 閘極互連焊塾 19 1239091 16G4 閘極連接器 16〇5 閘極連接器 16g6 閘極連接器 18丁4 源極導電焊墊 18T5 源極導電焊墊 18x6 源極導電焊墊 29gr〇Lmd 接地互連焊墊 32 共用軌跡 16grouncj 外部接地連接器 ST! 源極接點 GT! 閘極接點 dt6 汲極接點 33 導電黏者物 19 防焊層 35 互連物 37 環氧樹脂充填材料 40 散熱器 42 電路板 39 外部連接器 44 電路板 45 導電島 47 組件 50 馬達 52 同步MOSFET 50 控制MOSFET 54 肖特基二極體 56 互連物 30 導電軌道 51 導電焊墊 20

Claims (1)

1239091 拾、申請專利範圍: 1. 一種半導體封裝體,包含: 一第一電路板,該第一電路板包括至少一個置於其之 一主表面上的導電焊墊; 5 一第二電路板,該第二電路板包括至少一個在其之一 主表面上的導電焊墊; 一半導體晶元,該半導體晶元包括一個在其之第一主 表面上的第一電氣接點和一個在其之第二主表面上的第 二電氣接點; 10 其中,該半導體晶元係被設置於在該第一電路板上的 該至少一個導電焊墊與在該第二電路板上的該至少一個 導電焊墊之間,而該第一電氣接點係電氣地連接到在該 第一電路板上的該至少一個導電焊墊而該第二電氣接點 係電氣地連接到在該第二電路板上的該至少一個導電焊 15 墊。 2. 如申請專利範圍第1項所述之半導體封裝體,更包含電氣 地連接到該半導體晶元之第一電氣接點與第二電氣接點 的端子,該等端子係被設置於該等基板中之至少一者上。 3. 如申請專利範圍第1項所述之半導體封裝體,其中,每個 20 電路板是為一絕緣金屬基板。 4. 如申請專利範圍第1項所述之半導體封裝體,其中,該半 導體晶元是為一個包括一控制端的切換功率半導體元 件,該控制端係被設置於該晶元之第一主表面與該晶元 之第二主表面中之一者上而且係電氣地連接到一個在該 21 1239091 其中,該數個功率半導體裝置係被钹k 傳導基板的第一主表面與該第二熱傳導基板的 面之間,其中,該等功率半導體裝置之該等接點 一者係電氣地連接到該數個導電焊墊中之對應之一η 5 且其中,在該熱傳導基板上的該等導電焊墊係互相連‘ 來形成一電路的部份。 12.如申請專利範圍第11項所述之半導體封裝體,更包含經 由該等導電焊墊來連接到該等功率半導體裝置且係被設 置於該等基板中之至少一者上的輸出端。 10 13.如申請專利範圍第11項所述之半導體封裝體,其中,該 熱傳導基板是為絕緣金屬基板。 14. 如申請專利範圍第11項所述之半導體封裝體,其中,該 等功率半導體裝置是為功率MOSFET與IGBT中之一者。 15. 如申請專利範圍第11項所述之半導體封裝體,其中,該等功率半 15 導體裝置係經由一導電黏著物層來連接到該等導電焊墊。 16. 如申請專利範圍第15項所述之半導體封裝體,其中,該 導電黏著物是為焊錫與導電環氧樹脂中之一者。 Π.如申請專利範圍第11項所述之半導體封裝體,其中,該 等功率半導體裝置係連接成半橋結構。 20 18.如申請專利範圍第11項所述之半導體封裝體,其中,該 功率半導體裝置喺被連接來形成數個半橋結構。 19. 如申請專利範圍第η項所述之半導體封裝體,更包含一 個用於控制該等功率半導體裝置之運作的控制裝置。 20. 如申請專利範圍第Π項所述之半導體封裝體,更包含充 23 1239091 填在該第一與第二熱傳導基板之間之空間的環氧樹脂。 21. 如申請專利範圍第11項所述之半導體封裝體,更包含至 少一個與該等熱傳導基板中之一者熱接觸的散熱器。 22. 如申請專利範圍第11項所述之半導體封裝體,更包含一 5 個與該等熱傳導基板中之每一者熱接觸的散熱器。 23. —種用於製造半導體封裝體的方法,包含: 提供一第一電路板,該第一電路板具有至少一個被 設置於其之第一主表面上的導電焊墊; 把導電黏著糊狀物印刷於該導電焊墊上; 10 把一半導體裝置置放於該導電黏著物上; 提供一第二電路板,該第二電路板具有至少一個被 設置於其之第一主表面上的導電焊墊; 把導電黏著糊狀物印刷於在該第二電路板上的導電 焊墊上; 15 把該第二電路板置放於該半導體裝置上以致於在該 第二電路板上的導電黏著物係與該半導體裝置接觸;及 施加熱來回焊該導電黏著物。 24. 如申請專利範圍第23項所述之方法,其中,該導電黏著 物是為焊錫與導電環氧樹脂中之一者。 20 25.如申請專利範圍第23項所述之方法,更包含以環氧樹脂 充填在該等電路板之間的空間。 26. 如申請專利範圍第23項所述之方法,其中,該等電路板 是為絕緣金屬基板。 27. 如申請專利範圍第23項所述之方法,其中,每個置放步 24 1239091 驟係藉著一個取放機器來被執行。 25 1239091 等電路板中之一者上的導電焊墊,及電氣地連接到一個 置於該等電路板中之一者上的端子。 5. 如申請專利範圍第1項所述之半導體封裝體,其中,該半 導體晶元是為一金屬氧化物半導體場效電晶體(MOSFET) 5 與一絕緣閘雙極電晶體(IGBT)中之一者。 6. 如申請專利範圍第1項所述之半導體封裝體,其中,該半 導體晶元的第一電氣接點和第二電氣接點係經由對應的 導電黏著物層來連接到對應的導電焊墊。 7. 如申請專利範圍第6項所述之半導體封裝體,其中,該導 10 電黏著物是為焊錫與導電環氧樹脂中之一者。 8. 如申請專利範圍第1項所述之半導體封裝體,更包含一個 設置在該等電路板之間的壞氧樹脂充填材料。 9. 如申請專利範圍第1項所述之半導體封裝體,更包含一個 設置在該等電路板中之一者上的散熱器。 15 10.如申請專利範圍第1項所述之半導體封裝體,更包含至 少一個被設置於每個電路板上的散熱器。 11.一種半導體封裝體,包含: 一第一熱傳導基板,該第一熱傳導基板包括數個被 設置於其之第一主表面上的導電焊墊; 20 一第二熱傳導基板,該第二熱傳導基板包括數個被 設置於其之第一主表面上的導電焊墊; 數個功率半導體裝置,該等功率半導體裝置各包括 一個在其之第一主表面上的第一電力接點、一第二電力 接點及一在其之第二主表面上的控制接點; 22
TW092127435A 2002-10-04 2003-10-03 Semiconductor device package TWI239091B (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US41650302P 2002-10-04 2002-10-04
US41721702P 2002-10-08 2002-10-08
US44675803P 2003-02-11 2003-02-11

Publications (2)

Publication Number Publication Date
TW200414481A TW200414481A (en) 2004-08-01
TWI239091B true TWI239091B (en) 2005-09-01

Family

ID=37001188

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092127435A TWI239091B (en) 2002-10-04 2003-10-03 Semiconductor device package

Country Status (1)

Country Link
TW (1) TWI239091B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103594449B (zh) * 2013-11-19 2016-01-20 西安永电电气有限责任公司 一种igbt模块的电路板

Also Published As

Publication number Publication date
TW200414481A (en) 2004-08-01

Similar Documents

Publication Publication Date Title
US7045884B2 (en) Semiconductor device package
US10354937B2 (en) Three-dimensional packaging structure and packaging method of power devices
US9355991B2 (en) Integrating multi-output devices having vertically stacked semiconductor chips
US7592688B2 (en) Semiconductor package
US20200083207A1 (en) Method of Manufacturing a Multi-Chip Semiconductor Power Device
CN101512756B (zh) 包括层叠管芯和热沉结构的半导体管芯封装
US9468087B1 (en) Power module with improved cooling and method for making
US20040061221A1 (en) High power MCM package
WO2010147202A1 (ja) 電力変換装置
CN107769520B (zh) 电装置及其制造方法
TW200425828A (en) Multichip module including substrate with an array of interconnect structures
JPWO2015064232A1 (ja) 半導体モジュール
US20210050320A1 (en) Package structure for power device
JP6534677B2 (ja) スタックされたチップ及びインターポーザを備えた部分的に薄化されたリードフレームを有するコンバータ
JP2004221381A (ja) 半導体装置
TWI239091B (en) Semiconductor device package
JP7012453B2 (ja) ブリッジレッグ回路組立品およびフルブリッジ回路組立品
US20210175149A1 (en) Thermally conductive electronic packaging
US10804189B2 (en) Power device package structure
CN110718542B (zh) 功率元件封装结构
KR101754923B1 (ko) 고 전자이동도 트랜지스터 기반 전력 모듈
JP2000243883A (ja) 半導体ダイを実装するためのALN絶縁層を有するアルミニウム外装ALSiC基板
CN113471157A (zh) 在电子部件上方具有夹和连接器的封装体
CN110867421A (zh) 一种集成电路封装结构
JP2004111560A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees