TWI237395B - Method of fabricating thin film transistor array substrate and stacked thin film structure - Google Patents

Description

1237395 五、發明說明（1) 發明所屬之技術領域 · 本發明是有關於一種薄祺電晶體陣列基板（TFT array . substrate)及薄膜疊層結構的製造方法，且特別是有關於 一種可提高製程良率的薄膜電晶體基板及薄膜疊層結 構的製造方法。 先前技術 針對多媒體社會之急速進步，多半受惠於半導體元件 或人機顯示裝置的飛躍性進步。就顯示器而言，陰極射線 管（Cathode Ray Tube, CRT)因具有優異的顯示品質與其 經濟性，一直獨佔近年來的顯示器市場。然而，對於個人 在桌上操作多數終端機/顯示器裝置的環境，或是以環保 鲁 的觀點切入，若以節省能源的潮流加以預測，陰極射線管 因空間利用以及能源消耗上仍存在很多問題，而對於輕、 薄、短、小以及低消耗功率的需求無法有效提供解決之 道。因此，具有高晝質、空間利用效率加、低消耗功率、 無輻射等優越特性之薄膜電晶體液晶顯六器（Th 1 n F 1 1 ra

Transistor Liquid Crystal Display， TFT LCD)已逐漸 成為市場之主流。 一般彩色薄膜電晶體液晶顯示器所使用之顯示面板主 要係由薄膜電晶體陣列基板、彩色濾光陣列基板（Co 1 or filter array subs trate}和液晶層所構成’其中薄膜電 擊 晶體陣列基板是由多個以陣列排列於玻璃基板上之薄膜電 晶體、與薄膜電晶體對應配置之畫素電極（Pixel E 1 e c t r 〇 d e )、掃瞄配線以及資料配線所組成。上述之薄膜

12406twf.ptd 第 7 頁 1237395 多、發明說明（2) 電晶體係包括閘極（Gate)、通道層（Channel )、汲極 (Drain)與源極（Source),而這些薄膜電晶體係用來控制 每一個晝素中液晶分子的作動。 第1 A〜1 C圖繪示為習知一種薄膜電晶體陣列基板之製 造流程的局部剖面示意圖。 請參照第1 A圖’習知薄膜電晶體陣列基板之製造方法 包括下列步驟：首先提供一基板丨0 〇，之後在基板丨〇 〇上形 成一第一金屬層，並且利用微影（Ph〇t〇lith〇graphy)與蝕 刻（Etching)的方式將第一金屬層圖案化以形成一閘極 1 ίο。接著，於基底1〇〇上依序全面性地沈積（Dep〇siti〇n) ~介電層1 2 0與一非晶矽層1 3 ο，以覆蓋住閘極1 1 〇。繼 之’在非晶矽層1 3 0上形成第二金屬層，並且利用微影與 餘刻的方式將第二金屬層圖案化以形成一源極/汲極丨4〇。 之後’在基板1 0 0之上方全面性地形成一保護層丨5 〇，並且 在源極/汲極1 4 0上方之保護層1 5 〇上形成一圖案化光阻層 1 60 〇 接者明參照第1 Β圖’以圖案化光阻層1 6 〇為罩幕，對 保護層1 5 0進行等向性蝕刻，以移除未被圖案化光阻層1 6 〇 覆蓋之保護層1 5 0、非晶矽層1 3 0與介電層1 2 0。但是，在 餘刻保護層1 5 0、非、晶矽層1 3 0與介電層1 2 0時，蝕刻液的 選用常使非晶矽層1 3 0之蝕刻速率大於與介電層1 2 0之蝕刻 速率，所以在蝕刻完非晶矽層1 3 0而繼續蝕刻介電層1 2 0的 同時，非晶矽層1 30會繼續受到蝕刻，並且在區域Α發生底 切現象（Undercut)。

^^twf .ptd 第8頁 1237395 五、發明說明（3) 最後請參照第1 C圖，在基板1 0 0上方形成一畫素電極 1 7 0，晝素電極1 7 0係透過保護層1 5 0之開口與源極/汲極 1 4 0電性連接。但是，上述之底切現象常會使畫素電極1 7 0 在區域A上的階梯覆蓋性（Step coverage)不佳，進而發生 斷裂（Broken)的現象，也因此，影像訊號便無法順利地寫 入畫素電極1 7 0，同時也使得薄膜電晶體陣列基板的製程 良率下降。 發明内容 因此，本發明的目的就是在提供一種薄膜電晶體陣列 基板及薄膜疊層結構的製造方法，適於提高其製程良率。 基於上述目的，本發明提出一種薄膜電晶體陣列基板 的製造方法。此方法係首先在一基板上依序形成一第一圖 案化金屬層、一介電層、一非晶石夕層、一第二圖案化金屬 層及一保護層。其中，第一圖案化金屬層包括多條掃猫配 線及與掃瞄配線相連之多個閘極，而第二圖案化金屬層包 括多條資料配線及與資料配線相連之多個源極/汲極。 接著，在保護層上形成一圖案化光阻層，圖案化光阻 層至少覆蓋於源極/汲極及其周邊區域上方，圖案化光阻 層之部份邊緣具有多個厚度較小之第一薄化區，每一第一 薄化區分別橫跨於源極/汲極其中之一的部分邊緣上方。 之後，以圖案化光阻層為罩幕，移除圖案化光阻層未 覆蓋之保護層、非晶矽層與介電層，並移除第一薄化區下 方之保護層，以形成對應於第一薄化區之多個階梯狀結 構0

12406twf.ptd 第9頁 1237395 五、發明說明（4) 最後，在基板上形成多個畫素電極，每一畫素電極分 別至少覆蓋階梯狀結構其中之一，且分別電性連接至源極 /汲極其中之一。 在本發明之薄膜電晶體陣列基板的製造方法中，形成 圖案化光阻層之方法例如係先在保護層上形成一光阻層。 接著，提供一半調式光罩，並以半調式光罩為罩幕對光阻 層進行正面曝光與顯影。其中，半調式光罩具有透光區 域、半透光區域及非透光區域，且第一薄化區係對應於半 調式光罩之半透光區域。 此外，在本發明之薄膜電晶體陣列基板的製造方法 中，第一圖案化金屬層與第二圖案化金屬層例如皆更包括 多個接合墊。接合墊係分別連接於掃瞄配線與資料配線之 末端，且接合墊上係形成有多個貫孔，貫孔係呈陣列排 列。 而且，本發明之製造方法亦可以下列步驟形成圖案化 光阻層。首先，例如在保護層上形成一光阻層。 接著，例如以第一圖案化金屬層與第二圖案化金屬層 為罩幕，對光阻層進行背面曝光，而曝光之能量係使光阻 層部份曝光。 再者，例如提供一光罩為罩幕對光阻層進行正面曝 光，而曝光之能量係使光阻層部份曝光。在第一薄化區 中，源極/汲極上方之光阻層係於正面曝光時進行曝光， 而第一薄化區之其餘部份的光阻層係於背面曝光時進行曝 光。

12406twf.ptd 第10頁 1237395 五、發明說明（5) 最後’ 寬度係小於 基於上 造方法。此 層 非晶 接著 層之部份邊 於第一圖案 之後， 之保護 層，以 在本發 層之方 接著， 曝光， 再者， 而曝光 案化金 化區之 最後， 此外， 列步驟 光阻層 為罩幕 覆蓋 保護 光阻 背面 光， 一圖 而薄 以下 成一 光罩 對光阻 進行背 述目的 方法係 矽層、 在保護 緣具有 化金屬 以圖案 層、非 形成對 明之薄 法例如 例如以 而曝光 例如提 之能量 屬層上 其餘部 對光阻 在本發 形成圖 。接著 對光阻 ，貫孔間之金屬層的 析度。 種薄膜疊層結構的製 面上依序形成一介電 一第一圖案化金屬層及一保護層。 層上形成一圖案化光阻層，圖案化光阻 區，且薄化區係橫跨 層進行 面曝光 ，本發 首先在 一厚度 層之部 化光阻 晶矽層 應於薄 膜疊層 係先在 第一圖 之能量 供一光 係使光 方之光 份的光 層進行 明之薄 案4匕光 ，例如 層進行 顯影。其中 時之曝光解 明再提出一 一基板之正 較小 分邊 層為 與介 化區 結構 保護 案化 係使 罩為 阻層 阻層 阻層 顯影 膜疊 阻層 提供 正面 之薄化 緣上方 罩幕， 電層， 之 階 的製造 層上形 金屬層 光阻層 罩幕對 部份曝 係於正 係於背 移除圖案化光阻層未 並移除薄化區下方之 梯狀結構。 方法中，形成圖案化 成一光阻層。 為罩幕對光阻層進行 部份曝光。 光阻層進行正面曝 光。在薄化區中，第 面曝光時進行曝光， 面曝光時進行曝光。 層結構的製造方法中，亦可 。首先，例如在保護層上形 一半調式光罩，並以半調式 曝光與顯影。其中，半調式

12406twf.ptd 第11頁 1237395 五、發明說明（6) 光罩具有透光區域、半透光區域及非透光區域，且薄化區 係對應於半調式光罩之半透光區域。 另外，在本發明之薄膜疊層結構的製造方法中，在形 成介電層之前例如更包括形成一第二圖案化金屬層，'且移 除圖案化光阻層未覆蓋之保護層、非晶矽層與介電層後， 係暴露部份第二圖案化金屬層。此外，在移除部份保護 層、非晶矽層與介電層之後，更包括在基板上形成一導體 層，導體層係覆蓋階梯狀結構。 綜上所述，本發明之薄膜電晶體陣列基板及薄膜疊層 結構的製造方法中，保護層係以具有薄化區之圖案化光阻 層為罩幕而進行等向性蝕刻，其中薄化區係橫跨於圖案化 金屬層（例如源極/汲極）的部分邊緣上方。因此」可避免 覆蓋於此區之導體層斷裂，進而提高薄膜電晶體陣列基板 及薄膜疊層結構的製程良率。 為讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂，下文特舉數種實施例，並配合所附圖式，作詳細 說明如下。 實施方式 第2 A〜2 D圖繪示為本發明一實施例之薄膜電晶體陣列 基板的製造流程剖面示意圖。 首先請參照第2 A圖，在一基板2 0 0上依序形成一第一 圖案化金屬層210、一介電層220、一非晶矽層230、一第 二圖案化金屬層2 4 0及一保護層2 5 0。其中，基板2 0 0例如 係一玻璃基板或一透明塑膠基板。第一圖案化金屬層2 1 0

12406twf.ptd 第12頁 1237395 五、發明說明（7) 包括多條掃瞄配線2 1 2及與掃瞄配線2 1 2相連之多個閘極 214。 此外，形成第一圖案化金屬層2 1 0的方法例如係先在 基板2 1 0上形成一第一金屬層，形成此第一金屬層之方法 例如是物理氣相沈積或是化學氣相沈積等方式，而且第一 金屬層之材質可以是組（Ta)、鉻（Cr)、鉬（Mo)、鈦（Ti)或 鋁（A1)等導體材質。接著，在此第一金屬層上形成一第一 光阻層。之後，提供一光罩並以此光罩為罩幕對第一光阻 層進行曝光與顯影，以形成一第一圖案化光阻層。最後， 以此第一圖案化光阻層為罩幕，移除部份第一金屬層以形 成第一圖案化金屬層210。 請繼續參照第2 A圖，介電層2 2 0與非晶矽層2 3 0係全面 性地形成於基板200上，覆蓋住第一圖案化金屬層210。其 中，形成介電層2 2 0之方法例如是電漿加強化學氣相沈積 法（Plasma-Enhanced Chemical Vapor Deposition, PECVD)或是其他沈積方式，介電層22 0之材質例如係氮化 矽（SixNY)、氮氧化矽（SiON)、氧化矽（SiOx)或是其他介電 材質。而形成於閘極2 1 4上之介電層2 2 0係作為一閘極絕緣 層之用。 第二圖案化金屬層2 4 0包括多條資料配線2 4 2及與資料 配線2 42相連之多個源極/汲極2 44。其中，源極/汲極244 係位於閘極2 1 4上方的介電層2 2 0上。 另外，第一圖案化金屬層210與第二圖案化金屬層240 例如皆更包括多個接合墊2 1 6，接合墊2 1 6係分別連接於掃

12406twf.ptd 第13頁 1237395 五、發明說明（8) 瞄配線212與資料配線2 42之末端。接合墊216係於後續用 以與其他元件進行電性連接。 此外，形成第二圖案化金屬層2 4 0的方法例如係先在 非晶矽層230上形成一第二金屬層，形成此第二金屬層之 方法例如是物理氣相沈積或是化學氣相沈積等方式，而且 第二金屬層之材質可以是钽、鉻、鉬、鈦或鋁等導體材 質。接著，在此第二金屬層上形成一第二光阻層。之後， 提供一光罩並以此光罩為罩幕對第二光阻層進行曝光與顯 影，以形成一第二圖案化光阻層。最後，以此第二圖案化 光阻層為罩幕，移除部份第二金屬層以形成第二圖案化金 屬層2 40。 再者，形成非晶矽層2 3 0之後以及形成第二圖案化金 屬層2 4 0之前，例如可形成一歐姆接觸層2 3 2於非晶矽層 230與第二圖案化金屬層240之間，而歐姆接觸層232之材 質例如是經摻雜之非晶矽（n+ a-Si )。 接著，全面性地形成保護層2 5 0於基板2 0 0上，以覆蓋 住非晶矽層2 3 0與第二圖案化金屬層2 4 0。本實施例中，形 成保護層2 5 0之方法例如是以電漿加強化學氣相沈積法或 是其他沈積方式形成一氮化矽層。 第3圖繪示為本、實施例之圖案化光阻層於源極/汲極附 近之分佈示意圖。請共同參照第2 B圖與第3圖，在保護層 2 5 0上形成一圖案化光阻層2 6 0，此圖案化光阻層2 6 0係至 少覆蓋於源極/汲極2 4 4及其周邊區域上方。同時，圖案化 光阻層2 6 0例如覆蓋於接合墊2 1 6之邊緣以及掃瞄配線2 1 2

12406twf.ptd 第14頁 1237395 五、發明說明（9) 上方。上述圖案化光阻層2 6 0之分佈情況係用以舉例說 明，並非用以限制本發明，本實施例中的圖案化光阻層 260亦可以其他的分佈型態分佈於基板200上之適當位置。 圖案化光阻層2 6 0之部份邊緣具有多個厚度較小之第一薄 化區2 6 2，每一個第一薄化區2 6 2分別橫跨於一個源極/沒 極2 44的部分邊緣上方。 接著請同時參照第2B圖與第2c圖，以圖案化光阻層 260為罩幕，移除圖案化光阻層260未覆蓋之保護層250、 非晶矽層230與介電層220，並移除第一薄化區262下方之 保護層2 5 0，以暴露第一薄化區2 6 2下方之源極/汲極2 4 4及 其周邊區域之非晶石夕層230，而分別於第一薄化區262下方 形成多個階梯狀結構S 1。另外，由於圖案化光阻層2 6 0係 覆蓋於接合墊2 1 6之邊緣上方，所以此時接合墊2 1 6的中央 部份亦會暴露於外界。此外，以圖案化光阻層2 6 0為軍幕 而移除各材料層之方法例如係等向性钱刻，且所使用之餘 刻液對非晶石夕層2 3 0之#刻速率通常大於對介電層2 2 〇之钱 刻速率。 最後請參照第2 D圖，在基板2 0 〇上形成多個畫素電極 2 7 0。每一個晝素電極2 70分別覆蓋階一個梯狀結構S1，並 且電性連接至一個源極/汲極2 4 4。此外，晝素電極2 7 〇亦 可覆蓋於部份掃瞄配線212上方之介電層220上，並與其下 方之掃猫=線212以及兩者之間的介電層220共同構成一書 素儲存電谷器結構。而且，形成晝素電極2 7 〇的同時，例 如亦形成一電極材料層2 7 2於接合墊216上，並與接合塾

1237395 五、發明說明（10) 216電性連接。其中，畫素電極270與電極材料層272之材 質例如係銦錫氧化物（Indium Tin Oxide, I TO)或勰錫氧 化物（Strontium Tin Oxide, STO)等透明導電材料。 本發明之薄膜電晶體陣列基板的製造方法中，由於圖 案化光阻層2 6 0具有第一薄化區2 6 2之設計，因此可以在源 極/沒極2 44之邊緣處形成階梯狀結構S1。如此，即使在源 極/沒極2 44之邊緣處的非晶矽層23〇因蝕刻速率的差異而 ^生底切現象，仍不會在源極/汲極2 4 4之邊緣處形成不連 續的垂直壁（如第1B圖之區域A)，因此可避免畫素電極27〇 在此處發生斷裂。 第4圖與第5圖繪示為本發明之薄膜電晶體陣列基板的 ^造=法中’具有薄化區之圖案化光阻層其形成方法 面示查圓 右仅=ί照第4圖’形成圖案化光阻層2 6 0之方法例如係I 在保;蔓！ 2 5 0上形成一光阻層2 6 5。 先 屬層2 40為罩例幕^，以第^圖案化金屬層210與第二圖案化金 量係使光阻層2 65邻$ t f 2 6 5進行背面曝光，而曝光之能 結果心；而曝光能量之確切靡 述。 主最佳值，詳細調整方法在此即不多知 敌 應注意的0 ，W 阻層2 6 0，則若欲以第4圖所示之方法形成圖案化米 域部份設砷忐綠\合塾2丨6的部份應於形成時即將其中奂r “十成鏤空。第6圖繪示為本發明之一種接合：的區

1237395 五、發明說明（11) 上視圖。請同時參照第4圖與第6圖，接合墊2 1 6上例如形 成有多個貫孔2 1 8，貫孔2 1 8係呈陣列排列。此外，貫孔 2 1 8間之金屬層的寬度D係以小於光阻層2 6 5於上述背面曝 光時之解析度者為佳。如此，才能在進行背面曝光時，將 接合墊216之中央區域上方的光阻層265部份曝光，並使接 合墊216之中央區域能在後續製程中暴露出來。當然，第6 圖所示之鏤空圖案僅為舉例說明，並非用以侷限其鏤空圖 案之樣式。 再者，例如提供一光罩Μ 1 0為罩幕對光阻層2 6 5進行正 面曝光，而曝光之能量係使光阻層265部份曝光，其中曝 光能量之碟切值如背面曝光之曝光能量所述。在第一薄化 區262中，源極/汲極244上方之光阻層265係於正面曝光時 進行曝光，而第一薄化區262之其餘部份的光阻層265係於 背面曝光時進行曝光。此外，掃瞄配線2 1 2側邊之非晶矽 層2 3 0與接合墊2 1 6侧邊之非晶矽層2 3 0，例如亦對應於光 罩Μ10之补透光區域。 最後，對光阻層2 6 5進行顯影。 請參照第5圖，形成圖案化光阻層2 6 0之方法並不侷限 於如第4圖所示之方法，亦可採用如下面所述之方法。首 先，例如在保護層2 5 0上形成一光阻層2 6 5。 接著，提供一半調式光罩Μ20，並以半調式光罩Μ20為 罩幕對光I1 且層265進行正面曝光與顯影。其中，第一薄化 區2 6 2係對應於半調式光罩Μ2〇之半透光區域，而第一薄化 區2 6 2考^遠離源極/沒極2 4 4之區域例如係對應於半調式光

12406twf.ptd 第 17 頁 1237395 五、發明說明（12) 罩M20之透光區域。此外，光罩M20之半透光區域例如亦對 應於接合墊2 1 6之側邊附近及掃瞄配線2 1 2。 本發明之薄膜電晶體陣列基板的製造方法中，源極/ 汲極之樣式並不侷限於上述實施例中所示，亦可有其他設 計變化。 第7圖繪示為圖案化光阻層於另一樣式之源極/汲極附 近的分佈示意圖。請參照第7圖，源極/汲極3 4 4例如包括 一第一端子344a與一第二端子344b。第一端子344a係呈T 字形，且跨越閘極3 1 4之兩側。第二端子3 44b係為兩個條 狀端子，分別配置於第一端子3 4 4 a之兩側，同時亦跨越閘 極3 1 4之兩側。此種設計可消除因源極/汲極344與閘極3 1 4 間的對位誤差，所造成薄膜電晶體效能不佳之缺點。而應 用此源極/汲極344之設計於本發明中，其特徵仍在於圖案 化光阻層360至少覆蓋於源極/汲極344及其周邊區域上 方，且圖案化光阻層3 6 0之部份邊緣具有多個厚度較小之 第一薄化區3 6 2，每一個第一薄化區3 6 2分別橫跨於一個源 極/汲極3 44的部分邊緣上方。 第8圖繪示為本發明另一實施例之薄膜電晶體陣列基 板的剖面示意圖。請參照第8圖，此薄膜電晶體陣列基板 之製造方法係與第2 A〜2D圖所示之實施例相似，惟其差異 在於形成第二圖案化金屬層240a時，使其更包括多個電容 電極2 46。電容電極2 4 6位於部份掃瞄配線212上方，且與 掃瞄配線212及兩者之間的介電層220共同構成晝素儲存電 容。同時，在形成圖案化光阻層（圖未示）時，圖案化光阻

12406twf.ptd 第18頁 1237395 五、發明說明（13) 層之部份邊緣更具有多數個厚度較小之第二薄化區，而每 個第二薄化區分別橫跨於一個電容電極246的部分邊緣上 以於電容電極2 4 6之一側形成階梯狀結構3 2。在本實 施例中，製造方法的其餘步驟係與前一實施例相同。所 以’在晝素結構2 7 0覆蓋於階梯狀結構s 2上時，亦可避免 發生斷裂。 承上述’本發明上揭之技術亦可應用於薄膜電晶體陣 列基板上的其他位置，而其應用例舉例說明如下。 第9 A〜9 C圖繪示為本發明一實施例之薄膜疊層結構的 製造流程剖面示意圖。 首先請參照第9A圖，在一基板4〇〇之正面上依序形成 一"電層420、一非晶石夕層43 0、一第一圖案化金屬層440 及一保護層4 5 0。此外，非晶矽層4 3 0與第一圖案化金屬層 4 4 0之間例如形成有一歐姆接觸層4 3 2。 接著，在保護層450上形成一圖案化光阻層460，圖案 化光阻層4 6 ΰ之部份邊緣具有一厚度較小之薄化區4 6 2，且 薄化區4 6 2係橫跨於第一圖案化金屬層4 4 0之部分邊緣上 方。 之後，以圖案化光阻層460為罩幕，移除圖案化光阻 層460未覆蓋之保護、層450、非晶矽層430與介電層420，並 移除薄化區4 6 2下方之保護層4 5 0。如此，即可形成對 薄化區4 6 2之階梯狀結構S 3。 $奥、柃 此外，例如更在移除圖案化光阻層4 6 0未覆蓋欠 層4 5 0、非晶矽層4 3 0與介電層4 2 0後，在基板4 0 0卜你幾

1237395 五、發明說明（14) 導體層4 7 0，導體層4 7 0係覆蓋階梯狀結構S 3。由於導體層 4 7 0係覆蓋於階梯狀結構S 3上，所以導體層4 7 0不會因底切 現象而發生斷裂。導體層4 7 0之材質例如係銦錫氧化物或 勰錫氧化物等透明導電材料。 第10圖與第11圖繪示為本發明之薄膜疊層結構的製造 方法中，具有薄化區之圖案化光阻層其形成方法的剖面示 意圖。 請參照第1 0圖，形成圖案化光阻層4 6 0之方法例如係 先在保護層450上形成一光阻層465。 接著，例如以第一圖案化金屬層4 4 0為罩幕對光阻層 4 6 5進行背面曝光，而曝光之能量係使光阻層4 6 5部份曝 光。 再者，例如提供一光罩M30為罩幕對光阻層465進行正 面曝光，而曝光之能量係使光阻層4 6 5部份曝光。同時， 在薄化區462中，第一圖案化金屬層440上方之該光阻層 465係於正面曝光時進行曝光，而薄化區462之其餘部份的 光阻層4 6 5係於背面曝光時進行曝光。 其中，每次曝光能量大小的決定方式，係與以第4圖 為例所介紹之曝光方式相同。 最後，對光阻層4 6 5進行顯影。 請參照第1 1圖，形成圖案化光阻層4 6 0之方法並不侷 限於如第1 0圖所示之方法，亦可採用如下面所述之方法。 首先，例如在保護層4 5 0上形成一光阻層4 6 5。 接著，例如提供一半調式光罩M4 0，並以半調式光罩

12406twf.ptd 第20頁 1237395 五、發明說明（15) M40為罩幕對光阻層4 6 5進行正面曝光與顯影。其中，半調 式光罩M40具有透光區域、半透光區域及非透光區域，且 薄化區4 6 2係對應於半調式光罩M4 0之半透光區域，而薄化 區462旁遠離第一圖案化金屬層440之區域例如係對應於半 調式光罩M40之透光區域。 第1 2圖繪示為本發明另一實施例之薄膜疊層結構的剖 面示意圖。請參照第1 2圖，此薄膜疊層結構之製造方法 中，主要係於形成介電層420之前更包括形成一第二圖案 化金屬層410。而且，移除圖案化光阻層460未覆蓋之保護 層4 5 0、非晶矽層4 3 0與介電層4 2 0後，係暴露部份第二圖 案化金屬層4 1 0。在本實施例中，製造方法的其餘步驟係 籲 與前一實施例相同，因此亦會形成一階梯狀結構S4。所 以，在覆蓋導體層4 7 0於階梯狀結構S4上，以電性連接第 二圖案化金屬層410與第一圖案化金屬層440後，本方法仍 具有避免導體層470因底切現象而發生斷裂之優點。 第]3圖繪示為本發明之薄膜疊層結構的製造方法中， 其圖案化光阻層的分佈示意圖。請參照第1 3圖，本發明之 薄膜疊層結構的製造方法例如可應用於薄膜電晶體陣列基 板之修補結構中，當然亦不侷限於應用在此處。其中，圖 案化光阻層4 6 0之部、份邊緣具有一厚度較小之薄化區4 6 2， 且薄化區4 6 2係橫跨於第一圖案化金屬層4 4 0之部分邊緣上 · 方。 綜上所述，本發明之薄膜電晶體陣列基板及薄膜疊層 結構的製造方法，係於蝕刻保護層前形成具有薄化區之圖

12406twf.ptd 第21頁 1237395 五、發明說明（16) 案化光阻層，其中 極/汲極）的部分邊 行等向性#刻，則 晶矽層延伸出圖案 蝕刻過程中非晶矽 區之導體層斷裂， 層結構的製程良率 雖然本發明已 限定本發明，任何 和範圍内，當可作 範圍當視後附之申 薄化區係橫跨於圖案化金屬層（例如源 緣上方。接著以圖案化光阻層為罩幕進 薄化區下方之保護層可完全移除，且非 化金屬層之邊緣。因此，即使在等向性 層發生底切現象，亦不會造成覆蓋於此 進而提高薄膜電晶體陣列基板及薄膜疊 〇 以較佳實施例揭露如上，然其並非用以 熟習此技藝者，在不脫離本發明之精神 些許之更動與潤飾，因此本發明之保護 請專利範圍所界定者為準。

12406twf.ptd 第22頁 1237395 圖式簡單說明 第1 A〜1 C圖繪示為習知一種薄膜電晶體陣列基板之製 造流程的局部剖面示意圖。 第2 A〜2 D圖繪示為本發明一實施例之薄膜電晶體陣列 基板的製造流程剖面示意圖。 第3圖繪示為本實施例之圖案化光阻層於源極/汲極附 近之分佈示意圖。 第4圖與第5圖繪示為本發明之薄膜電晶體陣列基板的 製造方法中，具有薄化區之圖案化光阻層其形成方法的剖 面示意圖。 第6圖繪示為本發明之一種接合墊的上視圖。 第7圖繪示為圖案化光阻層於另一樣式之源極/汲極附 近的分佈示意圖。 第8圖繪示為本發明另一實施例之薄膜電晶體陣列基 板的剖面示意圖。 第9 A〜9 C圖繪示為本發明一實施例之薄膜疊層結構的 製造流程剖面示意圖。 第10圖與第11圖繪示為本發明之薄膜疊層結構的製造 方法中，具有薄化區之圖案化光阻層其形成方法的剖面示 意圖。 第1 2圖繪示為本發明另一實施例之薄膜疊層結構的剖 面示意圖。 第1 3圖繪示為本發明之薄膜疊層結構的製造方法中， 其圖案化光阻層的分佈示意圖。 【圖式標示說明】

12406twf.ptd 第23頁 1237395 圖式簡單說明 100 110 120 130 140 150 160 170 200 210 212 214 216 218 220 230 232 240 242 244 250 260 262 265 基板 閘極 介電層 非晶矽層 源極/汲極 保護層 圖案化光阻層 晝素電極 4 0 0 :基板 440 :第一圖案化金屬層 掃瞄配線 3 1 4 :閘極 接合墊 貫孔 4 2 0 :介電層 4 3 0 :非晶矽層 432 :歐姆接觸層 240a、410:第二圖案化金屬層 資料配線 3 44 :源極/汲極 4 5 0 :保護層 360、460 :圖案化光阻層 362 、462 :第一薄化區 4 6 5 :光阻層

12406twf.ptd 第24頁 1237395 圖式簡單說明 2 7 0 :畫素電極 2 7 2 :電極材料層 4 70 :導體層 A :區域 5 1、S 2、S 3、S 4 :階梯狀結構 ΜΙ 0、M30 :光罩 M20、M40 :半調式光罩 D :寬度

12406twf.ptd 第25頁

Claims (1)

1237395 六、申請專利範圍 1 . 一種薄膜電晶體陣列基板的製造方法，包括： 在一基板上依序形成一第一圖案化金屬層、一介電 層、一非晶矽層、一第二圖案化金屬層及一保護層，其中 該第一圖案化金屬層包括多數條掃瞄配線及與該些掃瞄配 線相連之多數個閘極，該第二圖案化金屬層包括多數條資 料配線及與該些資料配線相連之多數個源極/汲極； 在該保護層上形成一圖案化光阻層，該圖案化光阻層 至少覆蓋於該些源極/汲極及其周邊區域上方，該圖案化 光阻層之部份邊緣具有多數個厚度較小之第一薄化區，每 一該些第一薄化區分別橫跨於該些源極/汲極其中之一的 部分邊緣上方； 以該圖案化光阻層為罩幕，移除該圖案化光阻層未覆 蓋之該保護層、該非晶矽層與該介電層，並移除該些第一 薄化區下方之該保護層，以形成對應於該些第一薄化區之 多數個階梯狀結構；以及 在該基板上形成多數個晝素電極，每一該些畫素電極 分別至少覆蓋該些階梯狀結構其中之一，且分別電性連接 至該些源極/汲極其中之一。 2.如申請專利範圍第1項所述之薄膜電晶體陣列基板 的製造方法，其中形成該圖案化光阻層之方法包括： 在該保護層上形成一光阻層；以及 提供一半調式光罩，並以該半調式光罩為罩幕對該光 阻層進行正面曝光與顯影，其中該半調式光罩具有透光區 域、半透光區域及非透光區域，且該些第一薄化區係對應

12406twf.ptd 第26頁 1237395 六、申請專利範圍 於該半調式 3. 如申 的製造方法 屬層皆更包 些掃瞄配線 成有多數個 4. 如申 的製造方法 在該保 以該第 幕，對該光 層部分曝光 提供一 曝光，而曝 薄化區中， 時進行曝光 於背面曝光 對該光 5 ·如申 的製造方法 背面曝光時 6 ·如申 的製造方法 電極，位於 光罩之半透光區域。 請專利範圍第1項所述之薄膜電晶體陣列基板 ，其中該第一圖案化金屬層與該第二圖案化金 括多數個接合墊，該些接合墊係分別連接於該 與該些資料配線之末端，且該些接合墊上係形 貫孔，該些貫孔係呈陣列排列。 請專利範圍第3項所述之薄膜電晶體陣列基板 ，其中形成該圖案化光阻層之方法包括： 護層上形成一光阻層； 一圖案化金屬層與該第二圖案化金屬層為罩 阻層進行背面曝光，而曝光之能量係使該光阻 9 光罩，並以該光罩為罩幕對該光阻層進行正面 光之能量係使該光阻層部分曝光，在該些第一 該些源極/汲極上方之該光阻層係於正面曝光 ，而該些第一薄化區之其餘部份的該光阻層係 時進行曝光；以及 阻層進行顯影。 請專利範圍第4項所述之薄膜電晶體陣列基板 ，其中該些貫孔間之金屬層的寬度係小於進行 之曝光解析度。 請專利範圍第1項所述之薄膜電晶體陣列基板 ，其中該第二圖案化金屬層更包括多數個電容 部份該些掃瞄配線上方，而該圖案化光阻層之

12406twf.ptd 第27頁 1237395 些緣 該邊 一分 每部 ，的 區一 化之 薄中 二其 第極 之電 小容 較電 度些 厚該 個於 數跨 多橫 有別 具分 圍更區 m緣化 專邊薄 帽份二 ’部第 方 上 板 基 列 體 晶 電 膜 薄 之 述 所 項 1X 第 圍 範 利 專 請 中 如 括 包 法 方 的 層 屬 金 化 ； 案層 圖一金 第一 該第 成一 形成 中形 其上 ，板 法基 方該 造在 製 的 及金 以一 •，第 層該 阻份 光部 化除 案移 lll， 一幕 第罩。 一為層 成層屬 形阻金 上光化 層化案 屬案圖 金圖一 一一第 第第該 該該成 在以形 以 層 板 基 列 體 晶 電 膜 薄 之 述 所 括 包 法 方 的 層 屬 ·， 金層 化屬 案金 圖二 二第 項 P第一 第該成 圍成形 範形上 利中層 專其碎 請，晶 申法非 如方該 〇〇造在 製 的 一置 ’ 二幕 第罩 一為 成層 形阻 上光 層化 屬案 金圖二二 第第 該該 在以 及金 以二 •，第 層該 阻份 光部 化除 之 述 Ο 所 管 /項 屬1 金第 化圍 案範 圖利 二專 第請 該申 成如 形· 子 9 以 層 體 晶 電 板 基 晶該 。 非於層 該括觸 成包接 形更姆 在，歐 中前一 其之成 ，層形 法屬間 方金之 造化層 製案屬 的圖金 矽 fcr 層晶 二化 第案 該圖 歹 7 I 奉成一一 形第 及該 以與 後層 之矽 第 圍 範 利 專 請 申 如 ο r < 材 些 該 中 其 法 方 造 製 的 板 基蝕 列性 陣向 體等 晶括 電包 膜法 薄方 之除 述移 所之 項層 料 刻 中 如 第 圍 範 利 專 請 法 方 造 製 的 板蝕 基一 列用 陣使 體括 晶包 電更 膜法 薄方 之除 述移 所之 項層 丨料 材 些 該 中 其

12406twf.ptd 第28頁 1237395 六、申請專利範圍 刻液，且該蝕刻液對該非晶矽層之蝕刻速率大於對該介電 層之餘刻速率。 1 2. —種薄膜疊層結構的製造方法，包括·· 在一基板之正面上依序形成一介電層、一非晶碎層、 一第一圖案化金屬層及一保護層； 在該保護層上形成一圖案化光阻層，該圖案化光阻層 之部份邊緣具有一厚度較小之薄化區，且該薄化區係橫跨 於該第一圖案化金屬層之部分邊緣上方；以及 以該圖案化光阻層為罩幕，移除該圖案化光阻層未覆 蓋之該保護層、該非晶矽層與該介電層，並移除該薄化區 下方之該保護層，以形成對應於該薄化區之一階梯狀結 構。 1 3.如申請專利範圍第1 2項所述之薄膜疊層結構的製 造方法，其中在形成該介電層之前更包括形成一第二圖案 化金屬層，且移除該圖案化光阻層未覆蓋之該保護層、該 非晶矽層與該介電層後，係暴露部份該第二圖案化金屬 層。 1 4.如申請專利範圍第1 2項或第1 3項所述之薄膜疊層 結構的製造方法，其中形成該圖案化光阻層之方法包括： 在該保護層上形成一光阻層；以及 提供一半調式光罩，並以該半調式光罩為罩幕對該光 阻層進行正面曝光與顯影，其中該半調式光罩具有透光區 域、半透光區域及非透光區域，且該薄化區係對應於該半 調式光罩之半透光區域。

12406twf.ptd 第29頁 1237395 六、申請專利範圍 15.如申請專利範圍第12項或第13項所述之薄膜疊層 結構的製造方法，其中形成該圖案化光阻層之方法包括： 在該保護層上形成一光阻層； 以該第一圖案化金屬層為罩幕對該光阻層進行背面曝 光，而曝光之能量係使該光阻層部份曝光； 提供一光罩，並以該光罩為罩幕對該光阻層進行正面 曝光，而曝光之能量係使該光阻層部份曝光，在該薄化區 域中，該第一圖案化金屬層上方之該光阻層係於正面曝光 時進行曝光，而該薄化區之其餘部份的該光阻層係於背面 曝光時進行曝光；以及 對該光阻層進行顯影。 1 6.如申請專利範圍第1 2項所述之薄膜疊層結構的製 造方法，其中該些材料層之移除方法包括等向性蝕刻。 1 7.如申請專利範圍第1 6項所述之薄膜疊層結構的製 造方法，其中該些材料層之移除方法更包括使用一蝕刻 液，且該蝕刻液對該非晶矽層之蝕刻速率大於對該介電層 之餘刻速率。 1 8.如申請專利範圍第1 2項所述之薄膜疊層結構的製 造方法，其中在移除部份該保護層、該非晶矽層與該介電 層之後，更包括在該基板上形成一導體層，該導體層係覆 蓋該階梯狀結構。 1 9.如申請專利範圍第1 2項所述之薄膜疊層結構的製 造方法，其中在形成該非晶矽層之後以及形成該第一圖案 化金屬層之前，更包括於該非晶矽層與該第一圖案化金屬

12406twf.ptd 第30頁 1237395 六、申請專利範圍 層之間形成一歐姆接觸層。 ΐϊΙΒΙ 第31頁 12406twf.ptd