TWI237356B - Tray for ball grid array semiconductor packages - Google Patents

Tray for ball grid array semiconductor packages Download PDF

Info

Publication number
TWI237356B
TWI237356B TW091132462A TW91132462A TWI237356B TW I237356 B TWI237356 B TW I237356B TW 091132462 A TW091132462 A TW 091132462A TW 91132462 A TW91132462 A TW 91132462A TW I237356 B TWI237356 B TW I237356B
Authority
TW
Taiwan
Prior art keywords
semiconductor package
grid array
cavity
ball grid
ball
Prior art date
Application number
TW091132462A
Other languages
English (en)
Other versions
TW200408078A (en
Inventor
Jheng-Xian Jhong
Jin-Fa Chen
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to TW091132462A priority Critical patent/TWI237356B/zh
Priority to US10/334,557 priority patent/US6653728B1/en
Publication of TW200408078A publication Critical patent/TW200408078A/zh
Application granted granted Critical
Publication of TWI237356B publication Critical patent/TWI237356B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333Trays for chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Packaging Frangible Articles (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

1237356 五、發明說明(1) [發明所屬之技術領域] 本發明係有關一種半導體封裝件用之承載結構,尤指 一種用以容設多數球柵陣列(B a 1 1 G r i d A r r a y,B G A )半導 體封裝件而供貯藏及運送之封裝件載具(T r a y )。 [先前技術] 球柵陣列半導體封裝件之特徵在於其使用之基板的一 表面上接置有至少一晶片,且於該基板之一相對表面上植 設有複數個銲球’以使該複數個銲球作為半導體封裝件之 輸入/輸出端(Input/Output Connection),而令晶片得藉 銲球與外界裝置如印刷電路板(Printed Circuit Board, PCB)成電性連接關係。 封裝完成之球柵陣列半導體封裝件,通常係藉一承載 裝置以能同時貯藏或運送多數半導體封裝件,使其得進行 後續製程如測試作業等;由於半導體封裝件之結構發展曰 趨複雜且其組成元件亦漸精密,因而較易受外力或如機械 衝擊(Mechanical Shock)等之外界影響而受損,因此用以 載置半導體封裝件之承載裝置的設計極為重要,需足以提 供半導體封裝件適當的支撐及保護以確保封裝件之結構完 整。 美國專利第5,4 0 0,9 0 4及6,1 1 6,4 2 7號案揭露是種承載 裝置1,如第5A圖所示者,係具有一本體1〇,其形成有多 數向下凹陷之凹穴1 1以供收納半導體封裝件1 2於其中,該 凹穴11之尺寸係足以使半導體封裝件1 2安適地容置於各凹 穴1 1中;再者,凹穴1 1之側壁1 1 〇上突設有多數凸緣1 3以
16998.ptd 第8頁 1237356 五、發明說明(2) - ----- 與半導體封裝件1 2觸,甘rb ._ _ . 仵1獨接,其中,該半導體封裝件1 2之基板 15, 12^ 以使凸緣13觸接2, if'111的方式容設於凹穴11中, 部位而不致影響^ j基/反14上佈設有銲球15之表面的邊緣 穴1 1中並為承載^ ’ 5 ’而令半導體封裝件1 2得定位於凹 然而,上ΪΪ置:所支持。 部位通常極窄(如栽裝置1之凸緣1 3與基板1 4觸接之邊緣 尺寸公差等問題,· 7_或更小),且常因凸緣1 3形成時的 如第5 B圖所示,受$使凸緣1 3觸及或壓迫鄰近之銲球1 5, (Crack),使半導^聖之/旱球15可能因此而產生裂損 接品質。再者,衮\封裝件1 2之結構受損並影響其電性連 裝件1 2僅以凸緣丨3支 戟展置1之凹穴1 1中的半導體封 進行後續製程(如洳钟、、L故於移動承載裝置1的過程中或 穩而移位或影響挪試、—千¥體封裝件1 2可能因定位不 成半導體封裝件1 2姓進订’此定位不穩的缺點亦可能造 封裝件1 2之良率。"構因^里擊而受損,嚴重影響半導體 其他相關之習知^支 6, 2 64, 0 3 7號案等, 竹」例如美國專利第5, 8 9 0, 5 9 9及 裝置,然仍未能解味、'路用以容載半導體封裝件之承載 其結構受損等問題。 I 4知、封裝件定位不穩而使 因此,如何解決上、, 用之承載結構以確保容=問而能提供一種半導體封裝件 的結構完整,實刻不^緩於该承載結構中之半導體封裝件
16998.ptd $ 9頁 1237356 五、發明說明(3) [發明内容 本發明之主要目的在於提供一 ::之承載結構,#容載多半' 陣列半導體封裝 :體封裝件之結構完整而不會’並得保全半 體封裝件之電性連接品質。^及以1而能確保半導 本發明之另一目的在於提供一 導二:Ϊ :結構,#容載多數半導體封:it列ί導體封裝 ^件使其為承載結構所 ’並得定位半 、、為達成上揭及其他目的,本發明it。 導體封裝件用之承載钍m 路一種球栅陣列丰 表面上形成有供;;;:;陣;體封裝件」ί 佈设區,卩及形成於該 =*植設之辉球 包括一本體,具::==,;該 封“容置向下凹陷之凹穴,以供該:i發 :该:穴之底…少1成於各該凹面係朝 :/、係對應於該半導體封裝件之表面非:突出 &,以使容置於該凹穴中之非4干球佈設 而支持於嗲φ φ # p + ν體封羞件與該突出部觸# 之下】::及至少-定位部,形成於4; 定位部係:=?叠接後’位於上層之承載結構Ϊ 半 導體封裝件間之H ί載冓中之凹穴之側壁與 ^ ,俾藉之定位該下層承載結構中 之
1237356 五、發明說明(4) 半導體封裝件。 貯藏及運送多數半導 地容置於承載結構之 出部支持於半導體封 需如習知技術者藉形 (如基板)之極窄的邊 令側壁凸緣觸及並壓 ,因此,使用上述承 裝件之結構及銲球完 當承載結構上下疊接 嵌入位於下層之承載 間之空隙,藉之定位 動途中或進行後續製 半導體封裝件不會因 體封裝件 凹穴中,並 I件上未佈 成於凹穴側 緣部位,故 迫鄰近銲球 載結構以載 整而能確保 時,位於上 結構中之凹 半導體封t 程時產生轉 定位不穩而 時,:ΐ i述承載結構以 + V體封裝件係分別 為犬設於凹穴底面上之办 :有銲球之區域,因而= 土上的凸緣支撐晶片 得避免因邊緣部位過窄; 因而造成銲球裂損等缺點 置半導體封裝件得保全封 其電性連接品質。再者, 層之承載結構之定位部係 穴的側壁與半導體封裝件 件於凹穴中而能避免於移 動或移位,俾進一步確保 受損。 μ [實施方式] 第1A至1C、2、3A至3C及4A至4C 之球柵陣列半導體封裝件用之承 以下即配合所附圖式 圖詳細說明本發明所揭露 載結構。 第一實施例 如第1 Α及1 Β圖所示,本發明之球樹陣列半導體封裝件 用之承載結構2係由一本體2〇、多數突出部2卜及多數定 位部22構成。$本體2G係-平板狀結構,且具有—上表面 2 0 0及相對之下表面2 0 1,該上表面2 〇 〇開設有多數向下
16998.ptd 第11頁 1237356 五、發明說明(5) 凹陷之凹穴2 0 2,以供一球栅陣列半導體封裝件2 3容置於 各凹穴2 0 2中,且凹穴2 0 2之尺寸係足以使該半導體封裝件 2 3完整地收納於對應之凹穴2 0 2中。 該球柵陣列半導體封裝件23係使用一晶片載具24以於 其上表面2 4 0上接置一晶片2 5,且藉多數銲線2 6電性連接 晶片2 5至晶片載具2 4,並於晶片載具2 4之上表面2 4 0上形 成一封裝膠體2 7以包覆晶片2 5及銲線2 6 ;如第1 C圖所示, 晶片載具2 4之下表面2 4 1上界定有一銲球佈設區2 4 2以供植 設複數個銲球2 8,及形成於該銲球佈設區2 4 2外之非銲球 佈設區2 4 3 ;其中,晶片載具2 4可為基板或由多數導腳構 成之導線架。於此實施例中,如第丨c圖所示,植設有銲球 2 8之ί干球佈設區2 4 2係位於晶片載具2 4之下表面2 4 1的周邊 部位,使未佈設有銲球28之非銲球佈設區243位於該下表 面2 之中心部位而得後續與承載結構2之突出部2 1觸接。 該多數突出部2 1係形成於凹穴2 〇 2中,以使一突出部 g 1向上犬没於各凹穴2 〇 2之底面2 〇 3上,並對應於晶片载具 24之下表面24丨上的非銲球佈設區243 (即中心部位),而又 二體封裝件23容設於各凹穴2〇2後,銲球以係朝向二 2 > ★之山底面2〇3,且晶片載具24之非銲球佈設區243與對 應之大出部2 1觸接;其中,突出部2丨之高 封裝件23之薛球28的高度,以使銲球28不;==體 底面2 0 3的觸壓,且凹穴2〇2之深度係大於 體封裝件23及突出部21之高声的她4 τ心千— 道骑私姑从度的總和,而能完全地收納半 導體封裝件23於凹穴2 0 2内。
1237356 五、發明說明(6) 該多數定位部2 2係形成於本體2 0之下表面2 0 1上,且 各定位部2 2係對應於各凹穴2 0 2之側壁2 0 4與容置於該凹穴 2 0 2内之半導體封裝件2 3間之空隙,亦即,定位部2 2係對 應於晶片載具2 4之上表面2 4 0上未形成有封裝膠體2 7之周 邊區域244,。 再者,凹穴2 0 2之底面2 0 3得開設有至少一貫穿本體2 0 之開孔2 9,如第1 A及1 B圖所示,該開孔2 9得形成於突出部 2 1中且貫穿該突出部2 1,藉之以使與突出部2 1觸接之半導 體封裝件2 3的非銲球佈設區2 4 3得部分地外露,此種設計 使載置於承載結構2中之半導體封裝件2 3得部分外露而能 進行後續製程,並有利地減少承載結構2之材料用量而降 低成本。 如第2圖所示,當上述容設有複數個半導體封裝件2 3 之承載結構2上下疊接後,位於上層之承載結構2之定位部 2 2係嵌入位於下層之承載結構2中之凹穴2 0 2的側壁2 0 4與 半導體封裝件2 3間之空隙,俾藉之定位下層承載結構2之 凹穴2 0 2中的半導體封裝件2 3使其不會轉動或移位而影響 後續製程的進行。 第二實施例 第3 A及3B圖顯示本發明第二實施例之承載結構2 ’,此 承載結構2 ’之結構與上述第一實施例之承載結構2相似, 故相同元件以相同標號示之。 如圖所示,本實施例之承載結構2 ’如同上述承載結構 2,係以本體2 0、突出部2 1、及定位部2 2構成。同理,本
16998.ptd 第13頁 1237356 五、發明說明(7) 體2 0之上表面2 0 〇形成多數向下凹陷之凹穴2 〇 2以供容置半 導體封裝件2 3 ’之用;且定位部2 2係形成於本體2 〇之下表 面2 0 1上’並對應於各凹穴2 〇 2之側壁2 0 4與容置於該凹穴 2 0 2中之半導體封裝件23,間之空隙。 容設於該承載結構2,中的半導體封裝件2 3,係界定有 與上述第一實施例之半導體封裝件2 3不同的銲球佈設區 242及非鋅球佈設區243。如第%圖所示,該半導體封裝件 2 3之植設有銲球2 8的銲球佈設區2 4 2係位於晶片載具2 4之 下表面2 4 1的周邊部位及中心部位,以使未佈設有銲球2 8 =非鲜球佈汉區2 4 3位於該下表面2 4丨之周邊部位與中心部 =間而成一框狀區域,而令突出部2丨形成於各凹穴2 〇 2 一 &面2 0 3上對應於該框狀之非銲球佈設區2 4 3的部位而呈 ,匡型(如第3B圖所示,然不限於此)以與半導體封裝件 乙3觸接。 少_ ΐ ί 3級3B圖所示,於凹穴2 0 2之底面2 0 3上可開設至 件”貝牙山本體2 〇之開孔2 9,f亥開孔2 9係對應於半導體封裝 楚一 +之中心部位的銲球佈設區242而使銲球28外露。 4A及仏圖係本發明第三實施例之承載結構2,,。 二每t圖所不,、本實施例之承載結構2,,之結構與上述第 :施例之承載結構2 ’相似,不同處在於該承載 之各:穴2M中形成有多數突出部21。 有銲載結構2,,中之半導體封裝件23,,上植設 于球28的一球佈設區242,係如第4C圖所示者位於晶片
169%.ptd 第14頁 1237356 五、發明說明(8) 载具24之下表面241的周邊部位及中心 位,以形成多數未佈設有銲 十子父錯的部 所示者為四個區域),而人夕奴办山非1于球佈設區243 (如圖 為四個)形成於各凹穴2〇^夕底數21 (如第4B圖所示者 球佈設區243以與丰墓髀私壯从0。,,加,應於該多數非鮮 球 體 封 時 ,。你囬z J上對應於· t設區243以與半導體封裝件23,,觸接。再以= 裝m可λγ於'穴m之底面m上對應於貝半牙導體 利用上述氣栽°位的鲜球佈設區242以使銲球28外露。 ,半導體^ ί結構以貯藏及運送多數半導體封裝件 為突= = :::!!:容置於承載結構之凹穴中,並 設有銲球之區ίί之突出部支持於半導體封裝件上未佈 壁上的凸^ =二a *而無需如習知技術者藉形成於凹穴側 得避以!具(如基板)之極窄的邊緣部位,故 因而造成銲球=ί:而令側壁凸緣觸及並壓迫鄰近輝球 其電ΐ連接ΐ !侍保全封裝件之結構及銲球完整而能確保 層之承載处m ,者,當承載結構上下疊接時,位於上 穴的側壁:半導=:係嵌入位於下層之承栽結構中之凹 件於凹穴^Ϊ封装件間之空隙,藉之定位半導體封裝 動或移位,值1於移動途中或進行後續製程時產生轉 受損。 v確保半導體封裝件不會因定位不穩而 已,=3 5所述Ϊ,僅係用以說明本發明之具體實施例而 藝者在未脫=::t發明之可實施範圍,•凡熟習該項技 脫離本叙明所指示之精神與原理下所完成之一切
1237356
16998.ptd 第16頁 1237356 圖式簡單說明 [圖式簡單說明] 第1 A圖係本發明第一實施例之承載結構容設有半導體 封裝件之剖視圖; 第1 B圖係顯示第1 A圖所示之承載結構之上視圖; 第1 C圖係顯示第1 A圖所示之承載結構中容設之半導體 封裝件之底視圖; 第2圖係顯示多數第1 A圖所示之承載結構上下疊接之 剖視圖; 第3A圖係本發明第二實施例之承載結構容設有半導體 封裝件之剖視圖; 第3 B圖係顯示第3 A圖所示之承載結構之上視圖; 第3C圖係顯示第3A圖所示之承載結構中容設之半導體 封裝件之底視圖; 第4A圖係本發明第三實施例之承載結構容設有半導體 封裝件之剖視圖; 第4B圖係顯示第4A圖所示之承載結構之上視圖; 第4C圖係顯示第4A圖所示之承載結構中容設之半導體 封裝件之底視圖; 第5A圖係習知半導體封裝件用之承載結構之剖視圖; 以及 第5 B圖係顯示載置於第5 A圖所示之承載結構中的半導 體封裝件產生銲球裂損之剖視圖。 1 承載裝置 10 本體
16998.ptd 第17頁 1237356
圖式簡單說明 11 凹 穴 110 側 壁 111 底 面 12 半 導 體 封 裝 件 13 凸 緣 14 基 板 15 銲 球 2^ 2,、 2, 承 載 結 23 本 體 205 上 表 面 206 下 表 面 207 凹 穴 208 底 面 209 側 壁 24 突 出 部 25 定 位 部 23> 23, 2 3 ’’半導體封裝件 30 晶 片 載 具 245 上 表 面 246 下 表 面 247 銲 球 佈設區 248 非 銲 球 佈 設 區 249 周 邊 區域 31 晶 片 32 銲 線 33 封 裝 膠 體 34 銲 球 35 開 孔 16998.ptd 第18頁

Claims (1)

1237356 六 1. 2 3 申請專利範圍 一種球柵陣列半導體封 s 列半導體Μ _杜 > 、 之承載、、、°構,14 歹J牛V體封衣件之一表面上形成有供多 4球柵陣 排列之銲球植設之銲球佈設區,以及形成玉[車列方式 設區外之非銲球佈設區,該承戴結構I括於該鲜球佈 一本體,具有一上表面及一相對之下 表面開設有多數向下凹陷之凹穴,以供該^ t,該上 件容置於該凹穴中後’該半導體封裝件之/ ^體封裝 向該凹穴之底面;以及 、 遠表面係朝 至少一形成於各該凹穴之底面上之突 對應於該半導體対裝件之表面上之非銲球 :i其係 使容置於該凹穴中之半導體封裝件與該突ς =拉以 支持於該突出部上。 。丨觸接而 如申請專利範圍第1項之球柵陣列半導體封 載結構,復包括:至少一定位部,形成於該本^承 表面上,以使該定位部對應於各該凹穴之側壁=六 於該凹穴内之半導體封裝件間之空隙,俾在該^ , 半導體封裝件之承載結構上下疊接後,位於^ 載結構之定位部係嵌入於位在下層之承載結構;7 穴之側壁與半導體封裝件間之空隙中,俾藉之定 下層承載結構中之半導體封裝件。 ^ 如申請專利範圍第1項之球柵陣列半導體封裝件用 載結構,其中,該半導體封裝件之表面上的銲球佈設 區係位於該表面之周邊部位,使該非銲球佈設區位於 該表面之中央部位,而令該突出部相對地形成於該凹
16998.ptd 第19頁 1237356 六、申請專利範圍 穴之底面上的中心部位。 4. 如申請專利範圍第1項之球栅陣列半導體封裝件用之承 載結構,其中,該半導體封裝件之表面上的銲球佈設 區係位於該表面之周邊部位及中心部位,以使該非銲 球佈設區位於該表面之周邊部位與中心部位之間而成 一框狀區域,而令該突出部形成於該凹穴之底面上對 應於該框狀區域的部位。 5. 如申請專利範圍第1項之球栅陣列半導體封裝件用之承 載結構,其中,該凹穴之尺寸係足以使該半導體封裝 件完整地收納於該凹穴中。 6. 如申請專利範圍第1項之球栅陣列半導體封裝件用之承 載結構,其中,該突出部之高度係大於該銲球之高度 〇 7. 如申請專利範圍第1項之球栅陣列半導體封裝件用之承 載結構,其中,該凹穴之深度係大於該容設其中之半 導體封裝件及突出部之高度的總和。 8. 如申請專利範圍第1項之球栅陣列半導體封裝件用之承 載結構,其中,該本體開設有至少一貫穿本體之開孔 〇 9. 一種球柵陣列半導體封裝件用之承載結構,該球柵陣 列半導體封裝件之一表面上形成有供多數呈陣列方式 排列之銲球植設之銲球佈設區,以及形成於該銲球佈 設區外之非銲球佈設區,該承載結構包括: 一本體,具有一上表面及一相對之下表面,該上
16998.ptd 第20頁 1237356 六、申請專利範圍 表面開設有多數向下凹陷之凹穴,以供該半導體封裝 件容置於該凹穴中後,該半導體封裝件之該表面係朝 向該凹穴之底面;以及 多數形成於各該凹穴之底面上之突出部,其係對 應於該半導體封裝件之表面上之非銲球佈設區,以使 容置於該凹穴中之半導體封裝件與該突出部觸接而支 持於該突出部上。 1 0 .如申請專利範圍第9項之球栅陣列半導體封裝件用之承 載結構,復包括:至少一定位部,形成於該本體之下 表面上,以使該定位部對應於各該凹穴之側壁與容置 於該凹穴:内之半導體封裝件間之空隙,俾在該容設有 半導體封裝件之承載結構上下疊接後,位於上層之承 載結構之定位部係嵌入於位在下層之承載結構中之凹 穴之側壁與半導體封裝件間之空隙中,俾藉之定位該 下層承載結構中之半導體封裝件。 1 1.如申請專利範圍第9項之球柵陣列半導體封裝件用之承 載結構,其中,該半導體封裝件之表面上的銲球佈設 區係位於該表面之周邊部位及中心部位,以使該非銲 球佈設區位於該表面之周邊部位與中心部位之間,而 令該多數突出部形成於該凹穴之底面上對應於該非銲 球佈設區的部位。 1 2 ·如申請專利範圍第9項之球柵陣列半導體封裝件用之承 載結構,其中,該凹穴之尺寸係足以使該半導體封裝 件完整地收納於該凹穴中。
16998.ptd 第21頁 1237356 六、申請專利範圍 1 3 .如申請專利範圍第9項之球栅陣列半導體封裝件用之承 載結構,其中,該突出部之高度係大於該銲球之高度 〇 1 4 .如申請專利範圍第9項之球栅陣列半導體封裝件用之承 載結構,其中,該凹穴之深度係大於該容設其中之半 導體封裝件及突出部之高度的總和。 1 5 .如申請專利範圍第9項之球柵陣列半導體封裝件用之承 載結構,其中,該本體開設有至少一貫穿本體之開孔
16998.ptd 第22頁
TW091132462A 2002-11-04 2002-11-04 Tray for ball grid array semiconductor packages TWI237356B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW091132462A TWI237356B (en) 2002-11-04 2002-11-04 Tray for ball grid array semiconductor packages
US10/334,557 US6653728B1 (en) 2002-11-04 2002-12-30 Tray for ball grid array semiconductor packages

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW091132462A TWI237356B (en) 2002-11-04 2002-11-04 Tray for ball grid array semiconductor packages

Publications (2)

Publication Number Publication Date
TW200408078A TW200408078A (en) 2004-05-16
TWI237356B true TWI237356B (en) 2005-08-01

Family

ID=29580778

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091132462A TWI237356B (en) 2002-11-04 2002-11-04 Tray for ball grid array semiconductor packages

Country Status (2)

Country Link
US (1) US6653728B1 (zh)
TW (1) TWI237356B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI424525B (zh) * 2010-05-28 2014-01-21 Nanya Technology Corp 晶片封裝體的承載裝置及承載組件

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW563947U (en) * 2002-12-13 2003-11-21 Hon Hai Prec Ind Co Ltd Hard tray for carrying electrical connectors
US20090194872A1 (en) * 2008-01-31 2009-08-06 Broadcom Corporation Depopulating integrated circuit package ball locations to enable improved edge clearance in shipping tray
DE102010005047B4 (de) * 2010-01-20 2014-10-23 Semikron Elektronik Gmbh & Co. Kg Anordnung mit mindestens einem Leistungshalbleitermodul und mit einer Transportverpackung
DE102010005048A1 (de) * 2010-01-20 2011-07-21 SEMIKRON Elektronik GmbH & Co. KG, 90431 Anordnung mit mindestens einem Leistungshalbleitermodul und mit einer Transportverpackung

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5400904C1 (en) 1993-10-15 2001-01-16 Murphy R H Co Inc Tray for ball terminal integrated circuits
US5541449A (en) * 1994-03-11 1996-07-30 The Panda Project Semiconductor chip carrier affording a high-density external interface
DE69530037T2 (de) * 1994-09-22 2003-10-16 Nec Electronics Corp Automatische Bandmontage für Halbleiteranordnung
US6116427A (en) 2000-01-31 2000-09-12 Silicon Integrated Systems Corp. Tray for ball grid array devices
US6264037B1 (en) 2000-04-27 2001-07-24 R. H. Murphy Co., Inc. Tray for ball grid array integrated circuit
US6559537B1 (en) * 2000-08-31 2003-05-06 Micron Technology, Inc. Ball grid array packages with thermally conductive containers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI424525B (zh) * 2010-05-28 2014-01-21 Nanya Technology Corp 晶片封裝體的承載裝置及承載組件

Also Published As

Publication number Publication date
US6653728B1 (en) 2003-11-25
TW200408078A (en) 2004-05-16

Similar Documents

Publication Publication Date Title
US10431556B2 (en) Semiconductor device including semiconductor chips mounted over both surfaces of substrate
US9761563B2 (en) Multi-chip package having a stacked plurality of different sized semiconductor chips, and method of manufacturing the same
TWI309469B (en) Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
US9177886B2 (en) Semiconductor package including chip support and method of fabricating the same
JP5522561B2 (ja) マイクロ電子デバイスパッケージ、積重ね型マイクロ電子デバイスパッケージ、およびマイクロ電子デバイスを製造する方法
CN108538734A (zh) 具有嵌入式层叠硅通孔管芯的衬底
JP2002222914A (ja) 半導体装置及びその製造方法
US20080290505A1 (en) Mold design and semiconductor package
TW201212189A (en) Chip scale package structure and fabrication method thereof
US9892990B1 (en) Semiconductor package lid thermal interface material standoffs
KR20120062366A (ko) 멀티칩 패키지의 제조 방법
CN102709220A (zh) 半导体封装传送设备及利用其制造半导体器件的方法
JP2002231859A (ja) 半導体装置、及び、半導体装置の製造方法
TW462120B (en) Tape carrier type semiconductor package structure
TWI237356B (en) Tray for ball grid array semiconductor packages
US20200111773A1 (en) Integrated circuit (ic) package with hetrogenous ic chip interposer
KR20120010365A (ko) 스택 패키지 및 그 제조방법
CN114446905A (zh) 半导体封装结构
CN116153873A (zh) 电子封装件及其制法
TWI424525B (zh) 晶片封裝體的承載裝置及承載組件
CN218730965U (zh) 半导体结构
TWI841208B (zh) 封裝結構及其形成方法
US11469219B1 (en) Dual die semiconductor package and manufacturing method thereof
CN101110409A (zh) 系统封装的封装体
KR20240022207A (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees