TWI237319B - Process of dual damascene or damascene - Google Patents

Process of dual damascene or damascene Download PDF

Info

Publication number
TWI237319B
TWI237319B TW093111234A TW93111234A TWI237319B TW I237319 B TWI237319 B TW I237319B TW 093111234 A TW093111234 A TW 093111234A TW 93111234 A TW93111234 A TW 93111234A TW I237319 B TWI237319 B TW I237319B
Authority
TW
Taiwan
Prior art keywords
patent application
scope
item
dielectric layer
dry cleaning
Prior art date
Application number
TW093111234A
Other languages
English (en)
Other versions
TW200520073A (en
Inventor
Hun-Jan Tao
Chao-Chen Chen
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW200520073A publication Critical patent/TW200520073A/zh
Application granted granted Critical
Publication of TWI237319B publication Critical patent/TWI237319B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

1237319 五、發明說明（1) 發明所屬之技術領域 本發明係有關於一種鑲嵌製程，特別係有關於一種低 成本且南良率之鑲嵌製程。 先前技術
隨著積體電路技術的發展，半導體元件的線寬逐漸縮 小。金屬線間的阻抗所造成的阻容遲滯（de 1 ay )，以及 金屬線間的介電係數，均會造成訊號傳遞的延遲並限制半 導體元件的處理速度。因此，銅連線製程以及低介電係數 材料逐漸被應用於次微米元件的製作，以解決小線寬時寄 生電阻及介電係數增加的問題。 雙鑲嵌製程用於取代一般的銅-鋁導線製程，其為一 種晶圓製造的後段製程。在形成插塞於矽基板之上後，進 行雙鑲嵌製，並可重複此製程，以製做多層的金屬線層。
傳統的雙鑲後製程可以在單一個反應腔體内進行，或 於單一的系統之中進行。如第1 a圖所顯示的，以單一個反 應腔體的形式進行雙鑲嵌製程時，其利用一單一腔體設 備，包括承載器（loadlock)lll、主體113以及反應腔體 112。如美國公告號200 3 /〇〇 3 22 7 8號專利，，Al 1 dual damascene oxide etch process steps on one confined plasma chamber n所揭露的，該單一個反應腔體的形式於 單一的反應腔體中完成所有的雙鑲嵌製程，並利用乾式姓 刻裝置去除光阻，此方式由於粒子大量沈積於反應腔體内 壁，因此其良率較低，並難以應用低介電係數材料進行製
0503-9983twF(nl);tsmc2003-0143;Lemon.ptd 第5頁 1237319 五、發明說明（2) 程。參照第1 b圖，單一系統形式利用一單一系統設備，其 包括承載器（l〇adl〇ck)121、主體124、反應腔體122以及 反應腔體1 2 3。利用單一系統設備去除光阻其成本過於高 昂，且由於一批晶圓需在單一的設備中完成蝕刻及除光阻 的步驟，因此，當量產時，多批的晶圓需分別執行不同反 應時間長度的鑲嵌製程時，以單一系統設備進行鑲嵌製程 會產生生產同步性的問題。 發明内容 本發明即為了要解決上述習知技術之問題，而提供之 一種高良率且低成本之鑲嵌製程。 擊 層、一介電層以及一光阻層。再，利用該蝕刻設備蝕刻該 介電層，並在該介電層上形成一介層孔。並，在該乾式清 溧设備中，利用一高密度電漿以灰化去除該光阻層。最 後，濕式清潔該晶圓。該溝槽形成製程包括：首先，提供 本發明提供一鑲後製程，分別於一介層孔/溝槽蝕刻 模組、一乾式清潔模組以及一濕式清潔模組等三個模組中一 遂步7L成整個鑲嵌製程。该乾式清潔模組中可進行光阻去 ，（灰化）、插塞（P 1 Ug )去除、終止層去除以及介電層修補 2步驟。在本發明中，介層孔/溝槽蝕刻模組與乾式清潔 模組分別於不同設備的不同腔體中進行。在上述的三個模 組中，可逐步進行雙鑲嵌製程的介層孔形成或溝槽形成製 程。該介層孔形成製程包括：首先提供一蝕刻設備、一乾 式清潔設備以及一晶圓，該晶圓具有一金屬線、一終止 一
1237319
五、發明說明（3) :::Γ備二ΐ式清ί設備以及—晶圓，該晶圓具有-:屬線、-終止層、一介電層、一插塞以及—光阻層。 蝕刻設備中部分去除該介電層以及該插塞，以在 層上形成-溝槽。並，在該乾式清潔設備中，利用 ; = 化去除該光阻層以及該插塞，並打開底 W的終止層。最後，濕式清潔該晶圓。 本發明具有良好的生產同步性，提供較佳的良率並降 低成本，此外，本發明可適用於低介電係數材料的製程。 實施方式 本發明分別於一介層孔/溝槽蝕刻模組、一乾式清絮 模組以及一濕式清潔模組等三個模組中逐步完成^個胃镶//嵌 製私。务照第2圖’該介層孔/溝槽蝕刻模組以及該乾式清 潔模組分別位於不同設備的不同腔體中，該介層孔/溝神 #刻模組位於該#刻設備210中，該乾式清潔模0組位於^ 乾式清潔設備2 2 0中。該蝕刻設備2 1 0包括承載器 (loadl〇ck)211，主體213以及反應腔體212。在姓刻設備 2 1 0經過#刻之後，晶圓被搬運至乾式清潔設備2 2 〇之中。 乾式清潔設備2 2 0包括承載器（1 〇 a d 1 〇 c k ) 2 2 1，主體2 2 3以 及反應腔體2 2 2。本發明改善了習知單一系統形式的同步 性問題。 在上述的三個模組中’可逐步進行雙鑲嵌製程的介層 孔形成或溝槽形成製程。 第一實施例
m
0503-9983twF(nl);tsmc2003-0143;Lemon.ptd 第 7 頁 1237319
1237319 五、發明t兒明（5) 送至遠钱刻設備2 1 〇之中，以#刻出溝槽。此時，晶圓3 〇 〇 具有一金屬線310、一終止層311、一介電層312、一插塞 3 1 4以及一光阻層3 1 5。首先，先將晶圓3 0 0置入蝕刻設備 2 1 〇的反應腔體2 1 2中。參照第3 e圖，在反應腔體2 1 2中， 該介電層3 1 2以及該插塞3 1 4被部分蝕刻，以形成一溝槽 3 3 0 °接著，該晶圓3 0 0被移至該乾式清潔設備2 2 0中。參 照第3f圖，在乾式清潔設備2 2 0的反應腔體22 2中，該光阻 層3 1 5以及該插塞3 1 4以灰化的方式移除，同時，該終止層 3 11亦利用蝕刻的方式移除。此外，在乾式清潔設備2 2 0的 反應腔體222中，金屬線310的表面可以被清潔，且該介電 層3 1 2可以利用化學氣相沈積法以進行修補。接著，該晶 圓3 0 0被移送至該濕式清潔設備中，以進行清潔。濕式清 潔設備利用含氟有機溶液或含氟無機溶液或去離子水以清 >糸该晶圓。 在上述乾式清潔設備2 2 0的灰化步驟中，其反應氣體 可包括氧、水、氫以及氨，並可搭配氮、氦或氬。乾式清 潔設備2 2 0可利用由一雙電源裝置（具有主電源以及偏壓電 源5 source power plus bias power)所產生的高密度電 漿來進行灰化。 移除該終止層3 1 1時，可利用氟碳化物（CxF y )、氫氟 碳化物（CxFyHz)、六氟化硫以及三氟化氮中之任一成分作 為反應氣體，並可搭配或不搭配緩衝氣體。 在上述之金屬線310清潔步驟，乃利用氫或氧作為反 應成分，並可搭配或不搭配缓衝氣體。其反應溫度乃介於
〇503-9983twF(nl);tsmc2003-0143;Lemon.ptd 第9頁 1237319 五、發明說明（6) -1 0 °C 到 3 0 0 °C 在上述之 烷作為反應成 本發明改 利用專門用來 取代習知以乾 明所製造之產 式蝕刻與乾式 粒子污染情況 可容許使用低 程或單鑲嵌製 雖然本發 限定本發明， 神和範圍内， 護範圍當視後 之間。 修補該介電 分。 善了傳統單 進行灰化的 式钱刻設備 品具有較佳 清潔（灰化） 可以被改善 介電常數之 程，並達到 明已於較佳 任何熟習此 仍可作些許 附之申請專 層的步驟，乃利用氫或是鹵化矽 一系統形 乾式清潔 進行乾式 之電性特 於不同的 ，從而提 材料。本 如上所述 實施例揭 項技藝者 的更動與 利範圍所 式的同 設備以 清潔的 性且成 腔體中 南產品 發明可 之各種 露如上 ，在不 潤飾， 界定者 步性問題 進行乾式 方式。應 本較低。 進行，腔 的良率。 應用於雙 優點。 ，然其並 脫離本發 因此本發 為準。 〇並， 清潔， 用本發 由於乾 體中的 本發明 鑲嵌製 非用以 明之精 明之保
0503-9983twF(nl);tsmc2003-0143;Lemon.ptd 第10頁 1237319 圖式簡單說明 第1 a圖係顯示習知之單一腔體形式的設備； 第1 b圖係顯示習知之單一系統形式的設備； 第2圖係顯示本發明所使用的蝕刻設備以及乾式清潔 設備， 第3a〜3 f圖係顯示本發明的鑲嵌製程。 符號說明 111〜 承載器； 1 1 2〜反應腔體； 113〜 主體； 1 2 1〜承載器； 122〜 反應腔體； 1 2 3〜反應腔體； 124〜 主體； 2 1 0〜1虫刻設備； 21 1〜 承載器； 2 1 2〜反應腔體； 21 3〜 主體； 2 2 0〜乾式清潔設備 221〜 承載器； 2 2 2〜反應腔體； 22 3〜 主體； 3 0 0〜晶圓； 31 0〜 金屬線， 3 11〜終止層； 312〜 介電層； 3 1 3〜光阻層； 314〜 插塞； 3 1 5〜光阻層； 3 2 0〜 介層孔； 3 3 0〜溝槽。
0503-9983twF(nl);tsmc2003-0143;Lemon.ptd 第11頁

Claims (1)

1237319 六、申請專利範圍 1. 一種鑲嵌製程，包括： 提供一蝕刻設備、一乾式清潔設備以及一晶圓，該晶 圓具有一金屬線、一終止層、一介電層以及一光阻層； 利用該钱刻設備融刻該介電層’’並在該介電層上形成 一介層孔； 在該乾式清潔設備中，利用一高密度電漿以灰化去除 該光阻層；以及 濕式清潔該晶圓。 2. 如申請專利範圍第1項所述之鑲嵌製程，其中，該 金屬線其成分包括銅。 3. 如申請專利範圍第1項所述之鑲嵌製程，其中，該 介電層其成分包括低介電材料或含氟氧化物。 4. 如申請專利範圍第1項所述之鑲嵌製程，其中，以 該乾式清潔設備進行灰化時’其反應氣體由氧、水、氮、 氨、氮、氦以及氬中之任一成分所組成。 5. 如申請專利範圍第1項所述之鑲嵌製程，其中，該 高密度電漿由一雙電源裝置所提供，該雙電源裝置設於該 乾式清潔設備之中。 6. 如申請專利範圍第1項所述之鑲嵌製程，其中，該 濕式清潔的步驟乃利用含氟有機溶液或含氟無機溶液或去 離子水以清潔該晶圓。 7. 如申請專利範圍第1項所述之鑲嵌製程，其更包括 一在該乾式清潔設備中修補該介電層的步驟。 8. 如申請專利範圍第1項所述之鑲嵌製程，其更包括
0503-9983twF(nl);tsmc2003-0143;Lemon.ptd 第12頁 1237319 六、申請專利範圍 一在該乾式清潔設備中移除該終止層的步驟。 9.如申請專利範圍第1項所述之鑲嵌製程，其更包括 一在該乾式清潔設備中清潔該金屬線的步驟。 1 0 . —種鑲德：製程，包括： 提供一蝕刻設備、一乾式清潔設備以及一晶圓，該晶 圓具有一金屬線、一終止層、一介電層、一插塞以及一光 阻層； 在該蝕刻設備中部分去除該介電層以及該插塞，以在 該介電層上形成一溝槽； 在該乾式清潔設備中，利用一高密度電漿以灰化去除 該光阻層以及該插塞；以及 濕式清潔該晶圓。 11.如申請專利範圍第1 0項所述之鑲嵌製程，其更包 括一在該乾式清潔設備中移除該終止層的步驟。 1 2.如申請專利範圍第1 1項所述之鑲嵌製程，其中， 移除該終止層時，利用氟$炭化物（C X F y)、氫IL碳化物 (CxFyHz)、六氟化硫以及三氟化氮中之任一成分作為反應 氣體。 1 3.如申請專利範圍第1 1項所述之鑲嵌製程，其更包 括一在該乾式清潔設備中清潔該金屬線的步驟。 1 4.如申請專利範圍第13項所述之鑲嵌製程，其中， 清潔該金屬線的步驟，乃利用氫或氧作為反應成分。 1 5 .如申請專利範圍第1 3項所述之鑲嵌製程，其中， 該清潔該金屬線的步驟乃於-1 0 °C到3 0 0 °C之間的溫度下執
0503-9983twF(nl);tsmc2003-0143;Lemon.ptd 第13頁 1237319 " - " 1 六、申請專利範圍 行。 1 6 .如申請專利範圍第丨〇項所述之鑲嵌製程，其更包 括一在該乾式清潔設備中修補該介電層的步驟。 1 7 ·如申請專利範圍第丨6項所述之鑲嵌製程，其中， 修補該介電層的步驟，乃利用氫作為反應成分。 1 8 ·如申請專利範圍第丨6項所述之鑲嵌製程，其中， 修補該介電層的步驟，乃利用齒化矽烷作為反應成分。 1 9 ·如申請專利範圍第1 〇項所述之鑲嵌製程，其中’ 該金屬線其成分包括銅。 2 0 ·如申請專利範圍第1 〇項所述之鑲嵌製程，其中’ 該介電層其成分包括低介電材料或含氟氧化物。 21 ·如申請專利範圍第1 〇項所述之鑲嵌製程’其中’ 以該乾式清潔設備進行灰化時，其反應氣體由氧、水、 氫、氨、氮、氦以及氬中之任一成分所組成。 2 2 ·如申請專利範圍第1 〇項所述之鑲嵌製程’其中’ 該高密度電漿由一雙電源裝置所提供，該雙電源裝置没於 該乾式清潔設備之中。 2 3 ·如申請專利範圍第1 〇項所述之鑲嵌製程’其中’、 該濕式清潔的步驟乃利用含氟有機溶液或含氟無機溶液或 去離子水以清潔該晶圓。 2 4 ·如申請專利範圍第1 〇項所述之鑲嵌製程’其中’、。 該高密度電漿乾式清潔設備可以是活性離子触刻或電子迎 旋共振蝕刻或感應耦合式電漿蝕刻設備。
〇503-9983twF(nl); tsmc2003-0143;Lemon.ptd 第14頁
TW093111234A 2003-12-01 2004-04-22 Process of dual damascene or damascene TWI237319B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/725,138 US6821880B1 (en) 2003-12-01 2003-12-01 Process of dual or single damascene utilizing separate etching and DCM apparati

Publications (2)

Publication Number Publication Date
TW200520073A TW200520073A (en) 2005-06-16
TWI237319B true TWI237319B (en) 2005-08-01

Family

ID=33435621

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093111234A TWI237319B (en) 2003-12-01 2004-04-22 Process of dual damascene or damascene

Country Status (2)

Country Link
US (1) US6821880B1 (zh)
TW (1) TWI237319B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9997584B2 (en) 2005-12-02 2018-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100797202B1 (ko) * 2000-06-23 2008-01-23 허니웰 인터내셔널 인코포레이티드 손상된 실리카 유전 필름에 소수성을 부여하는 방법 및 손상된 실리카 유전 필름 처리 방법
CN1742363B (zh) * 2003-01-25 2010-10-13 霍尼韦尔国际公司 受损电介质材料和电介质膜的修复和恢复
US7709371B2 (en) * 2003-01-25 2010-05-04 Honeywell International Inc. Repairing damage to low-k dielectric materials using silylating agents
US8475666B2 (en) * 2004-09-15 2013-07-02 Honeywell International Inc. Method for making toughening agent materials
US7678712B2 (en) * 2005-03-22 2010-03-16 Honeywell International, Inc. Vapor phase treatment of dielectric materials
CN100392825C (zh) * 2005-05-18 2008-06-04 联华电子股份有限公司 一种去除晶片表面上蚀刻残留物的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6500357B1 (en) * 1999-12-28 2002-12-31 Applied Materials Inc. System level in-situ integrated dielectric etch process particularly useful for copper dual damascene
US6309957B1 (en) * 2000-04-03 2001-10-30 Taiwan Semiconductor Maufacturing Company Method of low-K/copper dual damascene
US6630406B2 (en) * 2001-05-14 2003-10-07 Axcelis Technologies Plasma ashing process
TW567554B (en) 2001-08-08 2003-12-21 Lam Res Corp All dual damascene oxide etch process steps in one confined plasma chamber

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9997584B2 (en) 2005-12-02 2018-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device

Also Published As

Publication number Publication date
US6821880B1 (en) 2004-11-23
TW200520073A (en) 2005-06-16

Similar Documents

Publication Publication Date Title
US6168726B1 (en) Etching an oxidized organo-silane film
US5399237A (en) Etching titanium nitride using carbon-fluoride and carbon-oxide gas
US6559049B2 (en) All dual damascene oxide etch process steps in one confined plasma chamber
US6440864B1 (en) Substrate cleaning process
TWI713116B (zh) 圖案化低介電常數介電膜之方法
US7192878B2 (en) Method for removing post-etch residue from wafer surface
KR101299661B1 (ko) 정규형 저유전율 유전체 재료 및/또는 다공형 저유전율유전체 재료의 존재 시 레지스트 스트립 방법
US6325861B1 (en) Method for etching and cleaning a substrate
JP2010503207A (ja) 高アスペクト比のフィーチャを形成するための選択的化学エッチングおよび関連構造
KR20070104589A (ko) 포토레지스트 및 에칭 찌거기의 저압 제거
CN101421829A (zh) 包括对低介电常数材料进行非原位背侧聚合物去除的等离子体电介质蚀刻处理
TW200304183A (en) Electrode for dry etching a semiconductor wafer
KR20200010336A (ko) 초전도체 상호 접속들을 위한 사전 세정 및 증착 방법
EP1999784A2 (en) Plasma etch and photoresist strip process with intervening chamber de-fluorination and wafer de-fluorination steps
KR100500932B1 (ko) 비아 콘택 식각 후의 감광막 제거 및 건식 세정 방법
US6914007B2 (en) In-situ discharge to avoid arcing during plasma etch processes
TWI237319B (en) Process of dual damascene or damascene
JP2011517368A (ja) 基板からポリマーを除去するための方法及び装置
JP2002134611A (ja) 半導体装置の製造方法
CN111799155A (zh) 光刻胶层去除方法及半导体器件形成方法
US6124218A (en) Method for cleaning wafer surface and a method for forming thin oxide layers
US7265053B2 (en) Trench photolithography rework for removal of photoresist residue
KR100670618B1 (ko) 비아 및 컨택트의 순차적인 스퍼터 및 반응적 예비세정
JP4388645B2 (ja) プラズマエッチング方法
JP2000164569A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees