TWI236096B - A metal plug and a method for fabricating thereof - Google Patents

Description

1236096 五、發明說明（1) 【發明所屬之技術領域】 本發明是有關於一種平坦化製程，係關於一種化學機械研 磨之方法，且特別是有關於一種在平坦化製程中預防鎢插 塞被拔出之方法。 【先前技術】 當積體電路的積集度增加，使得晶片表面無法提供則夠之 面積來製作所需之内連線（interconnects)時，為了配合 金屬氧化半導體（Metal-Oxide-Semiconductor，可簡稱為 M0S。）電晶體縮小後所增加之内連線需求，兩層以上之金 屬層設計，便逐漸成為許多積體電路所採取之方式。特別 是一些功能較複雜的產品，像是微處理器，甚至需要四或 五層之金屬層，才得以完成微處理器内部各元件的連接。 多重金屬内連線（Multilevel interconnects)製程中之插 塞包含有接觸窗插塞（contact plug)或介層窗插塞（via p 1 u g )’接觸窗插塞是專指用以連接金屬氧化半導體各極 與金屬層的鑲入（s t u d )部份；而介層窗插塞則是用來聯繫 下不同之金屬層。以化學氣相沉積（Chemicai Vapor Deposition，可簡稱為CVD。）之金屬鎢（Tungsten，可簡稱 為W。），夾著CVD製程所能提供之較佳階梯覆蓋（s t ep coverage)能力、鎢高熔點的特性，以及可被接受之導電 能力（約為金屬銘之1 / 3)，已成為業界最主要的一種插 塞材料。 第1圖是習知技術之一實施例之剖面示意圖。請參照第1

1236096 五、發明說明（2) 圖，係為應用於八吋晶片上之部份製作流程圖。如第1 ( a) 圖所示，先於基材1 0上藉由高溫氧化製作一層氧化層20’ 再藉由微影與蝕刻製程在氧化層2 0中形成一開口 2 5，其中 開口 2 5適用於填充插塞材料。如第1 ( b )圖所示，形成一阻 障層3 0於氧化層2 0、開口 2 5内壁之氧化層2 0與開口 2 5内裸 露之基材1 0之上，阻障層30係為一氮化鈦/鈦（Ti tanium Nitride/Titanium)之複合材質層。接下來則是藉由化學 氣相沉積來沉積一層金屬鎢4 0，如第1 ( c )圖所繪示。其 中，阻障層3 0的目的在於增加金屬鎢4 0與氧化層2 0之附著 力。 如第1 ( d )圖所示，以一平坦化製程移除位於氧化層2 0表面 之金屬層鎢4 0及阻障層3 0，而留下位於開口 2 5中之金屬鎢 4 0及阻障層3 0以形成一鎢插塞4 5，此一平坦化製程可以為 一化學機械研磨製程。接下來則按照各製程所須之圖形結 構去逐一施行各步驟，在此實施例之第1 ( e )圖中，則是在 鎢插塞之後繼續沉積一層氮化鈦/鈦之底層抗反射層 (bottom arc)50，接著是沉積金屬層60、氮化鈦/鈦之頂 部抗反射層（top arc) 70以及氮氧化矽之阻障層80。沉積 完上述之各層之後，對底層抗反射層50、金屬層60、頂部 抗反射層7 0與阻障層8 0層進行微影蝕刻步驟，使其具有如 第1 (e)圖所繪示之結構。 上述所列之製程步驟應用至十二吋晶片時，會發生上文中 所提到之鎢插塞拔出現象，係發生於接觸窗與介層窗製程 中之化學機械研磨步驟之後，且多發生於靠近晶片中心

第7頁 1236096 五、發明說明（3) (c e n t e r )之部位。習知之處理方法多為改善鎢金屬層4 0與 阻障層3 0間之附著力，或是藉由減輕晶片應力（s t r e s s re lax)的方式來解決。而本發明則提供一新製程方法解決 鎢插塞拔出之現象。 :發明内 因此本發 導體插塞 本發明的 係應用於 插基因晶 本發明的 得晶片不 被拔出。 根據本發 用於半導 被拔出。 依照本發 化學機械 受應力方 根據本發 用於化學 出。此方 以此來決 容】 明的目的就是在提供一種製程方法，係使用於半 製程中。 另一目的是在提供一種預防鎢插塞拔出之方法， 平坦化製程中，使其 片所受之應力方向改 得以藉由一時間控制預防鎢 變而被拔出。 又一目的是在提供一種降低晶片應力之方法，使 因應力方向改變而使得插塞受到一向上之力量而 明之上述目的，提出 體插塞製程中，用以 明一較佳實施例，其 研磨之施行時程，而 向改變之時間點來決 明之目的，提出一種 機械研磨中，使其得 法係藉由計算晶片所 定化學機械研磨停止 一種製程方法。此方法係應 預防插塞於化學機械研磨中 中包含有一時間控制來控制 施行時程則藉由計算晶片所 定。 預防插塞拔出之方法，係應 以藉此方法達到預防插塞拔 受應力方向改變之時間點， 之時間點，使得晶片上之插

第8頁 1236096 五、發明說明（4) 塞不因應力方向改變而受到一向上之力量被拔出。 依照本發明一較佳實施例，在此情形中晶片於化學機械研 磨進行至8 0 %時（即研磨掉8 0 %厚度時），所受應力方向會 改變，因此選擇在此時結束化學機械研磨步驟就能有效防 止插塞於研磨過程中被拔出。 根據本發明之另一目的，提出一種插塞結構。此結構係由 一柱狀部分與一平面部分所構成。柱狀部分係填充於一介 電層之一開口内；平面部分係位於該介電層之上，覆蓋該 開口並與該柱狀部分連接。

依照本發明一較佳實施例，施行部份化學機械研磨即可做 出此插塞結構，意即不完全研磨掉平面部分。在此實施例 中，選擇於晶片所受應力方向改變時為化學機械研磨停止 進行之時間點，即研磨掉8 0 %厚度時。因此結構於原有之 柱狀部分之外，還增加了一與原插塞相連結之平面部分， 大大增加了插塞與下層之附著力，因此能有效解決插塞拔 出之問題。

經由本發明所提供的插塞平坦化製程所製造的插塞結構， 包括一柱狀部分及一平面部分，兩部分係經由同一沉積製 程所形成。柱狀部分位於介電層中之開口之内，而平面部 分則位於介電層之上，並且覆蓋開口並與柱狀部分連接， 剖面成一 T-型的形狀。 根據上述所提出之製程方法與插塞結構，由於在化學機械 研磨步驟中加入了時間控制的因子，使其得以在晶片所受 應力方向改變時停止研磨，進而解決了插塞因承受向上應 1236096 五、發明說明（5) 則是藉由一新提 使其不至於化學 力而產生之拔出問題。而新的插塞結構 出之結構，加強插塞與下層間之附著力 機械研磨過程中被拔出。 【實施方式】 本發明提供一種製程方法，係用以預防鎢插塞拔出。請參 照第2圖，其繪示依照本發明一較佳實施例的一種剖面示 意圖。 如第2 ( a )圖所示，先於基材1 0上藉由高溫氧化製作一層氧 化層2 0，再藉由微影與蝕刻製程在氧化層2 0中形成一開口 2 5，其中開口 2 5適用於填充插塞材料。如第2 ( b )圖所示， 形成一阻障層3 0於氧化層2 0、開口 2 5内壁之氧化層2 0與開 口 2 5内裸露之基材1 0之上，阻障層3 0係為一氮化鈦/鈦之 複合材質層。接下來如第2 ( c )圖所繪示，則是藉由化學氣 相沉積來沉積一層金屬鎢4 0。其中，阻障層3 0的目的在於 增加金屬鐵4 0與氧化層2 0之附著力。 在習知技術之實施例中，在化學機械研磨這個步驟後常會 發生鎢插塞被拔出的現象，且多發生於靠近晶片中心之位 置。原因在於晶片進行化學機械研磨時，會受到一個應力 使得晶片產生一個彎曲度，當晶片所受之應力方向改變 時，會使得晶片上之插塞受到一向上之力量，使其被拔出 aa 片 在此習知實施例中，當化學機械研磨由開始（即研磨掉0 % 厚度時）進行至8 0 °/◦時，晶片會受到一向上之應力，意即

第10頁 1236096 五、發明說明（6) 晶片會向上彎曲；而當晶片被研磨之厚度超過8 0 %時，則 會產生一較大之向下應力，使得晶片向下彎曲。在晶片之 金屬層厚度被研磨掉8 0 %時，意即晶片所受應力方向改變 時，會使晶片上之鎢插塞受到一向上之力量，因此容易在 化學機械研磨過程中發生被拔出之現象。同時，靠近晶片 中心位置之插塞也因其所受到的力量較靠近晶片周圍位置 之插塞大，因此靠近晶片中心之插塞被拔出現象也較為嚴 〇 而當八吋晶片之製程步驟直接被應用於十二吋晶片上時， 該應力現象所導致之鎢插塞拔出則會更加明顯。由於晶片 因應力所導致之變形量在應力方向改變時會產生一極大 值，因此本發明提供了以下之解決方法。又底切現象也會 降低鎢插塞4 0與下層之附著力，使其更容易發生拔出之現 象。 在第2 ( d )圖中，則是利用一時間控制來決定化學機械研磨 之施行時程。在此實施例中，在鎢金屬層4 0厚度被研磨掉 8 0 %時，意即晶片所受之應力方向改變時，即為所需要之 厚度。意即計算出移除8 0 鳥金屬層4 0厚度所需之時間， 並以之為時程來進行化學機械研磨移除步驟。以形成如第 2 ( d )圖所繪示之，暴露在開口 2 5外並與鎢插塞4 5連結之鎢 金屬層4 0。接下來則按照各製程所須之圖形結構去逐一施 行各步驟，而在此實施例第2 ( e )圖中，則是在鎢插塞之後 繼續沉積一層氮化鈦/鈦之底層抗反射層5 0，接著是沉積 金屬層6 0、氮化鈦/鈦之頂部抗反射層7 0以及氮氧化矽之

第11頁 1236096 五、發明說明（7) 阻障層8 0。沉積 金屬層6 0、頂部 驟，使其具有如 由上述本發明較 點，藉由選擇晶 學機械研磨步驟 完上述之 抗反射層 第2(e)圖 佳實施例 片於所受 ，使晶片 之插塞受到一向上之力 雖然本發明已以一較佳實 定本發明，任何 範圍内，當可作 圍當視後附之申 熟習此技 各種之更 請專利範 各層之後，對底層抗反射層5 0、 7 0與阻障層8 0層進行微影蝕刻步 所繪示之結構。 可知，應用本發明具有下列優 應力方向改變之時間點來停止化 不因應力方向突然改變而使晶片 量而被拔出。 施例揭露如上，然其並非用以限 藝者，在不脫離本發明之精神和 動與潤飾，因此本發明之保護範 圍所界定者為準。

第12頁 1236096 圖式簡單說明 【圖式簡單說明】 為讓本發明之上述和其他目的、特徵、和優點能更明顯易 懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說 明如下： 第1圖是習知技術之一實施例的一種剖面示意圖。 第2圖係繪示依照本發明一較佳實施例的一種剖面示意 圖。 【元件代表符號簡單說明】 1 0 :基材 2 0 :氧化層 2 5 ··開口 3 0 :阻障層 4 0 :鎢金屬層 4 5 :鶴插塞 5 0 :底層抗反射層 6 0 :金屬層 7 0 :頂層抗反射層 8 0 :氮氧化矽層

第13頁

Claims (1)

1236096 六、申請專利範圍 1 . 一種金屬插塞的製作方法，該方法至少包含： 形成一開口於一基材之上之一介電層之内； 填入一導體層於該開口内及覆蓋該介電層之上； 以一平坦化製程移除部分該導體層並殘留部分該導體層於 該介電層之上； 形成一金屬層於該導體層之上；以及 圖案化該金屬層及該導體層。 2.如申請專利範圍第1項所述之金屬插塞的製作方法，其 中該介電層可以為一氧化層。 3 .如申請專利範圍第1項所述之金屬插塞的製作方法，其 中該導體層可以為一鐫金屬層。 4. 如申請專利範圍第1項所述之金屬插塞的製作方法，其 中該平坦化製程係為一時間控制化學機械研磨製程。 5. 如申請專利範圍第1項所述之金屬插塞的製作方法，其 中該時間控制化學機械研磨製程係由該基材所受應力之方 向改變點來決定該化學機械研磨步驟之施行時程，即於該 應力之方向改變點停止研磨。 6. 如申請專利範圍第1項所述之金屬插塞的製作方法，其 中形成該導體層之前更包括形成一阻障層於該開口之内。

第14頁 1236096 六、申請專利範圍 7. 如申請專利範圍第1項所述之金屬插塞的製作方法，其 中形成該導體層之材質為鎢金屬。 8. 如申請專利範圍第7項所述之金屬插塞的製作方法，其 中該阻障層係為氮化鈦/鈦之複合材質層。 9. 一種預防插塞拔出之方法，係可使用於一半導體插塞 製程中，該方法至少包含： 形成一氧化層於一基材上； 對該氧化層進行微影蝕刻步驟，以使該氧化層具有一開口 以供填充插塞金屬材； 形成一阻障層於該氧化層、該開口内壁之該氧化層與該開 口内裸露之該基材上； 以金屬填滿該開口並形成一金屬層於該阻障層上；以及 以一時間控制化學機械研磨製程移除部分該金屬層至該基 材所受應力之方向改變為止。 1 0.如申請專利範圍第9項所述之預防插塞拔出之方法， 係可應用於接觸窗插塞製程中。 1 1.如申請專利範圍第9項所述之預防插塞拔出之方法， 係可應用於介層窗插塞製程中。

第15頁 1236096 六、申請專利範圍 1 2.如申請專利範圍第9項所述之預防插塞拔出之方法， 其中該時間控制係由該基材所受應力之方向改變點來決定 該化學機械研磨步驟之施行時程，即於該應力之方向改變 點停止研磨。 1 3. —種降低晶片應力之方法，係可使用於一半導體插塞 製程中，該降低晶片應力之方法至少包含： 形成一氧化層於一基材上； 對該氧化層進行微影蝕刻步驟，以使該氧化層具有一開口 以供填充插塞金屬材； 形成一阻障層於該氧化層、該開口内壁之該氧化層與該開 口内裸露之該基材上； 以金屬填滿該開口並形成一金屬層於該阻障層上；以及 以一時間控制化學機械研磨製程移除部分該金屬層至該基 材所受應力之方向改變為止。 1 4.如申請專利範圍第1 3項所述之降低晶片應力之方法， 係可應用於接觸窗插塞製程中。 1 5.如申請專利範圍第1 3項所述之降低晶片應力之方法， 係可應用於介層窗插塞製程中。 1 6 .如申請專利範圍第1 3項所述之降低晶片應力之方法， 其中該時間控制係由該基材所受應力之方向改變點來決定

第16頁 1236096 六、申請專利範圍 該化學機械研磨步驟之施行時程，即於該應力之方向改變 點停止研磨。 1 7. —種插塞結構，係可使用於一半導體插塞製程中，該 結構至少包含： -柱狀部分，係填充於位於一介電層之一開口内；以及 一平面部分，位於該介電層之上，覆蓋該開口並與該柱狀 部分連接，係與該柱狀部分藉由同一沉積製程而形成。 1 8.如申請專利範圍第1 7項所述之插塞結構，其中該介電 層係沉積於一基材上。 1 9 .如申請專利範圍第1 7項所述之插塞結構，其中該介電 層係藉由微影與蝕刻步驟，以使該介電層具有該開口以供 填充插塞金屬材。 2 0 .如申請專利範圍第1 7項所述之插塞結構，其中該平面 部分之厚度，係藉由該基材於化學機械研磨時所受應力之 方向改變點所決定。 2 1 .如申請專利範圍第1 7項所述之插塞結構，其中該平面 部分之厚度，係可藉由一時間控制於該基材所受應力之方 向改變時停止該化學機械研磨步驟，來達到所需之該金屬 層厚度。

第17頁