TWI235555B - DAC DC offset calibration method and related apparatus - Google Patents

DAC DC offset calibration method and related apparatus Download PDF

Info

Publication number
TWI235555B
TWI235555B TW093130224A TW93130224A TWI235555B TW I235555 B TWI235555 B TW I235555B TW 093130224 A TW093130224 A TW 093130224A TW 93130224 A TW93130224 A TW 93130224A TW I235555 B TWI235555 B TW I235555B
Authority
TW
Taiwan
Prior art keywords
value
digital
compensation
converter
item
Prior art date
Application number
TW093130224A
Other languages
English (en)
Other versions
TW200533085A (en
Inventor
Chia-Yi Chang
Yeou-Jyh Tsai
Original Assignee
Mediatek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mediatek Inc filed Critical Mediatek Inc
Priority to US10/906,543 priority Critical patent/US7084794B2/en
Priority to DE200510011916 priority patent/DE102005011916A1/de
Application granted granted Critical
Publication of TWI235555B publication Critical patent/TWI235555B/zh
Publication of TW200533085A publication Critical patent/TW200533085A/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1009Calibration
    • H03M1/1014Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1023Offset correction
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1009Calibration
    • H03M1/1014Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Description

1235555 九、發明說明: 【發明所屬之技術領域】 本發明係相關於數位類比轉換器,尤指一種可校正數位類比轉 換器之直流偏移效應的方法與相關裝置。 【先前技術】 在一般的通成糸統中,不論使用的是何種調變技術,基本上都 必須透過數位類比轉換器(digital to analog converter,DAC) 將調變後的訊號傳送出去。對於系統設計者來說,一般可以將數 位類比轉換器視為理想的元件,也就是可以無失真地將數位訊號 轉換為類比訊號的元件。 然而,數位類比轉換器還是難免會有一些不理想的效應,其中 一種不理想的效應稱為「直流偏移」(DC 〇ffset)效應。在忽略 量化效應(quantization effect)的影響時,數位類比轉換器的 轉換曲線會如第1圖所示,其中,X是輸入至數位類比轉換器的 數位值,y則是數位類比轉換器所輸出之類比訊號的大小。在理想 的情形下,數位類比轉換器的訊號轉換曲線應該要像第1圖所示 的實線一樣,亦即要通過原點,然而,由於直流偏移效應的影響, 真正的轉換曲線卻會如第i圖所示的虛線一樣,並沒有通過原 點’也就是說’即使輸入數位類比轉換器的數位值X是〇,其所 1235555 輪出的類比訊號y卻會具有不為〇 移效應會影響通訊系統的傳輪品心=;:二偏 系統而言,_想辦法解決直流偏移效應的ς要4輸„貝的 類蝴哺換糾直流偏觀象,可喊擇觸輸入數位 、、盗的數位訊號或其所輪出的類比訊號進行補償,而一般 由作,多是在數他號尚未觀_比峨之前,對於數位訊號 的母-個樣本(sample)增/減一個偏移量,來消除掉直流偏 移現象。使用此種作法的主要原目,是因為數位補償方式會較類 比補償方式更為準確及穩定。 基本上’數位類比轉換n的直流偏移量可能會隨著不同的 而有所改變,所峨佳的作法,是在每次職的時候,或是在每 一次要傳送資料之前,量測出直流偏移量,然後再依據量測所的 得結果進行猶。絲鉢料兼具收發功能 ,則可以將傳送路 徑中的數位類比轉換器與接收路徑中的類比數位轉換器( to digital converter ’ ADC)對接,利用接收路徑中的類比數位 轉換器當成量測器來得到數位類比轉換器直流偏移量。 然而並非只有數 >[立類比轉換器才有直流偏移的不理想效^,類 比數位轉換器亦會有直流偏移的現象,因此數位類比轉換器實際 丄235555 的轉換公式以及類比數位轉換哭给 方程式!、2所示。 ί _轉換公式會分別如以下的 方程式 1 ·· y=pYX · (x〜Xc)
方私式 2 · Z=pzy · y + 2D
器所輸出(或是輸入至類:::::^—_換 ^.g 、Π 之類比訊號的大小、pYX 換曲線的斜率讀類比數位轉換器之轉 轉換器的織織。Μ撤_讓與類比數位 兴^臟位轉換器而言,如是—個可以輕易量測出來的值。 ^數位Γ 峨位轉換^的輸人端接地,量測其所輸出 的數位值,即· ZD的大小。至於要量測XC的時候,習知技 術的作法首先會將在數位類比轉換器與類比數位轉換器對接,缺 L入_ 0 _健細舰她,輸 器所輸出陳健ZE。由繼W蝴,讀其他各= 的關係會如方程式3所示。 方程式 3 : ΖΕ=ρζγ · ργχ · ( 〇—Xc)+Zd=—邮·处〜 1235555 其中 Pzx=Pzy · Pyx 由於在不同的晶片上,Pzx可能會具有不相同的值,因此在習 知技術的作法中,必須要量测許多樣本晶片的吻值,並 出之pzx的平均值内建於各個晶片之中。而使用内建的Pzx值,Z 及已知的ZE、ZD值,各個單獨的系統即可計算出錄位類比轉換 器的直流偏移值xe,再藉由計算出的直流偏移值处對輸入至數位 類比轉換H的數他號進行補償,即可_植鋪比轉換器的 直流偏移縣。其巾,Xe的計算方式如方程式4所示。 方程式 4 ·· xc=(Zd-Ze) /ρζχ 一而上述的躲卻m畴在,首先,此種作法必須先對大 量的樣本晶片量測參數pzx的大小,以將得出平均值内建於各個 晶片之中。而且此-内建的斜率值對於每—個不同的晶片而古不 一定是準麵,習知技術的作法,不—定麟針對各個 具有不同特性的^確實_除掉數位類比轉換⑽直流偏移現 象0 1235555 【發明内容】 因此本發明的目的之在於提供—種可以不内建的參數 即計算出數位類比轉換器的直流偏移值,並進行補償的方法食相 關裝置。 ^ 本發明所麟之方法制來校正—數位継轉換器的直流偏 移效應,其包含有以下步驟··輸人—第—數值至該數位類比轉換 器以產生一第一量測值;輸入一第二數值至該數位類比轉換器以 產生一第二量測值;以不使用一預設校正參數的方式,依據該第 一、第一數值以及該第一、第二量測值計算出一直流補償值;以 及’使用該直流補償值來校正該數位類比轉換器之直流偏移。 另外’本發明還揭露一種用來校正一數位類比轉換器之直流偏 移效應的裝置,其包含有一計算模組以及一補償模組。該計算模 組係連接於數位類比轉換器,用來以不使用一預設校正參數的方 式,依據一第一數值與一第二數值以及一第一量測值與一第二量 測值計算出該數位類比轉換器的一直流補償值。該補償模組係連 接於數位類比轉換器以及該計算模組,用來使用該直流補償值來 校正該數位類比轉換器之直流偏移。 1235555 【實施方式】 為了避免在對數位類比轉換器進行校正時,由於使用了内建的 參數而造成校正上的不精確以及其他方面的問題,本發明的作法 將使用兩點内插的方式,來求出數位類比轉換器精確的直流偏 移’並針對其進行校正,而不需如習知技術一般,事先量測大量 的樣本以得出所需之參數(例如前述的斜率值pZX),亦不需將得 出之參數内建於各個系統之中,故可避免掉習知技術所面臨的問 題0 在奴;k正數位類比轉換器220的直流偏移時(其中,數位 類比轉換請G可以是位於_通訊裝置巾之發射路徑上的數位類 比轉換器),本發明的作法可以先將數位類比轉換器22〇的輸出 端連接至4比數位轉換II 23Q的輸人端(其巾,.若該通訊裝置 兼具收發魏,_比數轉咖可以是麵絲置中位於 接收路徑上_比數位魏器,然韓發龍从此細,並將 類比數位轉換n咖的細端連接至—計算模組_ 置的連接方式會如第2圖所示。 分衣 第3圖為本發明&正數位類轉換器之的 圖,以下將配合第2 _^ μΜΊ,,Α 裝置未構絆細說明第3圖中的各個步驟。 1235555 首先,於步驟310中,耠入一筮一去m 輪^ 一數值&至數位類比轉換器 220 ’並虿測類比數位轉掻 ㈣视士 職為230所輪出的一第一量測值21。於 , ,輪入一第二數值&缝位類比轉換器220,並量 測類比數轉換器咖所輪㈣—第二量啦&。透過這兩個步 驟,即可得出以下的方程式5、6。 方程式 5 ·· Zl = Pzx · (Xi-xc)+Zd 方程式 6 ·· Ζ2=ρζχ · (X2—xc)+Zd 上述兩個方程式共包含有兩個未知數,分別是吻以及处,故 透過這兩個方卿卩可贿出XG以及ρζχ的㈣此,於步驟咖 中,計算模組240可以在不使用預設校正參數的方式,依據第一、 第二數仏、Χ2以及第-、第二量測值ζι %計算出—直流補償 值xc。此處計算輸240可財兩種計算方式,第—種方式是直 接使用以下之方程式7計算出Xc的值。 方程式 7 : xc = [(Z2-ZD) · Xi — (Zi—Zd) · χ2] / (ζ2〜^ 第二種方式則是計算模組24〇先計算出斜率值吻,再將得 出的斜率值ΡΖΧ代入方程式5 (或方程式6,或甚至代入由其他輸 入輸出輸出值所構成的方程式)之中以得出直流補償值处,此: 1235555 計算的過程則如以下兩個方程式所示。 方程式 8:Ρζχ = (Ζ2〜Ζι)/(χ2—χι) 方程式 9 : xc = χ卜[(zi—Zd)/ρζχ] 由於在本發明的作法中並未使用到可能不準確的預設參數, 因此计异細240最終所求出的錢補償值可哺確地代表 數位類比轉換H ’的錢偏移現象,因此,於步驟㈣令,將 各4置切換回正彳模^下所在的位置之後(例如,將數位類比轉 換器220切換回該if訊裝置的發射路徑中,以及將類比數位轉換 器230切換回該通訊裝置的接⑽徑中),即可使用位於數位類 比轉換器220前端的-補倾組(可歧—加法器),依據計算 模組240所求出的直流補償值Xc進行補償,亦即,將正常模式下 輸入至數位類比轉換器220的各個數位值皆減去所計算出的直流 補償值Xc’即可達到校正數位類比轉換器22〇之直流偏移的功效。 相較於習知技術,本發明的作法確實有其優點存在,首先, 本發明並不需要使用額外的記憶體空間來儲存用於直流偏移校正 的預設參數(因為本發明的作法並不會使用到任何的預設來數), 此外,對於各個可能會具有不同特性的晶片,本發明都可以準確 地计异出其數位類比轉換器的直流偏移量,並以數位方式進行梦 1235555 準的補傾。還有一點就是即使在同一個晶片當中,有可能會因為 溫度或其他因素的變化造成晶片的特性改變,而本發明的作法即 使在晶片特性改變的情形下,依舊可以準確地補償掉數位類比轉 換器的直流偏移效應,這些都是本發明優於習知技術的地方。 以上所述僅為本發明之較佳實施例,凡依本發明申請專利範 圍所做之均等變化絲飾,皆應屬本發明之涵蓋範圍。 【圖式簡單說明】 第1圖為數補轉換器之魏曲_示意圖。 第2圖為本發日月量測數位類比轉換器之直流偏移值時之裝置架構 圖的一個例子。 ^ 第3圖為本發明所提出之方法的—實施例流程圖。 【主要元件符號說明】 220 數位類比轉換器 230 類比數位轉換器 240 計算模組

Claims (1)

1235555 十、申請專利範圍: 1· 一種校正一數位類比轉換器之直流偏移(DC offset)的方 法,其包含有: 輸入一第一數值至該數位類比轉換器以產生一第一量測值; 輸入一第二數值至該數位類比轉換器以產生一第二量測值; 以不使用i設校正參數的方式,依據該第―、第二數值以及 該第一、第二量測值計算出一直流補償值;以及 使用該直肖償值來校正該數_比轉換^之直流偏移。 2·如申請專利範圍第丄項所述之方法,其係使用該直流補償值 來調整輸入至該數位類比轉換器之數位值。 3.如申請專利範圍第!項所述之方法,其中該第一、第二量測 值係分別對應於以該第一、第二數值輸入該數位類比轉換器 時,該數位類比轉換器所輸出之訊號。 4. 其另包含有: 一類比數位轉換器之輸 如申請專利範圍第1項所述之方法, 將該數位類比轉換器之輸出端連接於 入端; 12 1235555 5·如申明專利範圍第4項所述之方法,其中該類比數位轉換器 之直机偏移值係為ZD,而該方法係使用以下公式來計算出該 直流補償值: Xc - 1{ζ2~ΖΌ) · Xl-(Zi-zD) . X2] I (Z2_Zl); 其中xc係為該錢補償值,以轉鋪—數值,&係為該第 一數值,Z1係為該第一量測值,Z2係為該第二量測值。 6·如申請專利範圍第4項所述之方法,其中計算出該直流補償 值的步驟係包含有·· 依據該第-、第二數伽及該第—、第二量曝計算出一斜率 值;以及 依據該斜率值、該第-數值、以及該第—量測值計算出該 補償值。 W
7.如申請專利範圍第6項所述之方法,其中該類比數位轉換器 之直流偏移值係為ZD,該方法分別使用以下公式來 ▲ 斜率值以及該直流補償值: 鼻出4 pzx = (Z2-Zl) / (x2—Xl);以及 Xc = Xi-[(zi-zD) /ρΖχ]; 其中Pzx係為該斜率值,Xc係為該直流補償值,&係為該第 13 1235555 一數值,X2係為該第二數值,Ζι係為該第一量測值,句係為 該第二量測值。 8. 9· 10. 如申請專利範圍第1項所述之方法,其係應用於一發射器 (transmitter)或收發器(transceiver)中。 一種权正一數位類比轉換器之直流偏移的裝置,其包含有·· 口十^模、、且’連接於數位類比轉換器,用來以不使用一預設校 正參數的方式,依據-第—數值與—第二數值以及一第 一量測值與—第二量雕計算㈣麻触轉換器的-直流補償值;以及 -補償模組’連接魏鋪比職如麟計算模組,用來使 用該直流補償值來校正該數位類比轉換器之直流偏移。 如申請專利範圍第9項所述之裝置,其中該補償模组係使用 該直流補償絲触輸人魏鋪比觀^數位值。 如申請專利範圍第9項所述之裝置,其中該第―、第二量測 值係分別對應於以該第一、第-I伯私 弟一數值輸入垓數位類比轉換器 時,該數位類比轉換器所輪出之訊號。 11. 1235555 12. 如申請專利範圍第9項所述之裝置,其另包含有: 、數位轉n輸人端俩胁該触類轉換器之輸 出端,其輪出端則連接於該計算模組; 其中該第-、第二制值係分卿應於_第—、第二數值輸 入該數位舰無科,細_位娜騎触之訊號。 13·如申請專利細第12項所述之裝置,其中該類比數位轉換 =之纽偏移值係為如,而該計算模組係使用以下公式來計籲 异出該直流補償值: Xc = [(Z2-ZD) · Xl-(Zl-ZD) . Χ2] ! (ζ2_Ζι) β 其中处係_錢補償值,Χ1_該第—練,&縣該第 二數值,Zl係為該第—量測值,Ζ2係為該第二量測值。 如申請專利範圍第12項所述之褒置,其中該計算模組先依 據該第-、第二數值以及該第一、第二量測值計算出一斜率鲁 值,再依據該斜率值、該第一數值、以及該第一量測值計算 出該直流補償值。 15.如申請專利範圍f 14項所述之裳置,其中該類比數位轉換 器之直流偏移值係為ZD ’該計算模組分別使用以下公式來計 算出該斜率值以及該直流補償值: 15 1235555 pzx = (¾ — Ζι) / (X2 —Xl);以及 Xc = Xl — [(Zl—ZD) /pzx]; 其中pzx係為該斜率值,Xc係為該直流補償值,XI係為該第 一 一數值,X2係為該第二數值,Ζ!係為該第一量測值,Z2係為 ‘ 鲁 該第二量測值。 16.如申請專利範圍第9項所述之裝置,其中該裝置以及該數位 類比轉換器係設置於一發射器(transmitter)或收發器 _ (transceiver)之中0 十一、圖式:
16
TW093130224A 2004-03-18 2004-10-06 DAC DC offset calibration method and related apparatus TWI235555B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/906,543 US7084794B2 (en) 2004-03-18 2005-02-24 DAC DC offset calibration method and related apparatus
DE200510011916 DE102005011916A1 (de) 2004-03-18 2005-03-15 Verfahren und Vorrichtung zur Kalibrierung des Gleichspannungs-Offset eines Digital/Analog-Wandlers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US52123804P 2004-03-18 2004-03-18

Publications (2)

Publication Number Publication Date
TWI235555B true TWI235555B (en) 2005-07-01
TW200533085A TW200533085A (en) 2005-10-01

Family

ID=35042147

Family Applications (2)

Application Number Title Priority Date Filing Date
TW093130224A TWI235555B (en) 2004-03-18 2004-10-06 DAC DC offset calibration method and related apparatus
TW093131387A TWI262656B (en) 2004-03-18 2004-10-15 Method and related apparatus for calibrating gain mismatch between two DACs

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW093131387A TWI262656B (en) 2004-03-18 2004-10-15 Method and related apparatus for calibrating gain mismatch between two DACs

Country Status (3)

Country Link
US (2) US7084794B2 (zh)
CN (2) CN1671053A (zh)
TW (2) TWI235555B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI235555B (en) * 2004-03-18 2005-07-01 Mediatek Inc DAC DC offset calibration method and related apparatus
US7382297B1 (en) 2005-12-08 2008-06-03 Marvell International Ltd. Transmitter I/Q mismatch calibration for low IF design systems
US8174415B2 (en) * 2006-03-31 2012-05-08 Silicon Laboratories Inc. Broadcast AM receiver, FM receiver and/or FM transmitter with integrated stereo audio codec, headphone drivers and/or speaker drivers
US8264387B2 (en) * 2006-03-31 2012-09-11 Silicon Laboratories Inc. Transceiver having multiple signal processing modes of operation
US7486114B2 (en) * 2006-05-17 2009-02-03 International Business Machines Corporation Signal detector with calibration circuit arrangement
US7339508B2 (en) * 2006-06-23 2008-03-04 Analog Devices, Inc. Digital to analog converter with shared calibration
CN101494443B (zh) * 2008-01-23 2011-10-12 财团法人工业技术研究院 直流偏移校正电路及方法
JP2010054218A (ja) * 2008-08-26 2010-03-11 Toyota Central R&D Labs Inc デジタル信号処理装置及びそれを有するフェーズドアレイレーダ
US7952507B2 (en) * 2009-07-09 2011-05-31 Intersil Americas Inc. Programmable segmented digital-to-analog converter (DAC)
US7961130B2 (en) * 2009-08-03 2011-06-14 Intersil Americas Inc. Data look ahead to reduce power consumption
US8451150B2 (en) * 2010-04-11 2013-05-28 Mediatek Inc. Transceiver and method for converting signals of the transceiver thereof
DE102014205567B4 (de) 2014-03-26 2017-01-26 Schaeffler Technologies AG & Co. KG Nockenwellenverstelleinrichtung
US9813265B2 (en) 2015-04-14 2017-11-07 Gainspan Corporation Receiver DC offset calibration with antenna connected
CN105227184B (zh) * 2015-10-09 2018-07-03 武汉永力科技股份有限公司 一种adc/dac信号数字校正方法及系统
TWI666880B (zh) 2018-11-16 2019-07-21 瑞昱半導體股份有限公司 應用在數位類比轉換器的校正方法及相關的電路
CN111211785B (zh) * 2018-11-22 2023-04-07 瑞昱半导体股份有限公司 应用在数字模拟转换器的校正方法及相关的电路
US10355706B1 (en) 2018-11-28 2019-07-16 Guzik Technical Enterprises Equalization of sub-DAC frequency response misalignments in time-interleaved high-speed digital to analog converters
US10608655B1 (en) * 2018-12-06 2020-03-31 Analog Devices, Inc. Inter-stage gain calibration in double conversion analog-to-digital converter

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE240106C (zh)
DE3142152C2 (de) 1981-10-23 1984-05-24 Siemens AG, 1000 Berlin und 8000 München Vorrichtung zum automatischen Abgleich der Kennlinie einer Ablenkeinheit
JPH0628340B2 (ja) * 1985-12-24 1994-04-13 ソニ−・テクトロニクス株式会社 アナログ・デジタル変換装置用校正方法
JPH03205921A (ja) * 1990-01-08 1991-09-09 Hitachi Denshi Ltd デジタイザ回路
US5278558A (en) * 1992-07-21 1994-01-11 Rockwell International Corporation High accuracy digital to analog converter adjustment method and apparatus
US6154158A (en) * 1998-06-30 2000-11-28 Qualcomm Incorporated Digital-to-analog converter D.C. offset correction comparing converter input and output signals
US6351228B1 (en) * 1999-02-03 2002-02-26 Hitachi Electronics Engineering Co., Ltd. Digital calibration method and apparatus for A/D or D/A converters
US7110531B2 (en) * 2000-02-17 2006-09-19 Analog Devices, Inc. Isolation system with analog communication across an isolation barrier
US6501405B1 (en) * 2000-06-13 2002-12-31 Ikanos Communication, Inc. Method and apparatus for digital to analog conversion with distortion calibration
US6667703B1 (en) * 2002-08-30 2003-12-23 Lsi Logic Corporation Matching calibration for digital-to-analog converters
US6707404B1 (en) * 2003-04-21 2004-03-16 Texas Instruments Incorporated Integral nonlinearity error correction circuitry and method for DAC
TWI235555B (en) * 2004-03-18 2005-07-01 Mediatek Inc DAC DC offset calibration method and related apparatus

Also Published As

Publication number Publication date
TW200533084A (en) 2005-10-01
US7084794B2 (en) 2006-08-01
US20050219087A1 (en) 2005-10-06
US20050219092A1 (en) 2005-10-06
CN1671052A (zh) 2005-09-21
US7053805B2 (en) 2006-05-30
TWI262656B (en) 2006-09-21
CN1671053A (zh) 2005-09-21
TW200533085A (en) 2005-10-01

Similar Documents

Publication Publication Date Title
TWI235555B (en) DAC DC offset calibration method and related apparatus
JP5078045B2 (ja) 信号をデジタル化する装置及び方法
TW200833153A (en) System and method for calibrating phase and gain mismatches of an array microphone
JP3856470B2 (ja) 多重電荷再分配変換を有するアナログ/ディジタル変換器
JP3863977B2 (ja) A/d変換器の補正方法および装置
US20040170244A1 (en) Receiver for clock and data recovery and method for calibrating sampling phases in a receiver for clock and data recovery
WO2006083199A1 (en) Estimation of timing errors in a time-interleaved analog to digital converter system
CN102075464A (zh) Tiadc系统通道误差的联合估计及实时校正方法
TW200807888A (en) A calibration apparatus for mismatches of time-interleaved analog-to-digital converter
JP2019526844A (ja) アイソクロナスデータストリームを制御するためのシステムおよび方法
TW200541324A (en) High-speed video signal processing system
JP2002325027A (ja) サンプリング・レート変換のための装置及び方法
US20070046514A1 (en) Asynchronous sample rate correction by time domain interpolation
JP4365821B2 (ja) デジタイザ装置、波形発生装置、変換方法、波形発生方法、及びそのプログラムを記録した記録媒体
WO2002065690A1 (fr) Circuit integre a semi-conducteurs
EP1605275A2 (en) Electronic meter digital phase compensation
JP4953714B2 (ja) エンコーダ出力の内挿方法及び内挿回路
TWI355198B (en) An analog front end device
JP2008312211A (ja) アナログ信号処理システム、並列アナログ/デジタルコンバータシステム、および不整合除去方法
TWI344005B (en) Calibrating signals by time adjustment
US20020039075A1 (en) Digital-analog converting circuit
EP2324612A1 (en) Polar transmitter
JP2008020394A (ja) 電力計測部ic回路
JP2003060509A5 (zh)
TW202016501A (zh) 晶片內建曲率校正架構及其方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees