TWI262656B - Method and related apparatus for calibrating gain mismatch between two DACs - Google Patents

Method and related apparatus for calibrating gain mismatch between two DACs Download PDF

Info

Publication number
TWI262656B
TWI262656B TW093131387A TW93131387A TWI262656B TW I262656 B TWI262656 B TW I262656B TW 093131387 A TW093131387 A TW 093131387A TW 93131387 A TW93131387 A TW 93131387A TW I262656 B TWI262656 B TW I262656B
Authority
TW
Taiwan
Prior art keywords
digital
gain
analog
converter
value
Prior art date
Application number
TW093131387A
Other languages
English (en)
Other versions
TW200533084A (en
Inventor
Chia-Yi Chang
Yeou-Jyh Tsai
Original Assignee
Mediatek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mediatek Inc filed Critical Mediatek Inc
Priority to US10/906,968 priority Critical patent/US7053805B2/en
Priority to DE200510012390 priority patent/DE102005012390B8/de
Publication of TW200533084A publication Critical patent/TW200533084A/zh
Application granted granted Critical
Publication of TWI262656B publication Critical patent/TWI262656B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1009Calibration
    • H03M1/1014Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1023Offset correction
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1009Calibration
    • H03M1/1014Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Description

1262656 九、發明說明: 【發明所屬之技術領域】 本發明係相關於數位類比轉換器,{指一種用以校正二數位類 比轉換為間之增盈不平衡之方法與相關裝置。 、 【先前技術】 在一般的數位通訊系統中,不論使用的是何種調變技術,基本 上都必/頁透過數位類比轉換器(digital t〇 anal〇g⑺爪如过,dac) 將調變後的數位訊號轉換成類比訊號,並做進一步的處理後,如 升頻、放大功率等,然後傳送出去。對於系統設計者來說,一般 可以將數位類比轉換器視為理想的元件。然而,發射器中的數位 類比轉換器還是難免會有一些不理想的效應,其中一種不理想的 效應稱為「同相正交增益不平衡」(IQgahMsj^ch)效應。也就 疋0兒’在發射器中,同相通道(in-phasechannel)中數位類比轉換 态的增站(gain)會與正交通道(qUacjratiirechannel)中數位類比轉 換器的增益存有些許的誤差。而此種不理想的效應會影響通訊系 統的傳輸品質,對於一些需要高傳輸品質的系統而言,必須想辦 法解決這個問題。 一般而言,對於同相正交增益不平衡效應的補償方式可以分為 1262656 數位式補彳胃及類比式補償兩麵態。所謂的數位補償方式,就是 在發㈣同相(或正交)通道中練減號輸人錄位類比轉換 器之前’於數位領域先對訊號進行調整。然而,此種數位補償方 式所需的運算量較A,因此—般的作法都是使賴比補償的方 式亦即在數位5臟轉換為類比訊號之後,再使用類比的增益放 大器來消除增益不平衡現象。 在欲消除發射器同相與正交通道中數位類比轉換器之增益不 平衡效應日^,習知技術的祕會運时發种既有醜比數位轉 換器(analog t0 digital _erter,ADC)作為量測增益不平衡大小 的工具。請參閱第1圖與第2圖,這兩個_為習知技術在量測 增益不平衡時所設置的裝置架構圖。魏,在第丨圖之中,習知 技術係將發射器中同相通道(以下將簡稱為工通道)之數位類比轉 換器U0的輪出端接到接收器中说道之類比數位轉換器(她㈣ digital converter,ADC) 13〇的輸入端,並將發射器中正交通道(以 下將簡稱為Q通道)之數位類比讎器12Q的輪出端接到^收器 中Q通道之類比數位轉換器140的輸入端。此時計算單元15〇戶^ 接收到的數位值乙與办會分別如以下之方程式所示: 方程式1 方程式2
Zi=Pzyi · pYXI . Xl
Zq P zyq P yxq · Xq 1262656 其中~與~分別為發射 一 120的增益值;ρζγι與八 、正父數位類比轉換器110、 槌口η ηη ” ZYQ刀別為接收器之同相、正六畔垂 換态130、14〇的增益值。 正乂痛比數位轉 右、屯瓜設定為相同的值, 厶後,可得出以下之方程式· 早兀〗如將乙除以 miz^^Pmlp 方程式 3 PYXQ) (X/Xq)^ * G. - 2 其中,Grx=Pzyi/pzyq代表接收 130、⑽之間的增益不平衡,G Q通道類比數位轉換器 十衡Gra~pYXI/pYXQ則代表發射器τ、 Q通道數位類比轉換器11Q、12Q之間的增益不平衡。 接下來,在第2圖之中’習知技術係將發射器中j通道之數位 類比轉換器110的輸出端接到接收器中Q通道之類比數位轉換器Φ 140的輸入端,並將發射器中Q通道之數位類比轉換器12〇的輸出 端接到接收器中I通道之類比數位轉換器13〇的輸入端,此時計算 單元150所接收到的數位值乙與2;q會分別如以下之方程式所示··
Zl= p ZYI · )0 YXQ · XQ 方程式 4
Zq^Pzyq · pYX! · χτ 方程式 5 1262656 z Μ定為相同的值’則經由計算單元15(3將Zl除以 Q後可传出以下之方程式: R2=(Zi/zq)气 Pzyi/Pzyq) ^ {Ρύχ^Ρ^) · (Xq/Xi) = Grx/Gtx 方程式6 f過方私式3與方程式6,計算單元15Q可以很容易的計算出 °^grx的值’分別如以下之方程式所示: 方程式7 方程式8 /計算出發射器I、Q通道巾數姻比轉換㈣增益不平衡‘ 之後在正常的傳送模式下,習知技術的系統則會將 成如第3_示的架構,亦即㈣通道(亦可以是〗通道;中的 數位類比轉換11 12(3的輸出端連接至-增益放大H 160,利用增益 放大器160將數位類比轉換器12〇所輸出的類比訊號Yq放大成 ^以補償數位類比雛g 110與12〇之間增益不平衡的效應, ,時數位類比轉換器no的增益將會等於數鋪比轉換器丨2〇的增 皿乘上增盈放大器16〇的增益。然而,增益放大器脱的增益係由 拴制值C所決疋,習知技術的計算單元必須内建有增益放大器 160的增益與控制值之間的對應關係,才有辦法依據心的值計算 出欲4除增盈不平衡效應時所需使用的校正控制值Cc。 1262656 二大:的增益與控制值,應關係 予,死中的方式’則必須先對—定數量 測,再將墙崎植梅 2本進行量 使對單n ^ 从#會有相同的特性參數,即 早個B日片而έ,不同時間的特性參數也不 此使用習知技術的作法,不一定能夠針 ‘,因 片確實地消除掉發射器工、Q通道 施有不同特性的晶 現象。 八碑益不平衡 【發明内容】 因此本發明的目的之一, 夹數,在於提供一種可以不使用内建的特性j㈣咖權不平狀方法 裝置 根據以下之一實施例,. bhM^ w . 尽^月係揭絡一種校正一第一數位類 比轉換盗與一第二數位類 匕轉換為間之增解平衡之方法,該第 —數位類比轉換器係電連接於一捭兴二 ^/ 、曰皿放大态,垓方法包含有··計 r该弟一數位類比轉換器 、, ^ 了應之一弟一增盃值,·使用一第一控 制值L·制该增益放大器之择兴 曰皿亚计异该弟二數位類比轉換器與 口/習证放大态所對應之一第— 牙一〜Μ值,使用一第二控制值控制該 l262656 U放大$之增i ’亚計#該第二數位類比賴器與該增益放大 器所對應之-第三增益值;以不伽預設特性參數之方式,依據 該第一、第二、第三增雜以及該第_、第二控制值計算出一校 正控制值;以及使用該校正控嫩來控繼增益放大器之增益, 以校正該第-數健轉換轉鶴二數_轉換益 不平衡。 根據以下之另-實施例,本發明係揭露還—種校正—第一數位 _轉換器與-第二數位類比轉換器間之增益不平衡之方法,該 第-數位规轉齡係連接於—增益放大器,該方法包含有··使 用第-控制值控制該增益放大器之增益,並計算一第一路徑相 I於第一路梭間之一第一增益比;使用該第一控制健繼增 皿放大為之’並計算—第三路徑相較於—第四路徑間之一第 一牦贫比,使用一第二控制值控制該增益放大器之增益,並計算 4第三路徑相較於該第四路徑間之一第三增益比 ;以不使用預設 ^生參數之方式,依據該第―、第二、第三增益比以及該第一、 第一控制值计异出該校正控制值;以及使用該校正控制值來控制 放大n之增益,以校正該第—數減比轉換雜該第二數 位Θ比轉換糾之增益不平衡。其中,該第—路徑係對應該第一 =位類比轉換器與_第_類比數位轉換器,該第二路徑係對應該 第二數_轉_、該增益放大雜—第二類比數位雛器, 11 1262656 §亥第三路經係對應該第一數位類比轉換器與該第二類比數位轉換 器,該第四路徑係對應該第二數位類比轉換器、該增益放大器與 該第一類比數位轉換器。 【實施方式】 為了避免在對發射器l、Q通道數位類比轉換器之間的增益不 平衡進行校正時,因為使用預設的特性參數而造成校正上的不精 確以及其他方面的問題’本發明的作法將在不使用預設的特性參 數的^形下,使用兩點内插的方式直接計算出要齡增益不平衡 所需使用的校正控制值c。由於不需事先量測大量的樣本以得出 所需之參數’連帶地將該些參數内建至各個系統的情事也就不需 要,且可針對每個單獨的晶片進行準確的校正,因此本發明可2 免掉習知技術所面臨的問題。 、明’主忍’對於在類比領域(anal〇g d〇main)的增益放大器通常鲁 j一對數式的增銳,意即其控輸c與該增益放大器之增 盈G的對數值之間通常會呈線性的關係,即&⑸她.〇,其中 =為-未知之常數。在以下的各段落中,將針對使用此種對數式增 皿放大㈣情形進行說明。對於其他型態之增益放大器,例如其 控制值C與增益G之間為線性關係者,本發明所提出之方法仍舊 可以適用’只是在計算時所使用的方程式將會與後文所述者略有 12 1262656 差異但各方程式會是習知技術者可基於本發明之揭露而能輕易 推導得出的,因此將不加以贅述。 月 > 閱第4圖,第4圖係為本發明所提出之裝置架構的一實施 ,厂、圖第4目所示的裝置架構包含有一第一數位類比轉換器 41〇、一第二數位類比轉換器、一增益放大器伽、一切換單元 ,、一類比數位轉換器45〇、以及一計算單元47〇。其中,第一、 第4位類比轉換器、樣可以分別是發射器工、Q通道中的數鲁 位類比轉換器,至於類比數位轉換器45〇則可以是接收器I或◎ 、C中的類比數位轉換為、(其亦可以是發射器中内建的類比數位 轉換器)。增益放大器43(H系用來將第二數位類比轉換器42〇所輸 出的類比訊號YQ放大為Y,Q,而其增益值G的大小係受控制值C 所決定。切換單元440具有兩種模式,在一第一模式之下,其係 將第-數位類比轉換器410的輸出端連接至類比數位轉換器彻 的輸入端’至於在-第二模式之下,則將增益放大器的輪出⑩ 端連接至類比數位轉換器450的輸入端。 請參閱第5圖,第5圖係為第4圖之裝置所執行之方法的流程 圖。以下將詳述第5圖中的各個步驟。 - 步驟510:計算第一數位類比轉換器41〇所對應之一第一增益值 13 1262656
Rl讓第數位類比轉換器410的數位輸入乂口兄,得 頮比輪出為Yl=Yl,本步驟中係將切換單元440設置 於第一极式,以使用類比數位轉換器450作為量測 器’用以接收Υι,並輸出Ζ=Ζ!。然後計算一第一增益 值扎,其為第一數位類比轉換器41〇與類比數位轉換 器450兩者串聯時的增益。第一增益值&會如以下方 程式所示:
Rl = (Zl /Xl)= pZY P yxi 方程式9
其中ργχι是第-數位類比轉換器41〇的增益,_是類比 數位轉換器450的增益。 步驟520 :使用-第-控制值〇1控制增益放大器43〇之增益,並 計算第二數位類比轉換器420與增益放大器430所對 應之一第二增益值R2。讓第二數位類比轉換器420的 數位輸入Xq=X2,得一類比輸出Yq:z;Y2,經增益放大器_ 430 放大後,輸出 Y,Q= I· exp(h · G),其中,exp(h · c〇則是受第一控制值Cl控制時,增益放大器43〇的增 益值。本步驟中係將切換單元44〇設置於第二模式, 以使用類比數位轉換器45〇作為量測器,用以接收 Y’q,並輸出。然後計算第二增益值R2,其係為第 二數位類比轉換器420、增益放大器430、與類比數位 14 1262656 轉換器450三者串聯時的增益。第二增益值r2會如以 下方程式所示: R2=(Z2/X2)=pzy · exp(h · Cl) · Pyxq 方程式 ίο 其中Pyxq是第二數位類比轉換器420的增益。 步驟530 ••使用一第二控制值G控制增益放大器430之增益,並 計算第二數位類比轉換器42〇與增益放大器43〇所對 應之一第三增益值R3。讓第二數位類比轉換器42〇的 數位輸入xQ=X3,得一類比輸出Yq=Y3,經增益放大器 430放大後,輸出y,q= Yr exp出·⑶,其中,· G)則是受第二控制值q控制時,增益放大器43〇的增 i值。本步驟中係將切換單元440設置於第二模式, 以使用類比數位轉換器45〇作為量測器,用以接收 yv並輸m然後計算第三增益值R3,其係為第 -數位類比轉換器、增益放大器430、與類比數位 轉換裔450二者串聯時的增益。第三增益值R3會如以 下方程式所示: R3 = (Z3 /Χ3)= ρΖγ ·以仆.p , λρ^η C2) * pYXQ 方程式 11 步驟540 以不使用預設特性參數之方式,依㈣-、第二、第 三增益值Rl、&、R3以及第-、第二控制值Cl、C2計 1262656 异出一校正控制值Cc。很明顯地,若要消除掉發射器 I、Q通道之第一、第二數位類比轉換器410、42〇間的 增益不平衡,必須要在以校正控制值Cc控制增益放大 器430時,讓第二數位類比轉換器420與增益放大器 430串聯的增盈值等於第一數位類比轉換器41〇的增 益值,亦即Pyxq · exp(h · Cc)必須等KPYXI。因此在 本步驟中’計算單元470可以使用以下方程式内插出 校正控制值Cc (當校正控制值Cc不介於〇與C2之間 日守,使用的則疋外插的方式,然而,公式依舊是相同 的)。
Cc=Ci + (C2-C〇 · [l〇g(Ri)-log(R2)]/[l〇g(R3)-l〇g(R2)] =Ci + (C2-C〇 * [log(Ri/R2)] / [l〇g(R3/R2)] 方程式 12 步驟550 : 將第一數位數位類比轉換器410連接回原先在發射器 I通道中的所在位置,並將第二數位數位類比轉換器 420與增益放大器430連接回原先在發射器q通道中 的所在位置,並使用計算單元470所内插得出的校正 控制值Cc來控制增益放大器430的增益,此時即可消 除掉發射器I、Q通道之第一、第二數位類比轉換器 410、420間的增益不平衡。 16 1262656 請注意,如果在前述實施例的步驟510、52〇、5 的數位值來趣入|、帛二數她嚇導42咖 =,則只細各步驟中類比數位轉換器所輪出的數位值 下所Z2、z3㈣邮⑽撇&,纟_崎公式將如 下所示:
Cc=O + (C2-C0 . [l〇g(Z0-log(Z2)]/a〇g(Z3)^1〇^ =G+(G—G). [10綱他麵 方藉以 來作㈣物作法 Γ ’就是不用將多個類比數位轉換器之間的增益不平衡考岸進 ^若制_數位轉換器來作為量·,财作上會較為 ^閱㈣’第6輯綱出術架構的另一 =意圖二6圖所示的裝置架構包含有—第一數位類比轉: :⑽、-弟二數位類比轉換器⑽、—增益放大請 : :傳-第-類比數位轉換器65〇、—第二類比崎 ^及-計算單输其中,第―、第二數位類比轉換器⑽ 第·_〗、Q通物數位類比轉換器,至於第_ 弟-舰賴H 65〇、6_可吻提接心 類比數位細(亦可叹發㈣_類味位轉換= 17 I262656 Γ放女1來將第二數位類比轉換器⑽所輸出的類比訊號 !大為Y,Q ’,雜⑽大捕受控舰c所妓。切換 Μ 6二具有兩種模式’在一第一模式之下,其係將第—數位類 比轉換器61〇的輪出端連接 、 雜至第—_數位轉換器⑽的輸入端, ΓΓ 的輪峨接至第二_位賴細的輪 入端;至於在一篦-播 —、工之下,則將第一數位類比轉換器010的 、剧端連接至第一類比數位轉換器、650的輸入端。 笫月上的方便’在後文中,於切換單元640處於第一模式 日π ’第一數位類比轉換哭 的路徑將鶴-第脑⑽所串聯成 + I弟-數位類比轉換器620、增益放大器 "―痛比數位觀器_戶斤串聯成的路徑將稱為-第-路 徑。至於在W處於第:模鱗 〆:弟一视數位轉換器、⑽戶斤串聯成的路徑將稱為—第三路 數位類比轉換器⑽、增益放大器⑽、與第—類比數位 、為650所串聯成的路徑將稱為—第四路徑。 請參閱第7圖,第7圖係為當(门 圖。以下將m 弟6圖之裝㈣齡切法的流程 下將砰述弟6圖中的各個步驟。 1262656 步驟ΉΟ : 使用一第一控制值Cl控制增益放大器63〇之_,並 計算第-路徑她於第二路#間之—第―增:. 於本步驟中係將切換單元64〇設置於第一模式,此時 65〇 換器660的輸出办分別會如以下之方程式所示: Ζί=Ρζγι ·~· Xl 方程式 14
Zq=PzYQ · exp(h · G) -pYXQ . Xq 方程式 15 其中,x、Xq分別為第一、第二數位類比轉換器61〇、62〇 的輸入,Pyxi與Pyxq分別是第一、第二數位類比轉換器 610、620的增益,ρζγι與pzYQ分別是第一、第二類比數 位轉換器650、660的增益,exp(h · c〇是受第一控制值 G控制時,增益放大器63〇的增益。 讓X = XQ °計算單元670接收第一類比數位轉換器65〇 的輸出Zl與第二類比數位轉換器660的輸出Zq,計算第_ 一增盈比Ri,其係為:
Rl ~Zi/Zq:z (Pzyi/^zyq) · (pYxi/pYxQ)/exp(h · Cl) = Grx · Cm/exp(h · Cl) 方程式 16 其中Grx= pZYI /pZYQ代表類比數位轉換器65〇、66〇之間 的增益不平衡,Gtx= pYXI/pYXQ則數位類比轉換器610、 620之間的增益不平衡。 19 ^62656 步驟79η · i 彳用弟-控制值G控制增益放A器⑽之增益,並計 算第三路徑相較於第四路徑間之一第二增益比R2。於 本步驟中係糾解元⑽設置 分別接收_Zi#Zq會如以τ之方程式所示·· exp(h · Cl) -Pyxq . xQ 方程式 17 ZQHpYXI.Xl 方程式 18 · 讓X - Xq。计异單元670接收第一類比數位轉換器⑽ 的輸出乙與第二類比數位機胃660的輸出么,計算第 二增益比R2,其係為: ^ ~Ζ^^^(βγχι/Pyx^/^P^/prfQ) . exp(h ^ ^ = GW[Grx · e_ · Cl)] 方程式 19 _ 乂驟730 ·使用一第二控制虹〗控制增益放大器⑽之增益,並 计异第三路徑相較於第四路徑間之一第三增益比尺 於本步驟中係將切換單元64〇設置於第二模式,此昉 計算單元670自第一、第二類比數位轉換器65〇、6恥 所分別接收到的乙與2(3會如以下之方程式所示· Ζι— ρζγι · exp(h · C2) · ργχο · Xq 方程式 % 20 1262656 方程式21 讓X z: XQ。計算單元670接 的輸出繼二類比數位轉 视2位轉換器650 三增益比R”其係為:、时60的輸出2-計算第
Rs =Zq / Zl = ( p YXI /p YXQ\ /Γ( ^ PzYQ) · exp(h . 〇)] —Cjtx/LCjrx exp(h · c2)] 方程式22 步驟740
Zq= pZYQ ·ργχι · :以不使用預設特性參數之方式,依據第—、第二 三增益比见、1^3以及第—、第二控制值〇训 异出-权正控制值α。报明顯地,若要消除掉發射哭 卜Q通道之第-、第二數位類比轉換 增益不平衡’必彡«在吨正控她⑽制增益放大 益630時,讓第二數位卖員比轉換器⑽與增益放大器 630串聯的增錄等於第—數位類比轉換H⑽的增 益值,亦即p· . e_ . Cc)必須等於pwi。因此在 本步驟中’計算單元670可以使用以下方程式内插出 才父正控制值Cc (當校正控制值Cc不介於◦〖與q之間 時’使用的則是外插的方式,然而,公式依舊是相同的)。 Cc-Ci+0.5 * (C2-C1) · [102(^)+102(^)3/^(^)-102(¾)] -Ci+o.5 · (C2~Ci) · l〇g(Rl . R2)/i〇g(R2/R3)方程式 23 21 j262656 步驟750 : 將第r數位數位類比轉換器⑽連接回原先在發射器 、中的所在位置’並將第二數位數位類比轉換器 620與增益放大器⑽連接回原先在發射器㈣道中 的所在位置’並使斷算單元__插得出的校正 控制值Cc來控制增益放大器63〇的增益,此時即可消 轉表射為I、Q通道之第一、第二數位類比轉換器 610、620間的增益不平衡。 € 由於並沒有使_任何輸構性參數,因此在本發明實施例 中的計算單元、㈣之中並不需要使用額外的記憶體來儲存與 增应放大益、⑽的相關的特性參數。此外,在各個單獨的曰 片具有不同特性時、或是單—的⑼在不同時_時具有不_曰 特性時,,本發明的作法依舊可以準確地校正二數位類比轉換器之 間的增益不平衡。這些都是本發·於習知技術的地方。 以上所述僅為本發明之較佳實施例,凡依本發明申請專利範 圍所做之鱗變倾修飾,皆應屬本發明之涵蓋範圍。 【圖式簡單說明】 第1圖與第2 ®係為習知技術在制二數位類轉_間之增兴 22 1262656 數位類比轉換器間之增益不平衡時 不平衡時所設置的裝置架構圖 弟3圖係為習知技術在校正二 所設置的裝置架構圖。 第4圖係為本發騎提出之裝置架制—實施例示意圖。 第5圖係為第4圖之裝置所執行之方法的流程圖。 第6圖係為本發騎提出之裝置架構的另—實施例示意圖。 第7圖係為第6圖之裝置所執行之方法的流程圖。 【主要元件符號說明】 110、120、410'420、610、620 130、140、450、650、660 150、470、670 160、430、630 440 、 640 數位類比轉換器 類比數位轉換器 計算單元 增益放大器 切換單元 23

Claims (1)

1262656 十、申請專利範圍:
年‘月日修(更)正本
1校正-第-數位類比轉換器與—第二數位類比轉換器間 《增益不平衡之方法,該第二數位類比轉換ϋ係電連接於-増盈放大器’該方法包含有: (a) 計算該第-數位類比轉換器所對應之一第一增益值; (b) 使用-第-控制值控制該增益放大器之增益,並計算該 第-數位類比轉換||與該增益放大器所對應之一第二增 益值; 使用帛—控制健制該增益放大器之增益,並計算該 第二數位類比轉換器與該增益放大器所對應之一第三增 益值; 9 (d)以不使用預設特性參數之方式,依據該第_、第二、第 二增盈值以及該第―、第二控制值計算出-校正控制 值;以及 使用違枚正控制值來控制該增益放大器之增益,以校正 為第數位類比轉換器與該第二數位類比轉換器間之增 盈不平衡。 ^申請專利酬第1項所述之方法,其中該增益放大器係用 放大該第二數位類比轉換器所輪出之類比訊號。 24 1262656 3.如申請專利範圍第1項所述之方法,其中. 步驟^=含有電連接辦—數_轉換轉—類比數位 轉換益,以及依據該類比數位轉換器所輪出之數位值愈 輸入至該第-數位類比轉換器之數位值計算出該第一增 益值; 9 步驟⑹另包含有電連接該增益放大器於該類比數位轉換器,以 及依據該類比數位轉換騎輸出之數位值與輸入^該第 二數位類比轉換ϋ之數健計算出該第二增益值;以及 步驟(c)另包含有電連接該增益放大器於該類比數位轉換器以 及依據该類比數位轉換器所輸出之數位值與輸入至該第 二數位類比轉換器之數位值計算出該第三增益值。 4. 如帽專利範圍第1項所述之方法,其中步驟_使用以下 公式計算出該校正控制值: Cc = Ci + (C2 - Ci) · [log(R〇 - l〇g(R2)] / [l〇g(R3) - l〇g(R2)]; 其中RpRpR3分別為該第一、第二、第三增益值,g、C2分 別為§亥第一、第二控制值,Cc則為該校正控制值。 5. 如申請專利範圍第1項所述之方法,其係應用於一發射器 (transmitter)或收發器(transceiver)中。 1262656 6· —種用來校正一第一愈你4:s „ 、… 數頌比轉換器與一第二數位類比轉換 器間之增解平衡邮置,該裝置&含有. 、 -增益放大器’電連接於該第二數位類比繼,用來放大該 第-數位類比轉換器所輪出之類比訊號; 一類比數位轉換器; 切鮮元’電連接_第—触類轉翻、該增益放大
'、以及該類比數位轉換器,其具有—第―模式與一第 二模式,於該第-模式下’勒換單_將該第一數位 類比轉換器與該類比數位轉換器設置成—第—路徑,於 該第二模式下,該切換單元則將該第二數位類比轉換 器、該增益放大器、與該類比數位轉換器設置成—第二 路徑; _ 一計算單71,絲計算該第—路徑之-第-增益值、當以—第 一控制值控制該增益放大器時該第二路徑之一第二增兴 值以及當以一第二控制值控制該增益放大器時該第二 路之-第三增益值,並在不制預設雜參數的情形 下,依據該第一、第二、第三增益值以及該第一、第二 控制值計算出一校正控制值; 其中’於該計算單元計算出該校正控制值之後,該裝置係以兮 校正控制值來控制該增益放大器,以校正該第_數位類 比轉換器與該第二數位類比轉換器間之增益不平衡。 26 1262656 7. 如申請專利範圍第6項所述之裝置,其中該計算單元係使用 以下公式計算出該校正控制值: Cc = Ci + (G—Ci) · [log(Ri) — log(R2)] / [l〇g(R3) — l〇g(R2)]; 其中化、R2、R3分別為該第一、第二、第三增益值,G、C2分 別為該第一、第二控制值,Cc則為該校正控制值。 8. 如申請專利範圍第6項所述之裝置,其係設置於一發射器或 收發器中。 9· 一種校正一第一數位類比轉換器與一第二數位類比轉換器間 之增盈不平衡之方法’該第二數位類比轉換器係連接於一增 益放大裔’纟亥方法包含有: 使用一第一控制值控制該增益放大器之增益,並計算一第一路 徑相較於一第二路徑間之一第一增益比; 使用該第一控制值控制該增益放大器之增益,並計算一第三路 徑相較於一第四路徑間之一第二增益比; 使用一第二控制值控制該增益放大器之增益,並計算該第三路 徑相較於該第四路徑間之一第三增益比; 以不使用預設特性參數之方式,依據該第一、第二、第三增益 比以及該第―、第二控制值計算出該校正控制值;以及 27 1262656 使用該校正___概咖㈣⑽增―· …類比轉換為與该第二數位類比轉換器間之增益不平 衡; 其中,該第-路徑係對應該第一數位類比轉換器與一第— 7雜器,料二路麵對應該第二數位類比轉換器、該增 皿放大與第一類比數位轉換器,該第三路徑係對應該第— 數位類比轉換器與該第二類比數位轉換器,該第四路徑係對應 遠第二數位類比轉換器、該增益放大器與該第一類比數位轉換籲 器0 10. 如申凊專利範圍第9項所述之方法,其中該增益放大器係用 來放大該第二數賴比轉換器所輸出之類比訊號。 11. 如申請專利範圍第9項所述之方法,其係使用以下公式計算 出該校正控制值: Cc = Ci + 0.5 · (G-C〇 · [l〇g(Ri) + l〇g(R2)]/[l〇g(R2)-l^^^^^ 其中Ri、R2、R3分別為該第一、第二 '第三增益比,G ' C2分 別為該第一、第二控制值,Cc則為該校正控制值。 12·如申睛專利範圍第9項所述之方法,其係應用於一發射器或 收發器中。 28 1262656 13. -種用來校正-第-數位類比轉麵與—第二數位類比轉換 器間之增盈不平衡的裝置,該裝置包含有: 增盈放大器,電連接於該第二數位類比轉換器,用來放大該 第一數位類比轉換II所輸出之類比訊號,· —第一類比數位轉換器; —第二類比數位轉換器; 切換单兀,電連接於該第—數鋪比轉㈣、該增益放大 器、以及該第-、第二類比數位轉換器,其具有一第一 核式與-第—模式’於該第—模式下,該切換單元係將 °亥第數位類比轉換器與該第一類比數位轉換器設置成 一第一路徑,以及將該第二數位類比轉換器、該增益放 大器、與該第二類比數位轉換器設置成一第二路徑;於 "亥第二模式下,該切換單元則將該第一數位類比轉換器 與該第二類比數位轉換器設置成一第三路徑,並將該第 S數位類比轉換器、該增益放大器、與該第一類比數位 轉換器設置成一第四路徑; 。十算單元,用來於以一第一控制值控制該增益放大器時計算 讀第一路徑相對於該第二路徑之一第一增益比,於以該 第一控制值控制該增益放大器時計算該第三路徑相對於 邊第四路徑之一第二增益比,以及於以一第二控制值控 29 1262656 制该增应放大态時計算該第三路徑相對於該第四路徑之 一第三增益比,並在不使用預設特性參數的情形下,依 據該第一、第二、第三增益比以及該第一、第二控制值 計算出一校正控制值; 其中,於該計算單元計算出該校正控制值之後,該襄置係以該 技正控值來控制該增i放大器,以校正該第—數位類 比轉換器與該第二數位類比轉換關之增益不平衡。 14·如申明專利圍第13項所述之裝置,其中該計算單元係使用 以下公式計算出該校正控制值: Cc=Ci + 0.5 · (p)—ρ \ Γ1 . W · [l〇g(R1) + 1〇g(R2)]/[1〇g(R2) —1〇g(R3)]; 八中Ri R2匕分別為該第一、第二、第三增益比,Cl、C2分 別為該第帛二控制值,c。則為該校正控制值。 15·如巾3專叫㈣13項所述n其係設置於—發射 30
TW093131387A 2004-03-18 2004-10-15 Method and related apparatus for calibrating gain mismatch between two DACs TWI262656B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/906,968 US7053805B2 (en) 2004-03-18 2005-03-14 Method for compensating gain mismatch between two DACs and apparatus thereof
DE200510012390 DE102005012390B8 (de) 2004-03-18 2005-03-17 Verfahren zur Kompensation einer Verstärkungs-Fehlanpassung zwischen zwei Digital/Analog-Wandlern und korrespondierende Vorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US52123804P 2004-03-18 2004-03-18

Publications (2)

Publication Number Publication Date
TW200533084A TW200533084A (en) 2005-10-01
TWI262656B true TWI262656B (en) 2006-09-21

Family

ID=35042147

Family Applications (2)

Application Number Title Priority Date Filing Date
TW093130224A TWI235555B (en) 2004-03-18 2004-10-06 DAC DC offset calibration method and related apparatus
TW093131387A TWI262656B (en) 2004-03-18 2004-10-15 Method and related apparatus for calibrating gain mismatch between two DACs

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW093130224A TWI235555B (en) 2004-03-18 2004-10-06 DAC DC offset calibration method and related apparatus

Country Status (3)

Country Link
US (2) US7084794B2 (zh)
CN (2) CN1671053A (zh)
TW (2) TWI235555B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI235555B (en) * 2004-03-18 2005-07-01 Mediatek Inc DAC DC offset calibration method and related apparatus
US7382297B1 (en) 2005-12-08 2008-06-03 Marvell International Ltd. Transmitter I/Q mismatch calibration for low IF design systems
US8174415B2 (en) * 2006-03-31 2012-05-08 Silicon Laboratories Inc. Broadcast AM receiver, FM receiver and/or FM transmitter with integrated stereo audio codec, headphone drivers and/or speaker drivers
US8264387B2 (en) * 2006-03-31 2012-09-11 Silicon Laboratories Inc. Transceiver having multiple signal processing modes of operation
US7486114B2 (en) * 2006-05-17 2009-02-03 International Business Machines Corporation Signal detector with calibration circuit arrangement
US7339508B2 (en) * 2006-06-23 2008-03-04 Analog Devices, Inc. Digital to analog converter with shared calibration
CN101494443B (zh) * 2008-01-23 2011-10-12 财团法人工业技术研究院 直流偏移校正电路及方法
JP2010054218A (ja) * 2008-08-26 2010-03-11 Toyota Central R&D Labs Inc デジタル信号処理装置及びそれを有するフェーズドアレイレーダ
US7952507B2 (en) * 2009-07-09 2011-05-31 Intersil Americas Inc. Programmable segmented digital-to-analog converter (DAC)
US7961130B2 (en) * 2009-08-03 2011-06-14 Intersil Americas Inc. Data look ahead to reduce power consumption
US8451150B2 (en) * 2010-04-11 2013-05-28 Mediatek Inc. Transceiver and method for converting signals of the transceiver thereof
DE102014205567B4 (de) 2014-03-26 2017-01-26 Schaeffler Technologies AG & Co. KG Nockenwellenverstelleinrichtung
US9813265B2 (en) 2015-04-14 2017-11-07 Gainspan Corporation Receiver DC offset calibration with antenna connected
CN105227184B (zh) * 2015-10-09 2018-07-03 武汉永力科技股份有限公司 一种adc/dac信号数字校正方法及系统
TWI666880B (zh) 2018-11-16 2019-07-21 瑞昱半導體股份有限公司 應用在數位類比轉換器的校正方法及相關的電路
CN111211785B (zh) * 2018-11-22 2023-04-07 瑞昱半导体股份有限公司 应用在数字模拟转换器的校正方法及相关的电路
US10355706B1 (en) 2018-11-28 2019-07-16 Guzik Technical Enterprises Equalization of sub-DAC frequency response misalignments in time-interleaved high-speed digital to analog converters
US10608655B1 (en) * 2018-12-06 2020-03-31 Analog Devices, Inc. Inter-stage gain calibration in double conversion analog-to-digital converter

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE240106C (zh)
DE3142152C2 (de) 1981-10-23 1984-05-24 Siemens AG, 1000 Berlin und 8000 München Vorrichtung zum automatischen Abgleich der Kennlinie einer Ablenkeinheit
JPH0628340B2 (ja) * 1985-12-24 1994-04-13 ソニ−・テクトロニクス株式会社 アナログ・デジタル変換装置用校正方法
JPH03205921A (ja) * 1990-01-08 1991-09-09 Hitachi Denshi Ltd デジタイザ回路
US5278558A (en) * 1992-07-21 1994-01-11 Rockwell International Corporation High accuracy digital to analog converter adjustment method and apparatus
US6154158A (en) * 1998-06-30 2000-11-28 Qualcomm Incorporated Digital-to-analog converter D.C. offset correction comparing converter input and output signals
US6351228B1 (en) * 1999-02-03 2002-02-26 Hitachi Electronics Engineering Co., Ltd. Digital calibration method and apparatus for A/D or D/A converters
US7110531B2 (en) * 2000-02-17 2006-09-19 Analog Devices, Inc. Isolation system with analog communication across an isolation barrier
US6501405B1 (en) * 2000-06-13 2002-12-31 Ikanos Communication, Inc. Method and apparatus for digital to analog conversion with distortion calibration
US6667703B1 (en) * 2002-08-30 2003-12-23 Lsi Logic Corporation Matching calibration for digital-to-analog converters
US6707404B1 (en) * 2003-04-21 2004-03-16 Texas Instruments Incorporated Integral nonlinearity error correction circuitry and method for DAC
TWI235555B (en) * 2004-03-18 2005-07-01 Mediatek Inc DAC DC offset calibration method and related apparatus

Also Published As

Publication number Publication date
TW200533084A (en) 2005-10-01
US7084794B2 (en) 2006-08-01
US20050219087A1 (en) 2005-10-06
US20050219092A1 (en) 2005-10-06
CN1671052A (zh) 2005-09-21
TWI235555B (en) 2005-07-01
US7053805B2 (en) 2006-05-30
CN1671053A (zh) 2005-09-21
TW200533085A (en) 2005-10-01

Similar Documents

Publication Publication Date Title
TWI262656B (en) Method and related apparatus for calibrating gain mismatch between two DACs
CN105811977B (zh) 模数转换器的校准电路及方法
TWI344775B (en) Transmitters and methods of compensating for one or more errors in a transmitter
RU2336628C2 (ru) Устройство и способ предыскажения и автокалибровки усилителя
US8983408B2 (en) Method and system for estimating and compensating non-linear distortion in a transmitter using calibration
US8374282B2 (en) Method and apparatus for improving digital predistortion correction with amplifier device biasing
TWI353734B (en) Extended range rms-dc converter and method for red
JP2008535388A (ja) 送信基底帯域におけるdcオフセット補正のためのシステム及び方法
JP2008526152A (ja) 送信装置
JP2016518800A (ja) 伝達関数調節
JPH09321559A (ja) 自動利得制御回路
TW200818726A (en) Adjusting the amplitude and phase characteristics of transmitter generated wireless communication signals in response to base station transmit power control signals and known transmitter amplifier characteristics
JPWO2006030481A1 (ja) 歪補償装置
EP2708078B1 (en) Time delay estimation
JPH10173628A (ja) Cdma信号の波形品質測定方法
US8094748B2 (en) Transceiver architecture with combined smart antenna calibration and digital predistortion
CN101170537B (zh) 补偿射频正交收发器中出现的失配的方法和设备
US11962338B2 (en) Equalization filter calibration in a transceiver circuit
US7982539B2 (en) High resolution variable gain control
JP2006191556A (ja) 周波数等化性能が向上したマルチ副搬送波通信システム及びその方法
CN110212997B (zh) 一种调制误码率的获取方法及装置
JP5104561B2 (ja) 直交信号出力回路
JP3349948B2 (ja) アナログ/ディジタル変換装置
JPWO2004055976A1 (ja) 歪み補償用テーブル作成方法及び歪み補償方法
TWI602460B (zh) 無線發射器快速自動功率控制之方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees