TWI235422B - Manufacturing method for semiconductor device - Google Patents

Manufacturing method for semiconductor device Download PDF

Info

Publication number
TWI235422B
TWI235422B TW092122511A TW92122511A TWI235422B TW I235422 B TWI235422 B TW I235422B TW 092122511 A TW092122511 A TW 092122511A TW 92122511 A TW92122511 A TW 92122511A TW I235422 B TWI235422 B TW I235422B
Authority
TW
Taiwan
Prior art keywords
substrate
processing
film
gas
processed
Prior art date
Application number
TW092122511A
Other languages
English (en)
Other versions
TW200409208A (en
Inventor
Mikio Suzuki
Hiroshi Shinriki
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200409208A publication Critical patent/TW200409208A/zh
Application granted granted Critical
Publication of TWI235422B publication Critical patent/TWI235422B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

1235422 致、發明說明: 【發明所屬之技術領域】 本發明係一種半導體裝置,特別是製造具有高介電體膜 的超細化高速半導體裝置時所採用的基板處理方法。 當今的超高速半導體裝置,係隨著微細化的進展,已可 望達成〇.1 μιη以下的閘極線寬。一般而言,隨著微細化的 發展雖提昇了半導體裝置的動作速度,然而,在該種極細 >.泉的半導體裝置中,必須使閘極的絕緣膜膜厚,因細化造 成閘極線寬的愈窄而隨比例薄化。 【先前技術】 :、、:而 1閘極線寬為G·1 μιη以下,使用Si〇2為問極絕 緣膜時,其膜厚須設定成卜2 nm或更薄,但該極薄的間極 絕緣膜將造成穿隧電流的增加,以致增加其洩漏電流。 有鑑於此,先前的改善提案中,有使用Ta2〇5、Ai2h、z^^ 、Hf〇2、ZrSi〇4、HfSi〇4等高介電體材料作為閘極絕緣膜者 ,其比介電率遠較Si〇2膜為大,故即使實際膜厚較厚但換 算成Sih膜時則膜厚小。藉使用該種高介電體材料,在閘 極線寬低於0·1 μιη時,即使在極細線的超高速半導體裝置 中仍可使用膜厚達10 nm左右的閘極絕緣膜,可抑制因穿隧 效應造成的洩漏電流。 圖1A〜1C,係表示先前提出的具有高介電體間極絕緣膜 之半導體裝置的製程。 如圖1A所示,藉著使用紫外光等光源激發自由基,造成 自由基的氧化,俾在矽基板101上形成一極薄、且最好是膜 87317.doc 1235422 厚低於liim的含Si〇2膜之氧化底膜1〇2,接著,在圖1B的製 程中,藉由原子層化學汽相沈積(ALD)法或有機金屬化學汽 相沈積(MOCVD)法等,將Hf〇2或Zr〇2等金屬氧化膜1〇3, 形成於上述氧化底膜102上。 圖1A製程中的上述自由基之氧化處理,可藉由例如特開 2002-100627號公報所載方法實施之。藉由對矽基板以紫外 光激發進行的自由基之氧化處理,可形成穩定性及重複性 佳、相當於2〜3個分子層厚的氧化底膜。又,若採用上述特 開2〇〇2-1GG627號公報所載方法,亦可將氮原子導入所形成 的择薄氧化錢中,〃氮氧化輕作為上述氧化底膜102。 又’圖1B的製程中,可使用特開2〇〇2七1489號公報所載的 ALD法來堆積上述金屬氧化膜1〇3。 此外,以上述金屬氧化膜103作為高介電體膜時,欲發揮 上述金屬氧化膜103之高介電體膜機能,不可成為如⑽膜 之非晶質膜,而須使其結晶化。因而,先前作法係如圖⑴ 所示般地對圖1BM程之構造進行熱處理,以進行金屬氧化 膜1〇3的結晶化。因金屬氧化膜1〇3形成於非晶質的氧化底 :102上’故而’結晶化時乃為微結晶的集合所構成的多晶 髌,且以孩種結晶化的金屬氧化膜103作為高速半導體裝置 的高介電體閘極絕緣膜。 然而’以上述方法形成金屬氧化膜時,有時會因為使用 的原料氣體使雜質殘留於形成的該金屬氧化膜中,致劣化 孩金屬氧化膜的電性。 例如,使用燒氧基⑽oxide)系材料作為原料氣體時,有 87317.doc 1235422 時會有c殘留於上述金屬膜中造成例如淺漏電流的增加而 劣化其電氣特性。 又,同樣的,使用例如H2〇作為氧化氣體時’所形成的上 述金屬氧化膜中可能殘留有捕捉電荷的〇H基,故有劣化上 述金屬乳化膜的電氣特性之可能。 再者,亦有可成因形成上述金屬氧化膜時的基板溫度之 條件差異,以致無法經原子層汽相沈積(ALD)法成膜、或形 成的膜之膜面明顯不均勻、或是形成的膜中產生位準等之 缺陷致劣化膜質。 【爹明内容】 本發明有鑑於上述問題點,提供了實用的半導體裝置之 製造方法。 本敖明之要曰,係對於具有高介電體閘極絕緣膜的半導 體製造裝置提供金屬氧化膜之形成方法,以使形成的高介 屯月且絕緣膜具良好的電性,且能穩定的成長AD之膜層。 本發明足其他要旨,係使半導體裝置之製造方法的特徵 在於包含以下處理步驟: 第1處理步驟’具備金屬-氮結合的第丨處理氣體沿被處理 土板表面流動’以對上述被處理基板進行表面處理; 、儿第2處理步驟,以含c^的氧化氣體作為第2處理氣體,使 /口上述被處理基板表面流動,以對上述被處理基板進行表 面處理;且 #迟第1及第2步驟中,上述被處理基板的溫度低於35〇。。。 右依π本發明,以原子層化學汽相沈積(ALD)法沈積金屬
87317.doc 1235422 氧化膜時,係使用厶令凰# &人 上 ,. σ金屬-虱結合的原料氣體,故可減少形 成的金屬氧化膜中的雜質。 y 體中,成膜時該原料的分 〇原科轧 進行,與例如使用烷氧美系原拉咕』 口來 乳基系原枓時相較,可減少形 殘留的C (碳)等雜質, 7战胰中 、 可、,隹持形成的金屬氧化膜之良 好電性。 民 又’藉由使用含強惫仆士 、 至虱化力的〇3乏氧化氣體,與使 的氧化氣體相較,能降低形成的金屬氧化膜中含C雜質。2再 者’依照本發明可減少膜中的0H基數目,可提昇上述全屬 氧毋膜的電性。 屬 此外,若依照本發明,I m 了使侍板用上述原料氣體及氧化 氣體的基板處理溫度读釗异杜於 ^ ^ 、 及運到取佳化,故可實施穩定的原子化 學Ά相沈積(ALD),並可接1方€7 ;卫了彳疋昇產1,以強化半導體 的生產力。 Ik 本發明之其他課題及特徵 明之詳細說明獲致明瞭。 【實施方式】 [原理] 應可邊參照以下附圖藉本發 圖2A、2B係表示本發明之原理。 如圖2A、2B所示,在保持被處理基板2的處理容器1中, 對向於上述被處理基板㈣第丄側設有第以理氣體供給口 3A,又,在對向於上述被處理基板2的第2側,即上述第1 側的對向側,設有第丨排氣口 4A。再者’上述處理容器f中1 ,在上述第2側設有第2處理氣體供給口 3B,另在上述第1 873l7.doc 1235422 側設有第2排氣口 4B。 上述第1處理氣體供給口 3A係透過第1原料切換閥5A來 供給第1處理氣體A ;上述第2處理氣體供給口 3B係透過第2 原料切換閥5B來供給第2處理氣體B。再者,上述第1排氣 口 4A係透過第1排氣量調節閥6A進行排氣;上述第2排氣口 4B係透過第2排氣量調節閥6B進行排氣。 本發明之進行,係先由圖2 A當中的上述第1原料切換閥 5A將上述第1處理氣體A供給至上述第1處理氣體供給口 3A ,俾在上述處理容器1中造成上述第1處理氣體A吸附於上述 被處理基板表面。此時,藉著驅動對向於上述第1處理氣體 供給口 3A的上述第1排氣口 4A,使得上述第1處理氣體沿著 上述被處理基板的表面,循上述第1處理氣體供給口 3A至上 述第1排氣口 4A之第1方向流動。/ 接著,在圖2B所示的步驟中,係透過上述第2原料切換閥 5B將上述第2處理氣體B供給至上述第2處理氣體供給口 3.B ,俾在上述處理器1中造成上述第2處理氣體B沿上述被處理 基板2的表面流動。其結果使得上述第2處理氣體B與先前吸 附在上述被處理基板表面之上述第1處理氣體分子發生反 應,致在上述被處理基板表面形成高介電體分子質。 在圖2B所示的步驟中,係藉著驅動對向於上述第2處理氣 體供給口 3B的上述第2排氣口 4B,使上述第2處理氣體沿著 上述被處理基板的表面,循上述第2處理氣體供給口 3B至上 述第2排氣口 4B之第2方向流動。 接著,重複上述圖2A及圖2B步驟,俾在上述被處理基板 87317.doc -10- 1235422 2上形成既定膜厚之高介電體膜。 — 在上述圖2A步驟中,係遮斷上述第2原料切換閘5B,以 阻止朝上述第2處理氣體供給口 3B供給上述第2處理氣體b ,又,在上述圖2B步驟中,係遮斷上述第i原料切換閥5a ,以阻止朝上述第1處理氣體供給口 3A供給上述第1處理氣 體A。另一方面,在圖2A的步驟中,為防止從上述第丨處理 氣體供給口 3A導入的上述第丨處理氣體a侵入對向第2處理 氣體供給口 3B中產生析出物,希在圖2A的步驟中從上述第 2原料切換閥5B朝上述第2處理氣體供給口 3B供入稀有氣 體」 同樣的,在圖2B的步驟中,亦希由上述第j原料切換閥5A 朝上述第1處理氣體供給口 3A供入稀有氣體。/ 再者,在圖2A的步驟中,係使上述第丨排氣量調節閥6A 的閥門大開,以排出通過上述被處理基板2表面的上述第i 處理氣體,而上述第2排氣量調節閥6B乃鑑於高溫之閥開關 動作而設定在例如3%以下的微量開度為佳。 同樣的,在圖2B的步驟中,係使上述第2排氣量調節閥6B 的閘門大開,惟此時亦並未完全遮斷上述第丨排氣量調節閥 6 A,希設定在例如3 %以下的微量開度。 上述處理谷器1以平坦狀為最佳,以促使上述第丨及第2 處理氣體沿上述被處理基板2的表面形成扁平狀氣流,又, 上述第1及第2處理氣體供給口 3A、3B,具有對應於上述扁 平狀氣流的平坦細縫開口者為佳。再者,上述第丨及第2排 氣口 4A、4B,亦在與上述第丨或第2處理氣體的流動方向之 184 87317.doc 1235422 略垂直向形成延伸細縫。又,從處理氣體的流動方向之垂 直的細縫朝下方均勻地排氣,可避免造成爲平狀的處理氣 體之擾流。 / 本發明係在圖2A、2B所示的基板處理裝置中,以具備金 屬-氮結合的原料作為上述第1處理氣體;以含03的氧化氣 體作為上述第2處理氣體,藉而在被處理基板上形成金屬氧 化物層。 [弟1實施例] 圖3所示係本發明之第1實施例所使用之基板處理裝置1 〇 的#構。 如圖3所示,上述基板處理裝置10之内,處理容器11具有 隔著被處理基板12彼此呈對向之處理氣體導入口 13A及 13B、隔著處理基板12且分別與上述處理氣體導入口 13A及 13B相對之排氣口 14A、14B ;上述排氣口 14A及14B分別透 過電導閥15A及15B連接至收集槽(trap) 1〇〇,上述處理容器 11係透過上述收集槽1〇〇排氣。 上述處理氣體導入口 13 A連接切換閥16A的第1出口,上 述切換閥16A連接至原料供給線路16a。上述原料供給線路 16a連接至LDS (液態原料供給系統)3〇,上述LDS30含有閥 門17 A、質流控制器1 8 A、以及其他閥門19 A,將保存於原 料容器20A的例如Hf[N(C2H5)2]4供給至汽化器33,在上述汽 化器3 3加熱使之汽化。此時,係一併供入載氣Ar,載氣乃 由包含質流控制器31Α及閥門32Α的載氣供給線路31a所供 給,並透過上述原料供給線路16a,從上述處理氣體導入口 87317.doc -12· 1235422 13A供給至上述處理容器11。 — 又’上述切換閥1 6A係連接Ar等稀有氣體源,包含質流控 制备23 A及24A之淨化閥23a,上述切換閥1 6A的第2出口係 透過淨化線路100a連接至上述收集槽1〇〇。 同樣的,上述處理氣體導入口 1 3B連接切換閥16B的第1 出口,上述切換閥1 6B則連接至包含閥門丨7B、質流控制器 1 8B、以及其他閥門19B之第1原料供給線路1 gb。上述原料 供給線路16b係連接至用來產生〇3之臭氧產生器34。上述臭 氧產生器34,係將供至上述臭氧產生器34的氧氣,以1 m3 氧氧約90 g的比例產生〇3,將含有產生的〇3及未反應氧氣 之混合氣體構成的氧化氣體,透過上述原料供給線路丨6b, 從上述處理氣體導入口 13B供給至上述處理容器u。 另外’上述切換閥16B係連接Ar等稀有氣體源,接至包含 質流控制器23B及閥門24B的淨化閥23b,上述’切換閥16B的 第2出口透過淨化線路i〇〇b連接至上述收集槽1〇〇。 又,圖3的基板處理裝置1〇設有用來控制成膜流程的控制 裝置10A,上述控制裝置i〇A係如稍後圖5所說明者,用來 控制上述切換閥16A、16B及電導閥15A、15B。再者,圖示 中省略了上述控制裝置10A至各個閥門的電配線。 圖4係圖3中包含處理容器11的部份之詳細示圖。 如圖4所示,在上述處理容器丨丨中保持有石英反應容器 110,上述被處理基板12則保持於石英反應容器中。上 述處理谷器11中具有鄰接於上述石英反應容器11〇的加熱 器111A〜111F,以保持基板於既定的處理溫度。 87317.doc -13- 1235422 又’上述處理氣體導入口 13 A、13 B為平坦狀,俾利於沿 上述處理基板12的表面流動處理氣體,又,其位置亦在上 述被處理基板12表面的上方。又,上述反應容器11〇亦形成 為平坦狀,其結果使得從平坦形狀的處理氣體導入口丨3 A 所導入的Hf[N(C2H5)2]4等第1處理氣體在上述石英反應容 器Π 0中係沿上述被處理基板12的表面流動,由上述排氣口 14A排出。此時,上述第1處理氣體吸附於上述被處理基板表 面’上述被處理基板表面被覆了 1分子層的處理氣體分子。 另一方面,從上述處理氣體導入口 13B導入的第2處理氣 體」亦即含〇3之氣化氣體,在上述石英反應容器11〇中係沿 上述被處理基板12的表面流動,由上述排氣口 14B排出,且 在此際與先前覆於上述被處理基板丨2表面之第1處理氣體 的分子發生反應。其結果係在上述被處理基板12的表面形 成1分子層左右之超薄Hf02膜。 可藉著反覆該吸附步驟及反應步驟,並在其間施以淨化 p人氣步驟’俾在上述被處理基板12的表面形成極薄的η f〇 2 等高介電體膜。先前係以H2〇作為上述第2處理氣體,然而 ’使用Hw時將使Ηβ分子附著在上述反應容器11〇内壁, 因而耗費淨化吹氣步驟時間。但在本實施例則採用含〇3之 氧化氣體來取代Ηβ氣體,故能減少附著在上述反應容器内 壁之氧化性氣體分子的數目,較使用H2〇時的淨化吹氣時間 短,可提昇生產力。又,以〇3取代先前的Η2〇作為上述氧化 氣體時,可減少形成的金屬氧化膜中含有QH基等雜質,可 獲得電性佳的金屬氧化膜。 -14- 1S7 87317.doc 1235422 採〇 3來促進膜成長時’雖然為促進Q 3的熱分解著眼係以 4疋南被處理基板的溫度為佳’然而,若溫度高於一定程度 以上,將造成反應過度而阻礙原子層成膜,亦即ALD法成 膜之進行。此時,恐會在形成膜中產生位準等缺陷,有劣 化膜質之虞。 本發明中,可將被處理基板的溫度設定在35(rc以下,使 用〇3來進行穩定的ALD法成膜。 在上述將HfSi〇2膜形成於被處理基板12上的該例中,係 將上述被處理基板12保持在15 0〜3 5 0 °C的溫度,且使上述 财[1^((^2115)2]4氣體在反應容器11〇的内壓為39.9?3(〇3 Torr) ’上述汽化器33以100 mg/min進行汽化,且一併供入 200 seem的載氣 Ar。 此時,增加稀有氣體的流量,對沿被處理基板形成的氣 流之均勻性頗有助益。又,作為上述氧化氣體之含〇3的混 合氣,係以1 slm的氧氣流量導入上述氧氣產生器34。此時 ,以0.09 g/min的比例產生的〇3與氧氣的混合氣,在反應容 器110的内壓設定為53.2 Pa (0.4 T〇rr)的條件將上述氧化氣 體導入上述反應容器110内。 本實施例中,儲存於上述原料容器20A的原料不侷限於 Hf[N(C2H5)2]4 ’亦可採同樣具金屬-氮結合的其他原料。例 如’可採用選自 Hf、Si、Zr、Al、La、Y、Ta、Nb、pr的群 之中的金屬與氮的結合原料。例如,可採用選自
Zr(N(CH3)2)4、Zr(N(C2H5)2)4、(c2h5)2A1N3、(C2H5)2A1c1、 (CH3)2A1NH2、(CH3)2A1H:N(CH5)2C2H5、A1H3:N(CH3)2C2H5 igg 87317.doc _15· 1235422 、A1H3:N(CH3)3、Hf[N(C2H5)2]4、Hf[N(CH3)2]4所構成之群。 [第2實施例] 圖5係一流程圖,表示在圖3、4的基板處理裝置1 〇中以 ALD步驟將1個分子層的Hf〇2膜逐一形成在被處理基板12 上時,在上述控制裝置10 A的控制下,實施的本發明第2實 施例之基板處理程序。 如圖5所示,在最初的步驟S1中成為第1狀態,即開啟上 述電導閥15A、15B,上述切換閥16A及16B分別使處理氣體 供給線路16a、16b中的處理氣體各自透過淨化線路1〇(^及 l〇Pb供給至收集槽1〇〇,亦即控制於淨化吹氣狀態。其結果 係使上述反應容器no中,各自對處理氣體導入口 13A及 13B供入例如1 slm流量的來自上述淨化線路23a及淨化線 路23b的Ar。 供入的Ar淨化氣體則分別由上述排出口 14Α及14Β排至 收集槽100。又,上述被處理基板12透過上述反應容器 内之上述加熱器111A〜111E加熱至300°C。上述步驟1之實施 以1分鐘左右為最佳,使上述被處理基板12面内的溫度均勻 分佈。本實施例中的此後步驟亦將上述被處理基板12的溫 度保持於300°C。 接著在步驟2中’增加上述電導閥15A的開度,減少電導 閥15B的開度。其結果係在上述反應容器丨丨〇中產生從導入 口 13A朝向排出口 14A的氣流。此時,上述排氣口 14Α、14β 的排氣係經由調節上述電導閥15A、15B的電導而控制,相 較於以遮斷閥的開關來排出高溫氣體,其排氣控制性的可 87317.doc -16- 1235422 罪度佳。又,藉由排氣閥的連續切換,能控制上述反應容 器110中的亂流。 〜 接著在步驟3使上述切換閥16A從上述第丨狀態切換至第2 狀態,以100 mg/min的流量將Hf[N(C2H5)2]4原料供給至上述 汽化器33予以汽化。經汽化後所形成的Hf[N(C2H5)2]4氣體 ,連同以200 seem流量供入的Ar載氣,透過上述處理氣體 供給線路16a從上述第1處理氣體導入口 13A導入上述反應 容器110,導入時間可例舉為2·5秒。 所導入之Hf[N(C2H5)2]4氣體,係如同先前所揭示者,沿 著褲處理基板12表面流動,由上述排出口丨4 a排出。藉以上 步驟,可使上述被處理基板12的表面吸附1個分子層的 Hf[N(C2H5)2]4分子。在上述步驟3中,上述第2切換閥16B係 利用上述第1狀態,使得線路23a中的Ar淨化氣體從上述第2 處理氣體導入口 13B導入上述反應容器11〇。其結果乃避免 了從上述第1處理氣體導入口 13A導入的Hf[N(C2H5)2]4侵入 上述第2處理氣體導入口 13B而產生析出物。 在之後的步驟4則使上述切換閥16A回到原本的第1狀態 ’對上述反應容器110的内部供給5 slm流量的Ar進行15秒 的淨化。 在淨化步驟之際,使上述電導閥15A、15B—同設定至最 大開度,上述處理容器11亦可從被處理基板的兩端排氣。 又,因縮短了處理時間之故,亦可省略此淨化步驟逕入下 一步驟。 在之後的步驟5係增加電導閥15B的開度,且減少電導閥 87317.doc -17- 1235422 15A的開度,致在上述反應容器11〇中形成從上述氣體導入 口 13B朝排出口 14B的流動氣流。 接著在步驟6使上述切換閥16B切換至第2狀態,亦即開放 狀態,對上述臭氧產生器34供給i slm流量的氧氣,以形成 含〇3及未反應氧氣之混合氣所構成之氧化氣體,將形成的 氧化氣體透過上述原料供給線路16b及上述處理氣體導入 口 1 3B導入上述反應容器丨丨〇中,導入時間可例舉如3秒。 所導入的含〇3氧化氣體係如同先前所揭示者,沿著上述 被處理基板12的表面流動,從上述排出口 14B排出。藉以上 步驟,先前吸附在上述被處理基板12表面的Hf[N(C2H5)山 分子層與〇3發生反應,而形成厚約i分子層的^⑺〗膜。 在上述步驟6中,上述第丨切換閥16A為上述第丨狀態,線 路23a中的Ar淨化氣體從上述第1處理氣體導入口 i3A導入 上述反應容器110中。其結果能避免從上述第2處理氣體導 入口 13B導入的〇3侵入上述第丨處理氣體導入口 i3A而產生 析出物。 在之後的步驟7中成為第丨狀態,亦即開啟上述電導閥15八 、15B,使上述切換閥16A及16B各自介由淨化線路1⑼&及 100b將處理氣體供給線路16a、16b中的處理氣體供入收 集槽100,亦即控制於淨化吹氣狀態。其結果係分別將上述 淨化線路23a中的Ar、以及上述淨化線路23b中的Ar,透過 處理氣體導入口 13Α及13Β供給至上述反應容器11〇中。供 入的Ar淨化氣體乃分別從上述排出口 14a及1 排至收集 槽丨〇〇,以達成上述反應容器11〇内的淨化作業。在上述步 87317.doc -18- 1235422 驟7中所進行的淨化,如以上所述,含A的氧化氣體不易附 著在上述反應容器no的内壁,故能藉由5slm流量的^在2 秒内迅速的完成該作業。 在上述步驟7後,處理程序又回到上述步驟2,並重複進 行步驟2〜步驟7,俾在上述Hf〇2分子層上形成下一個Hf〇2 分子層。藉而,以上述步驟2〜步驟7為1個循環,重複上述 循環之實施,故可在上述被處理基板12上逐一積層出任意 厚度的Hf02膜。 [第3實施例] 、以下參照圖6的流程圖,係以35〇〇c的被處理基板之溫度 進行本發明第3實施例的處理基板方法。其中,與先前說明 具同樣的部分者係賦與同一參考符號,以省略其說明。 如圖6所示,本實施例中,先在步驟u以加熱器對被處理 基板加熱至3001在之後的步驟12〜17中,進行與上述圖5 的步驟2〜7相同作法。纟本實施例巾,即使將被處理基板的 溫度設定在WC的低溫,亦可與前例一樣,能形成具有高 品質的Hf02膜。 [第4實施例] 以下參照圖7的流程圖’係以15〇。。的被處理基板之溫度 進行本發明第4實施例的處理基板方法。其中,與先前說明 具同樣的部分者係、賦與同_參考符號,以省略其說明。 •如圖7所示,本實施例中,先在步驟21以力口熱器對被處理 土板加,4至15G C °在之後的步驟22〜27中,進行與上述圖$ 的步驟2〜7相同作法。在本實施例中,即使將被處理基板的 87317.doc •19- 1235422 溫度設定在150°C的低溫’亦可與前例一樣,能形成具有高 品質的Hf〇2膜。 [第5實施例] 圖8係以本發明第5實施例所形成的Hf〇2膜之膜厚與a;ld 循環的關係圖。其中,藉本實施例以Hf[N(C2H5)2]4原料與 〇3氣體形成既定之Hf〇2膜時,係藉由同於圖5的步驟來實施 ,係以300°C的基板溫度進行。圖8之中,橫軸表示上述ald 循環的次數’縱軸表示形成的Hf〇2膜的膜厚。 如圖8所示,若增加成膜的循環數,成膜厚度呈略線性增 加」故可得知能藉ALD法穩定的成膜。又,此時進行丨個循 環所產生的成膜厚度,變為〇 〇8 nm (〇·8 A)左右。 [第6實施例] 接著,圖9所示係本發明第6實施例,係在採用Hf[N(C2H5)2]4 原料及含〇3氧化氣體來進行Hfc>2膜的成膜實驗時,改變上 巡被處理基板的溫度,因而作成之被處理基板面内的平均 ^月吴厚度圖。其中圖9所示者,係在上述聊遵的膜成長實 知《際’ 4行2〇個循環的ald成膜後,其腿2膜厚與基板 溫度的關係圖。 、々圖9所不,例如,基板溫度從低溫區的150°C至400°C幾 2有&的成膜厚度,又,如丨下的圖1〇亦可得知,所 =的财〇2膜之膜面平均膜厚,在基板溫度為别〜細。◦以 炊不/、恤度依存性’幾可穩定的進行ALD成膜。 知:、、1其Γ!下圖10所揭示者,本發明之發明者經觀察得 '土 ’皿度超過特定溫度後,成料上述被處理基板 87317.doc • 20 - 1235422 的Hf〇2膜之膜面均勻度將明顯惡化。 — 圖10係依上揭方法而成膜的上述Hf02膜在被處理基板面 内的膜厚均勻度。再者,上述的膜厚均勻度,係從面内的 膜厚測定點,以下式算出的量··(測定的最大值_測定的最小 值)/(測定的平均值X2)X 100%。 如圖10所示’當上述被處理基板的溫度為15(rc時,面内 均勾度為6.6% ’另當上述被處理基板的溫度為36〇〇c時,均 勻度亦呈7.8%,並無明顯變化。 然而,當上述被處理基板溫度上昇至4〇(rc時,面内均勻 度增為12.2%,可得知其明顯惡化。 此現象之原因,係因於被處理基板溫度的上昇,以致部 分ALD特徵所在之原子層級、分子層級之成膜機制受到破 壞,而成為受供入處理氣體流量所影響之質流控制反應。 該種成膜機制的變化約在36(rc〜々㈧艺之間產生,因而得知 ,欲穩定的進行上述原子層級、分子層級的成膜,亦即ald 成膜’須將處理基板的溫度設定在約35〇它以下。 [第7實施例] ▲而說明之本發明第7實施例,係對上述使用Hf[N(C2H5)山 原料及氧化氣體形成之Hf〇2膜進行實驗,從而探知所使用 的氧化氣體與膜的電性關係。再者,在本實施例中,形成 該Hf〇2膜時的被處理基板溫度為3〇(rc。 本貫施例中,對上述電性的測定,係如圖i丄所示,試驗 片係在η型矽基板110上形成义〇1^膜12〇,繼而在上述§ί〇Ν 膜120上,藉先前說明的八]^步驟形成則〇2膜13〇,並在上 支 θ4 87317.doc 1235422 述腿2膜上形成銘電極14〇。又,本實施例中係加偏壓於上 述鋁電極140及上述矽基板110之間以測定電性。 圖12A、12B所示者,係將偏壓由_2 v改變至2 v時該η⑺2 ㈣電容變化’亦即所謂的c-v曲線。其中’圖12Α係表示 採用η2ο為其氧化氣體時,圖12Β則表示採為其氧化氣體 寺足時係在同—測定點測定3次,邊改變偏壓方向邊實 行之。 圖12Α、12Β中,例如,資料「1F」係表示第^欠偏壓施 加時從-2 V改變至2 V的結果;資料「1Β」係表示糾次偏 壓施加時從2 V改變至_ 2 ν的結果。以下同樣以2 f、2 B、3 f 、3B的順序來進行電壓施加及測定。 如圖12A所示,使用Η"為氧化氣體時,膜的電容隨測定 次數或電壓施加的極性產生巨幅改變,亦即產生所謂磁滞 (hySteris)效應。另-方面,圖⑽之以〇3為氧化氣體時,其 兹滯效尤極小。又,若比較其平帶電壓b⑽句乂化的偏 移量,使用H2〇為氧化氣體時的電壓偏移量為_〇 2 v,相對 的使用〇3時的平帶電壓偏移量為_〇.〇5 v以下,故可得知 藉由以〇3作為氧化氣體,可得到電性極穩定的膜。又, 該項結果乃證明本發明可藉著使用氧化力強的〇3為氧化氣 體,減少形成膜中的C或〇H基等雜質。 接著藉由圖13A、13B,表示對圖11的試驗片施加〇〜3 v 範圍的電壓以取得其曲線時,對上述鋁電極14〇及矽基 板no間㈣漏電流之計算結果。其中,圖13A係表示以H2〇 作為氧化氣體時,圖13B係表示以A作為氧化氣體時。對同 87317.doc -22- 1235422 一測足點亦同樣施加3次偏壓。 如圖13A所示,以H2〇為氧化氣體時,尤其在第3次的測 定時里出阿洩漏電流值,故可得知該Hf〇2膜係電性不穩定 的腠。相對的,圖13B所示之以A為氧化氣體時,從第^欠 測定至第3次測定皆為幾乎相同的特性,故可得知係電性穩 定的膜。 又,例如,若與施加1 V的洩漏電流密度相較,使用上述 出0時的值為4.8 X 1〇·8 A/cm2,相對的,使用上述〇3的洩漏 電流密度則降至6.2X 1〇·9 A/cm2。 加所揭不者’以〇3為氧化氣體能改善形成膜Hf〇2的電性 ’其原因乃在於〇3具有強的氧化力,能減少形成膜中的c 或0H基等雜質。 [第8實施例] 以下說明之本發明第8實施例,係對於上述ALD法形成的 金屬氧化膜中的雜質量,分析其使用原料的差異後,所得 之結果。再者’分析係採 SIMS (Secondary Ion Mass Spectrometry ’即二次離子質量分析)方式進行。 表1係各種處理氣體與氧化氣體的組合,分別有:(A) Hf(OC(CH3)3)4 及 H20的組合、(B) Hf(OC(CH3)3)4 及 02的組合 、(C) Hf(OC(CH3)3)4 及 03的組合、(d) Hf[N(C2H5)2]4 及 02 的 組合、(E) Hf[N(C2H5)2]4及〇3的組合;藉由檢出諸組合中 Hf02膜的含C值。 -23- 87317.doc 1235422 表1 處理氣體+氧化氣體 ———- c檢出強磨 (A) Hf(0C(CH3)04+H,0 ------ vJs __340 (B) Hf(OC(CH3),)4+0, (C) Hf(OC(CH,)〇4+〇, 259 (D) Hf[N(C2H5),l4+0, 6660 (E) Hf[N(C2H5),l4+0, __136 如表1示,在實驗(E),亦即,以具有金屬-氮結合的 Hf[N(C2H5)2]4為原料並以Ο;為氧化氣體時,膜中内含雜質 的-C濃度為最低。相對的,在實驗(A)、(B)及(D)以h20或〇2 作為氧化氣體,膜中的C濃度明顯較高,其原因係如同之前 所述,〇3較HW或〇2具有更強的氧化力,故在實驗(E)中膜 的C濃度較少。 又,若比較同樣以〇3為氧化氣體的實驗(c)及實驗(E),亦 可得知,與使用烷氧基原料Hf(〇C(CH3)3)4的實驗(C)相較,, 具有金屬-氮結合的Hf[N(C2H5)2]4的實驗(E)具有較低的c濃 度。%其原因乃如同上述,原料含金屬-氮結合時,原料的 分解及氧化係選擇性地切斷該金屬_氮結合,因而減少膜中 的C或0H基等雜質。 以上所揭不者係本發明之較佳實施例,然而,本發明不 侷限於上述特定實施例,尚可在專利申請範圍所載要旨内 進行各種變形及變更。 產利用瓦j色性 右根據本發明,藉原子層化學汽相沈積(ALD)法來沈積金 87317.doc -24- 1235422 屬氧化膜時,可藉荽且古备人b /、有虱-至屬結合的原料減少所形成的 f述金屬氧化膜中的雜質。究其原因,係因具有上述金屬_ 亂結合的原料氣體中,在成膜時之該原料的分解,係選擇 性的切斷金屬與氮的結合以進行原料分解,故而,與例如 私;k氧基系原料時切斷氧碳結合的反應相較,可減少殘留 在形成月旲中的蚊等雜質之濃度’故能使形成的金屬氧化膜 具有良好電性。 又使用含氧化力強的〇3之氧化氣體,與使用h2〇為氧 化氣體純,可減少形成的金屬氧化膜中的含碳雜質,尤 特別者係降低了膜中的0Η基數目,故可在進行原子化學汽 相沈積(ALD)時’得同時兼顧上述金屬氧化膜之良好電性以 及最適當的基板處理溫度,以穩定的進行該作業。 【圖式簡單說明】 圖1Α〜1C表示先前的高介電率閘極絕緣膜之形成製程; i[ 2A、2B係表示本發明之基板處理方法的原理; 圖3係用於本發明之基板處理裝置的結構; 圖4係圖3的基板處理裝置的一部分之詳細圖示; 圖5係本發明第2實施例之半導體裝置的製造方法之流程 圖; 圖6係本發明第3實施例之半導體裝置的製造方法之流程 圖; 圖7係本發明第4實施例之半導體裝置的製造方法之流程 圖; 圖8係本發明第5實施例之Hf02膜厚與ALD循環之關係; 87317.doc -25 - 1235422 圖9係本發明第6實施例之Hf〇2膜厚與ALD循環之關係; 圖10係表示圖9的Hf〇2膜中,面内均均度之溫度依存性; 圖11係本發明形成的Hf〇2膜電性之測定方法; 圖12A、12B表示本發明第7實施例之Hf〇2膜的電性; 圖13A、13B係另一種本發明第7實施例iHf〇2膜的電性 圖示。 【圖式代表符號說明】 1 處理容器 2 被處理基板 3A 第1處理氣體供給口 4A 第1排氣口 3B 第2處理氣體供給口 4B 第2排氣口 5A 第1原料切換閥 5B 第2原料切換閥 6A 第1排氣量調節閥 6B 第2排氣量調節閥 10 基板處理裝置 10A 控制裝置 11 處理容器 12 被處理基板 13A、13B 處理氣體導入口 14A、14B 排氣口 15A、15B 電導閥 87317.doc -26- 1235422 16A、16B 切換閥 16a 、 16b 原料供給線路 17A、17B 閥門 18A、18B 質流控制器 19A、19B 其他閥門 20A 原料容器 23A 、 23B 質流控制器 24A 、 24B 質流控制器 23a 、 23b 淨化吹氣線路 30 LDS (液體原料供給系統) 31A 質流控制器 31a 載氣供給線路 32A 閥門 34 臭氧產生器 100 收集槽 101 矽基板 102 氧化底膜 103 金屬氧化膜 110 (圖 4) 石英反應容器 110 (圖 11) 矽基板 111A 〜111E 加熱器 120 SiON 膜 130 Hf02 膜 140 鋁電極 -27- 87317.doc

Claims (1)

1235422 拾、申請專利範園: 1 · 一種半導體裝置之製造方法,其特徵在於包含以下處理 步驟: 使具有金屬-氮結合的第丨處理氣體沿著被處理基板表 面流動,於上述被處理基板表面進行第丨處理之步驟;及 使含〇3之氧化氣體作為第2處理氣體沿著上述被處理 基板表面流動’於上述被處理基板表面進行第2處理之 步驟; 於上述第1及第2步驟,以上述被處理基板的溫度為 _3 5 0 °C 以下。 2·如申請專利範圍第丨項之半導體裝置之製造方法,其中 上述第1處理氣體,含有選自由Hf、si、Zr、A卜La、Y 、Ta、Nb、Pr所構成之群的金屬元素與氮的結合。 3 ·如申請專利範圍第丨項之半導體裝置之製造方法,其中 上述第1處理氣體,係選自由Zr(N(CH3)2)4、Zr(N(C2H5)2)4 、(C2H5)2A1N3、(C2H5)2Aia、(ch3)2ainh2、(ch3)2aih: n(ch3)2c2h5、aih3:n(ch3)2c2h5、aih3:n(ch3)3、 Hf[N(C2H5)2]4及Hf[N(CH3)2]4所構成之群。 4·如申請專利範圍第1項之半導體裝置之製造方法,其中 上述第1處理氣體係由上述被處理基板的第1側導入,排 出到隔著上述被處理基板而與上述第丨側對向的第2側 ’並且上述第2處理氣體係由上述第2側導入而排出到上 述第1側。 5 ·如申請專利範圍第1項之半導體裝置之製造方法,其中 87317.doc 1235422 上述被處理基板載置於設於基板處理裝置之處理容器 内的基板保持台;上述第1處理氣體係由形成於上述處 理容器的上述第1側之第1氣體供給部所供給,且由形成 於上述處理容器的上述第2側之第2排氣口所排出;上述 第2處理氣體係由形成於上述處理容器的上述第2側之 第2氣體供給邵所供給,且由形成於上述處理容器的上 述第1側之第1排氣口所排出。 87317.doc
TW092122511A 2002-08-16 2003-08-15 Manufacturing method for semiconductor device TWI235422B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002237551A JP2004079753A (ja) 2002-08-16 2002-08-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW200409208A TW200409208A (en) 2004-06-01
TWI235422B true TWI235422B (en) 2005-07-01

Family

ID=31884439

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092122511A TWI235422B (en) 2002-08-16 2003-08-15 Manufacturing method for semiconductor device

Country Status (4)

Country Link
JP (1) JP2004079753A (zh)
AU (1) AU2003254941A1 (zh)
TW (1) TWI235422B (zh)
WO (1) WO2004017397A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4283140B2 (ja) * 2004-03-11 2009-06-24 三井造船株式会社 薄膜形成方法
JP2006060170A (ja) * 2004-08-24 2006-03-02 Nec Electronics Corp キャパシタおよび半導体装置の製造方法
WO2007043709A1 (ja) 2005-10-14 2007-04-19 Nec Corporation 半導体装置の製造方法およびその製造装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6537613B1 (en) * 2000-04-10 2003-03-25 Air Products And Chemicals, Inc. Process for metal metalloid oxides and nitrides with compositional gradients
KR100531629B1 (ko) * 2000-08-11 2005-11-29 동경 엘렉트론 주식회사 기판의 처리장치 및 처리방법

Also Published As

Publication number Publication date
AU2003254941A1 (en) 2004-03-03
JP2004079753A (ja) 2004-03-11
WO2004017397A1 (ja) 2004-02-26
TW200409208A (en) 2004-06-01

Similar Documents

Publication Publication Date Title
US9966251B2 (en) Method of manufacturing semiconductor device and substrate processing apparatus
JP5005170B2 (ja) 超高品質シリコン含有化合物層の形成方法
JP5467007B2 (ja) 半導体装置の製造方法および基板処理装置
US7723245B2 (en) Method for manufacturing semiconductor device, and substrate processing apparatus
KR100848226B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
US8202809B2 (en) Method of manufacturing semiconductor device, method of processing substrate, and substrate processing apparatus
TWI420597B (zh) 用以形成掺雜有金屬之含矽絕緣膜的膜形成方法與膜形成設備
JP5307513B2 (ja) Ald法又はcvd法による金属含有膜の調製
US20060228888A1 (en) Atomic layer deposition of high k metal silicates
US9741556B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP5982045B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびガス供給系
JP5770892B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
JP4356943B2 (ja) 基板処理装置及び半導体装置の製造方法
TWI235422B (en) Manufacturing method for semiconductor device
US9916976B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP2004296887A (ja) 半導体装置の製造方法及び基板処理装置
JP2007324595A (ja) 金属ケイ酸塩膜堆積用のケイ素源としてのジエチルシラン
TW202328050A (zh) 高介電常數薄膜用鈍化劑、利用其的選擇區域沉積方法、由該方法製造的半導體基板及半導體裝置
JP2006093240A (ja) 成膜方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees