TWI233261B

TWI233261B - Short pulse rejection circuit

Info

Publication number: TWI233261B
Application number: TW093104277A
Authority: TW
Inventors: Chao-Sheng Huang
Original assignee: Via Tech Inc
Priority date: 2004-02-20
Filing date: 2004-02-20
Publication date: 2005-05-21
Also published as: US20050184783A1; TW200529560A; US7245160B2

Description

1233261 五、發明說明（l) —------ 【發明所屬之技術領域】本發明係有關於-種電略，特別是指—種利用信號摘測電路、控制信號產生電路及重置電路組合而達到可以消除特定脈衝寬度以下之短脈衝但允許超過特定脈衝寬度以上信號輸入的電路。【先前技術】輸出/入塾（I/O pad)—般而言係積體電路晶片與其他的晶片溝通的橋樑。純粹就像一個緩衝器一樣，一如圖 i a所不。A是輸入信號端，而z則是輸出端。當a端輸入的是一個脈衝’輸入至緩衝器，例如由偶數個反相器構成，輸入後經在延遲幾個奈秒後，輸出端z也應該輸出相同寬度的脈衝。如果加入低通元件而讓輸出/入墊產生濾波功能時，反而有可能產生功能錯誤。請參見圖lb。由兩個反相器及一電容C組成具低通濾波元件。如圖1 b所示，A為輸入端，V CP 為電容C對地的端電壓。設想上述的低通電路欲濾除小於 2Ons的任何脈衝信號。因此，當A輸入一個脈衝η 1，且脈衝寬度為1 5ns，該脈衝通過第一反相器INV1後就對電容C 充電’但Vc妁電壓沒有超過第二反相器INV2的啟始電壓 V τη。因此V z= 〇，成功的濾掉第一個脈衝η 1。之後，在v A= 0 時，電容C經由第一反相器I NV1緩慢放電。若電容c未充分放電而又有新的脈衝Η 2產生時，Η 2脈衝的寬度就不限於需

第7頁 1233261 五、發明說明（2) 要20ns才會過v θ 盘Κ9叙hi夕叫而是與先前電容c的殘留電荷有關’即 ,w # 時間L有關。因此，如圖示，若L如圖示為 Ψ H 、I段時間（约第10ns)就可能使Vcp>Vth，而使輸出知產生一個未遽除的信號。在匕 ^ ^ ' ’本發明將提供一電路，該電路利用回授信 ^ ^脈’配合金氧半電晶體可以驅動大電流的能、行、速充放電’而避掉電容殘留電荷的問題。【發明内容】少包含：一信號數位轉換，當輸一控制信號產生制信號；一重置晶體及一電容，晶體疊接於η型該第二控制信號測與信號輸出電當該重置與充電過一設定值時，的輸出。

本發明揭露一種短脈衝消除電路，至轉換债測電路，用以偵測第一輸入信號的入信號有數位轉換時即產生一偵測脈衝；電路，提供一第一控制信號，及一第二控與充電電路，包含一 P型電晶體、一 η型S 其中η型電晶體與該電容並聯接地，ρ型電電晶體之上，並分別由該第一控制信號及控制電容的充電及重置；及一電容脈^偵路，連接於該重置與充電電路的輸出端，' 電路有電容被重置再充電，且充電時間超回應5亥輸入b號’產生一短脈衝消除信势其中上述之控制信號產生電路包含〜第一反相器

1233261 五、發明說明（3) 第二反相器、一第三反相器、一第一正反器及一互補式金氧半電晶體，其中第一反相器、第二反相器、及第三反相器依序串聯至第一正反器的時脈端，再由第一正反器的輸出端饋入互補式金氧半電晶體的輸入端，互補式金氧半電晶體的輸出該第一控制信號，此外，第一正反器係具有重置功能的正緣觸發D型正反器，其中其重置信號由第一反相器的輸出提供，其輸入信號為一電源輸入信號。上述之電容脈衝偵測與信號輸出電路包含一第四反相器、一第五反相器及一正緣觸發第二D型正反器，該第四反相器與該第五反相器依序串聯後饋入該第二D型正反器的時脈端，該第二D型正反器的輸入端由該第一輸入信號鑌入，該該第二D型正反器的輸出端輸出已消除短脈衝的輸入信號。本發明欲過濾的短脈衝寬度係由p型電晶體的通道寬 W /通道長L比的大小決定，欲過濾的短脈衝寬度愈小則應選擇愈大的W / L比之p型電晶體。【實施方式】有鑑於如發明背景所述，自輸出入墊傳送進來的信號，以簡早的低通電路並不足以確保足以過渡局頻的雜訊，因為只要兩個及/或以上高頻雜訊訊號夠接近，就足以使本欲過濾的雜訊由於電容放電不及而導致後輸入的雜

第9頁 1233261 五、發明說明（4) 訊脈衝得以通過。本發明所提供的電路可以解決上述的問題。本發明的電路可以以圖2的功能方塊表示，包含：一仏號轉換偵測電路1 〇〇、一控制信號產生電路1 5 〇、〆重置與充電電路2 0 0及一電容脈衝偵測與信號輸出電路2 5 0依序串聯。其中信號轉換偵測電路1 〇〇具有一輸入端接收輸入信號I N ’及一輸出端1! 〇，當輸入信號丨!^有變化時，輸出端11 〇輸出偵測脈衝信號。控制信號產生電路1 5 0回應偵測脈衝信號產生二控制信號CP及CKO。重置與充電電路2 0 0依據CP及CK0信號而對圖3之電容2 04快速充電或放電。電容脈衝偵測與信號輸出電路2 5 〇回應輸入信號I N及依據電容 2 0 4端電壓是否超過預定的電位，若是，則回應輸入信號 IN輸出一短脈衝消除的信號OUT。、· 如圖4所示依據本發明的電路信號轉換偵測電路1 〇〇係入信號I N有變化時，就輸出電位位準為i的偵測脈衝信號X0 1至控制信號產生電路1 5 〇。反之當輸入信號没有傲化’就會輪出電位位準為〇的偵測脈衝信號X 〇 1至控制史產生電路15〇。 15就、睛參考圖3，信號轉換偵測電路1 〇〇包括··一第一互式金氧半電晶體1 0 2輸入端接收一待處理的輸入信號！ N / 輸出端同時饋入第一延遲電路1〇5及一互斥或邏輯閘X叫

1233261 五、發明說明（5) "" ------ 106的第一輸入端。第一延遲電路1〇5可以由偶數個反相器所組成，用以將互補式金氧半電晶體1〇2輸出做一延遲u ，間再，入XOR 106的第二輸入端。因此，如圖4所示只要是輸入ji言號I N有任何的變動，由低電位（在此及之後以電位0表示）至高電位（在此及之後以電位丨表示），或由電位i 至〇,在變化的瞬間都將使X0R在輸出位號χ〇ι上輸出一 tl 時間寬度的脈衝。言青注意，第一延遲電路i 〇5延遲的時間 11以可偵測出信號或雜訊的變化即可，一般不超過J 一 2ns。因為tl太長將導致前一脈衝因延時而與當前脈衝進行XOR，而導致錯誤。控制#號產生電路150，包含一第一反相器is!、一第一延遲電路152、一第二反相器；[5 3—第三反相器154、一具邊緣觸發及重置功能的D正反器15 5及一第二互補式金氧半電晶體162。其中，第一反相器15丨的輸出R1除了輸入第二延遲電路15 2以產生一 12時間延遲外，同時也作為J)正反器15 5的重置#號R1。第二延遲器15 2係用以防止正反器 155產生競走（race)現象。第一反相器1 5 3則除了輸出CK0第三反相器15 4外，也將一信號CK0以做為重置與充電電路2〇〇的放電控制開關。第三反相器1 5 4的信號輸出信號CK1輪入至D正反器1 5 5的時脈端CK。因此，D正反器1 5 5時鐘控制信號較重置信號R ^ 少落後12時間。而D正反器1 5 5的輸入端D則連接一 v d約信

第11頁 1233261 五、發明說明（6) 號’輸出端Q的信號C P 0則饋入第二互補式金氧半電晶體 1 6 2的輸入端。

重置與充電電路200，包含一 pMOS 201、疊接一 nMOS 2 0 2及電容204。其中電容2 04與nMOS 2 0 2並聯。pM〇S 201 由控制信號產生電路150的輸出CP控制開關。而nMOS 202 由控制信號產生電路1 5 0的第二反相器1 5 3輸出CK 0控制。電容脈衝偵測與信號輸出電路2 5 0由第四反相器2 5 1、第五反相器2 5 2及一邊線觸發D正反器2 5 5所組成。第四反相器 2 5 1與該第五反相器2 5 2依序串聯後饋入該第二D型正反器 25 5的時脈端CK，D型正反器255的輸入端D接收一輸入信號 I N ’而D型正反器2 5 5的輸出端輸出的已消除短脈衝的輸入信號OUT。因此，請參考圖4，當輸入信號I N有變動時，例如， T 0時間輸入一脈衝Η1時，第一互補式金氧半電晶體1 〇 2輸出信號ΙΝΧ1及延時後的輸出信號ΙΝΧ2將使X0R閘106，在 X 〇 1輸出兩個對應的脈衝4 0 1及4 0 2脈衝，分別對應於Η1脈衝的左緣301及右緣302。信號CK1在第二延遲電路15 2再延遲12時間。因此，具重置功能正緣觸發D正反器1 5 5就會對應脈衝401及402脈衝的反相信號R1而重置並在CK1端正緣上升時，才使D正反器1 55之CP0輸出1。如圖4所示脈衝50 1 及5 0 2的左緣。

1233261 五、發明說明（7) 信號CP在6 0 1及6 0 2係脈衝5 0 1及5 0 2經第二互補式金氧半電晶體1 6 2反相後的信號。如圖3所示所示的電路可知，當CP =1，且CKO =1時，PM0S 201關閉，電容204將由nM〇S 2〇2引導接地而釋放電荷。而在（^ = 〇且（^〇 = 〇時，0肘〇32〇1 開啟而nMOS 2 0 2關閉，因此將對電容2 04充電。CP=1及CK0 =0，pMOS 201及nMOS 2 0 2都是關閉的，即，維持先前的狀態。因此，電容2 0 4的端電壓PU0，如圖4所示，在脈衝 6 0 1 ’電容2 0 4先急速放電7 0 1，脈衝6 0 1結束後，進行充電’如圖4的充電狀態70 2，在脈衝6 0 2出現時又很快的放電。若脈衝601與脈衝6 0 2時間間隔小時，PU0將小於推動第四反相器25 1的啟始電壓VTH，因此，電容脈衝偵測與信號輸出電路2 5 0輸出維持先前狀態。當緊隨H1輸入.的L1寬度仍不夠長，如圖示H1右緣302 與Η2左緣3 0 3寬度仍小於設定寬度時，其結果將使X01產生脈衝40 2，CP0產生脈衝5 0 2，電容204之充電狀態，如PU信號7 0 3，因為L 1時間過短未能充電超過V ΤΗ，所以很快又放電至0。當緊隨L1輸入的Η2寬度夠長（超過預設值時），如圖4 所示，電容2 0 4在脈衝6 0 3結束後開始進入充電狀態直至新的脈衝6 0 4出現後才結束。因此，P U 0在充電期間中將超越VTH，而使電容脈衝偵測與信號輸出電路2 50的PU端產生脈衝8 0 4，而使得正反器2 5 5產生一時脈，而在脈衝8 0 4正

第13頁 1233261 五、發明說明（8) 緣上升時輸出與輸入信號I N相同的〇或1信號。請注意，除了輸入高脈衝HI，H2會使電容2 04產生充電信號70 2、704外，低脈衝U、L2也會使電容2 0 4產生充電信號7 0 3、7 0 5。本發明的電路除了過濾寬度小的高脈衝外’寬度小的低脈衝也會被視為雜訊而不予理會。因此，若L2低脈衝對應的充電信號705不夠寬就不會使PU端產生脈衝’反之，當L2低脈衝寬度足夠時將產生脈衝8 0 5，而結束因804所產生的輸出變動，例如圖4中輸出信號9 0 5對應脈衝8 0 4的正緣與脈衝8 0 5的正緣。請注意pMOS 201的通道寬度W與長度L (W/L比）決定了充電的快丨艾。W / L比愈高，表示可載入愈大的電流，充電會愈快。電容2 04的大小至少需使PU0電壓VPUG>VTH。電容204 尺寸愈大可充電的電荷就愈大。調整pMOS 201的W/L比及電容大小可設定欲過濾的脈衝尺寸。此外。依據本發明的電路設計，以電容2 04的大小為〇· 〇5pF的電容而言，nMOS 2 0 2的W/L比為4/z m /0· 22/z m時電容可在〇· 5ns時間放電完畢，已可滿足典型1 n s放電需求。以上所述僅為之較佳實施例而已，並非用以限定本發明之申請專利範圍；凡其它未脫離本發明所揭示之精神下所完成之等效改變或修飾，均應包含在下述之申請專利範圍内。

第14頁 1233261 圖式簡單說明本發明的較佳實施例將於往後之說明文字中輔以下列圖形做更洋細的闡述：圖1 a顯示傳統輸出入墊有如一缓衝器，並無濾波功圖1 b顯示傳統輸出入墊加入低通濾波功能時，在兩個假信號很靠近時，後來者仍可能通過，而致渡波功能錯誤0 圖2顯示依據本發明設計之短脈衝消除電路的功能方塊圖。圖3顯示依據本發明設計之短脈衝消除電路圖。圖4顯示依據本發明設計之短脈衝消除電路因應輸入信號所繪製之各端點之波形圖。圖號對照說明： 102 第一互補式金氧半電晶體 106 互斥或邏輯閘XOR 151 第一反相器 153 第二延遲電路

1 0 0信號轉換偵測電路 105第一延遲電路 1 5 0控制信號產生電路 1 5 2第二反相器 154第三反相器 1 5 5具邊緣觸發及重置功能的D正反器 162第二互補式金氧半電晶體20 0重置與充電電路 201 pMOS 202 nMOS 2 04電容 2 5 0電容脈衝偵測與信號輸出電路

第15頁 1233261 圖式簡單說明 251 第四反相器 252 第五反相器 255 ：邊線觸發D正反器 m、 H2、H3 面脈衝 U、 L2 低脈衝 401、 4 0 2、 40 3、 404 為 R 1信號脈衝 50卜 5 0 2 ^ 5 0 3〜 504 為 D正反器輸出之信號脈衝 70卜 70 2 ^ 70 3 ' 704 、705 為電容放、充電信號 601 > 6 0 2〜 6 0 3 ' 604 為第二互補式金氧半電晶體輸之信] 號脈衝 905 輸 ‘出信號對應脈衝 8 04、 805 為PU端的脈衝

第16頁

Claims

1233261 六、申請專利範圍 1 · 一種短脈衝消除電路，至少包含：一信號轉換偵測電路，用以偵測一輸入信號產生數位轉換時，即產生一偵測脈衝信號；一控制信號產生電路，接收該偵測脈衝信號後，產生一第一控制信號，及一第二控制信號；及一重置與充電電路，包含一第一型電晶體、一第二型電晶體及一電容，其中第一型與第二型係相反電性的電晶體，該第二型電晶體與該電容並聯接地，該第一型電晶體疊接於該第二型電晶體之上，並分別由該第一控制信號及該第二控制信號控制電容的充電及重置；及一電容脈衝偵測與信號輸出電路，連接於該重置與充電電路的輸出端，當該重置與充電電路有電容被重置再充電，且充電時間超過一設定值時，回應該輸入信號，產生一短脈衝消除信號的輸出。 2 .如申請專利範圍第1項之短脈衝消除電路，其中上述之信號轉換偵測電路包含一第一互補式金氧半電晶體、一第一延遲器及一互斥或閘，由該第一互補式金氧半電晶體輸入該輸入信號，該第一互補式金氧半電晶體輸出饋入該第一延遲器及該互斥或閘的一輸入端，該第一延遲器輸出則饋入該互斥或閘的另一輸入端。 3 .如申請專利範圍第1項之短脈衝消除電路，其中上述之信號轉換偵測電路，在該輸入信號有1 -〉〇或〇 -〉1的信號

第17頁 1233261 六、申請專利範圍轉換時該產生該偵測脈衝信號。 4 ·如申請專利範圍第1項之短脈衝消除電路，其中上述之控制信號產生電路包含一第一反相器、一第二反相器、一第三反相器、一第一正反器及一第二互補式金氧半電晶體，其中該第一反相器、該第二反相器、及該第三反相器依序串聯至該第一正反器的時脈端，再由該第一正反器的輸出端饋入該第二互補式金氧半電晶體的輸入端，該第二互補式金氧半電晶體的輸出該第一控制信號，此外該第一正反器係具有重置功能的正緣觸發D型正反器，其重置信號由第一反相器的輸出提供，其輸入信號為一電源輸入信號。 5 ·如申請專利範圍第4項之短脈衝消除電路，更包含一第二延遲器串聯於該第一反相器與該第二反相器之間，用以防止該正反器產生競走（race)現象。 6 .如申請專利範圍第4項之短脈衝消除電路，其中上述之第二互補式金氧半電晶體的輸出該第一控制信號，該第二控制信號係由該第二反相器輸出。 7.如申請專利範圍第1項之短脈衝消除電路，其中上述之電容脈衝偵測與信號輸出電路包含一第五反相器、一第六反相器及一正緣觸發第二D型正反器，該第五反相器與該

第18頁 1233261 六、申請專利範圍第六反相器依序申聯後饋入該第二D型正反器的時脈端，該第二D型正反器的輸入端由該第一輸入信號饋入，該輸出端輸出該短脈衝消除信號。 8 ·如申請專利範圍第1項之短脈衝消除電路，其中上述之欲過濾的短脈衝寬度係由第一型電晶體的通道寬W/通道長 L比的大小決定，欲過濾的短脈衝寬度愈小則選擇愈大的 W/L比之第一型電晶體。

第19頁