TWI231956B - Manufacturing method of thin film transistor array substrate - Google Patents

Description

1231956 五、發明說明（1) 發明所屬之技術領媸 本發明是有關於一種薄膜電晶體陣列基板（Thin Fi lm Transistor array substrate, TFT array substrate)的 製造方法，且特別是有關於一種可避免金屬層與保護層在 重工時受到破壞之薄膜電晶體陣列基板的製造方法。 先前技術 薄膜電晶體液晶顯不面板（Thin Film Transistor

Liquid Crystal Display panel，TFT LCD panel)主要係 由薄膜電晶體陣列基板、彩色濾光陣列基板（c〇 1 〇r filter array substrate)和液晶層所構成，其中薄膜電 晶體陣列基板是由多個以陣列排列之薄膜電晶體，以及與 每一薄膜電晶體對應配置之一畫素電極（Pixel Electrode)所組成。而上述之薄膜電晶體係包括閘極 (Gate)、通道層（Channel)、沒極（Drain)與源極 (Source)，薄膜電晶體係用來作為液晶顯^單元的開關元 件0 薄膜電晶體元件的操作原理與傳統的半導 .μ. ^ ^ (^ Λ «ΓΛ 件。通常薄膜電晶體元件可分成多晶矽（polysilic〇n)與 非晶矽（Amorphous si 1 icon)材質兩種類型。其中，非晶 矽薄膜電晶體是屬㈣交為成熟之技術。_晶矽薄膜電曰曰晶 體液晶顯不器而言，其製造流程大致包括 極、通道層、源極/汲極、晝素電極以及保護層。/成， 第1圖繪示為一習知薄膜電晶體陣列基板^上視示意

1231956 五、發明說明（2) -------—- 圖，第2A圖至第^ ^ 乐^圖繪示為第1圖中由1-1，之製程的剖面 示意圖。 清參照第1圖與第2A圖，習知薄膜電晶體陣列基板1〇〇 的製造方法係首先進行第一道光罩製矛呈，以在基板5〇上形 成問極1 12以及與其連接之掃瞄配線120，並且同時在掃瞄 配線120之末端形成焊墊122。之後，在基板50上方覆蓋一 間介雷層1 3 0。 、接著凊參照第1圖與第2B圖，進行第二道光罩製程， 以在閘，lj 2上方之閘介電層丨3 〇上形成一通道層丨丨4。 接著請參照第1圖與第2C圖，進行第三道光罩製程， 以幵y成源極/汲極1 1 6 /丨i 8以及與源極丨丨6連接之資料配線 1 4 0，且同時在資料配線丨4 〇之末端形成另一焊墊丨4 2。之 後’在基板5 0上方覆蓋一保護層丨5 〇。 接著請參照第1圖與第2D圖，進行第四道光罩製程， 以在保護層150上形成一圖案化之平坦層（pianarizati〇n layer)160 暴露出汲極118以及焊墊122、142上方之保護 層150。隨後，以平坦層16〇為蝕刻罩幕，移除焊墊122、 1 4 2上之閘；丨電層1 3 0與保護層1 5 〇，並移除汲極丨丨8上之保 讜屉1 5 Π。 最後請參照第1圖與第2E圖，進行第五道光罩製程， 以在平坦層160上形成畫素電極17〇，並且在焊墊122、142 表面覆蓋一電極材料層172。 上述於保護層上形成平坦層的目的是為了提高液晶顯 不器之開口率。由於平坦層的存在，畫素電極可以延伸覆

1231956 五、發明說明（3) 蓋在部分資料配線之上方以提高開口率，這是因為平坦層 之厚度足夠厚，因此可以避免畫素電極與資料配線之間寄 生電容（Parasi t ic capac i t ance )太大，而不會使面板之 特性受到影響。 在後續製程中，用以驅動資料配線以及掃瞄配線的驅 動晶片’係藉由異方性導電膠膜（Anis〇tr〇pic Conductive Fi lm，ACF)電性連接至焊墊。但是，接合晶 片的製程常常會需要重工。在重工時由於焊墊周圍區域覆 蓋有平坦層，若欲撕除異方性導電膠膜，常會將材質相近 =平坦層撕起，進而造成下方保護層與金屬層的破壞，使 得整塊薄膜電晶體陣列基板無法再使用。 發明内完 因此’本發明的目的就是在提供一種薄膜電晶體陣列 基板的製造方法，適於降低後續晶片接合製程的重工失敗 率〇 ,基於上述目的，本發明提出一種薄膜電晶體陣列基板 的製造方法。此方法係首先提供一基板，基板具有一晝素 ，與一焊墊區。畫素區上至少配置有多條掃描配線、$條 資料配線與多個具有一閘極、一源極以及一汲極之薄膜電 晶體。焊塾區上至少配置有多個焊墊。接著，在基板上方 形成一保護層。之後，在保護層上形成_平坦層，平坦層 =多個第-開口與多個第二開π。第—開口係位於汲‘ 上方，第二開口係位於焊墊上方。其中，位於畫素區之 坦層具有一第一厚度，而位於焊墊區之平坦層具有一第二

1231956 五、發明說明（4) 厚度，且第一 幕，移除第一 出汲極與焊墊 多個電極材料 極材料層係與 此外，本 中，在移除第 坦層之第一厚 一厚度例如係 開口所暴露出 〇. 8微米。 基於上述 板的製造方法 素區與一焊墊 厚度係大於第二厚 開口與第二開口所 。最後，在平坦層 層。其中，汲極係 焊墊電性連接。 實施例之薄膜電晶 一開口與第二開口 度例如係介於2〜6 介於0· 3〜1· 4微米 之材料層後，平坦 度。然後，以平坦層為罩 暴露之材料層，直到暴露 上形成多個畫素電極以及 與畫素電極電性連接’電 體陣列基板的製造方法 所暴露出之材料層前’平 微米（//m)，平坦層之第 。在移除第一開口與第二 層之第二厚度例如係小於 多個閘 墊係分 介電層 成多個 著，在 成多條 中，源 極、通 在基板 層，平 極。在 別電性 ，覆蓋 通道層 每一個 資料配 極與第 道層、 上方形 坦層具 目的，本發明 。此方法係首 區。接著，在 焊墊區形成多 連接至掃描配 住掃描配線與 ，且通道層之 通道層上形成 線，且在烊墊 一焊塾係分別 源極與汲極係 成一保護層。 有多個第一開 再提出一 先提供一 種薄膜 基板， 形成多 個第一焊墊，而 ，在基 後，在 畫素區上 線。之後 閉極。然 位置係對應於閘 一源極與一沒極 區中形成 電性連接 構成多個 然後，在 口與多個 多個第 至資料 薄膜電 保護層 第二開 電晶體 基板具 條掃描 閘極與 板上形 閘介電 極之位 ’在晝 二焊塾 配線， 晶體。 上形成 口0第 陣列基 有一晝 配線與 第一焊 成一閘 層上形 置。接 素區形 0其 而閘 之後， 一平坦 一開口

12028twf.ptd 第10頁 1231956 五、發明說明（5) J位於汲極上方，第二開口係位於第一焊墊 方。其中，位於畫素區之平坦層具有一 厘一谇上 焊墊區之平坦層具有一第二厚度 而位於 厚度。再來，以平坦層為罩移除：糸=於第二 ‘m料層，直到暴露出汲極、第一焊墊與第二焊 料声ί中坦層上形成多個晝素電極以及多個電極材 Ί焊：’汲極係與畫素電極電性連接，電極材料層係 〃第知墊以及第二焊墊電性連接。 中，卜除in ϊ膜=晶體陣列基板的製造方法 声n 所暴露之材料層前，平坦 如係介於。.η」微米。在移除第一開口-:=:= 路之=層後’平坦層之第二厚度例如係小於〇8微米， 中，ίΐί”實施例之薄膜電晶體陣列基板的製造方法 著對感光型-感光型介電層，接 士光罩對感光型介電層進行一次曝=用二;周 半光調罩;;罩包括條紋狀半調式光罩、網狀半調丄= 續進墊，之平坦層幾乎消失，所以在後 jg 夺也不會破壞蟬塾區之伴★舊展鱼今 屬層l因此能提高晶片接合重工之成功率 Μ與金 顯易懂，下文特舉較匕其：目二：徵、和優點能更明 佳實施例，並配合所附圖式，作詳細 12028twf.ptd 第Π頁 1231956 五、發明說明（6) """ ' 說明如下。 實施方式 第3圖繪不為根據本發明較佳實施例之薄膜電晶體陣 列基板的上視示意圖，第4A圖至第4F圖繪示為第3圖中由 Π - H，之製程的剖面示意圖。 本發明所揭示的是一種薄膜電晶體陣列基板的製造方 法’在以下所述以及圖示中係以薄膜電晶體陣列之其中一 畫素結構以及部分鮮塾來作詳細說明。 請參照第3圖與第4 A圖，薄膜電晶體陣列基板2 〇 〇的製 造方法係首先提供一基板5〇，基板5〇具有一畫素區a與一 焊墊區B。接著進行第一道光罩製程，以在基板5〇之晝素 區A上形成多條掃描配線22〇與多個閘極212，並在焊墊區b 形成多個第一焊墊222，而閘極212與第一焊墊222係分別 電性連接至掃描配線220。其中，掃描配線220、閘極2 12 以及第一焊塾222皆屬於第一金屬層（Ml)。之後，在基板 50上形成一閘介電層230，覆蓋住掃描配線220與閘極 21 2 °其中，閘介電層2 3 0之材質例如是氮化矽或氧化矽。 接著請參照第3圖與第4B圖，進行第二道光罩製程， 以在閘極212上方之閘介電層230上定義出通道層214。同 時，例如在同一道光罩製程中，先後形成一蝕刻終止層 280以及一歐姆接觸層285於通道層上214。其中，通道曰層 214之材質例如是非晶矽（a-Si )，蝕刻終止層28〇之材曰質 例如是氮化矽，而歐姆接觸層285之材質例如是經摻雜之、 非晶石夕（n+a-Si)。 ’

1231956

五、發明說明（7) 接著請參照第3圖與第4C圖，進行第三道光罩製程， 在每一通道層214上方形成一源極216、一汲極218與多條 資料配線240，且在基板50之焊墊區B形成多個第二焊墊 242。其中，源極216與第二焊墊242係分別電性連接至資 料配線240。閘極212、通道層214、源極216與汲極218係 構成多個薄膜電晶體2 1 〇。源極2 1 6、汲極2 1 8、資料配線 240與第二焊墊242皆為第二層金屬層（M2)。 在定義完第二金屬層之後，於基板5〇上形成一保護層 2 5 0 覆蓋住第一金屬層（源極2 1 6、沒極2 1 8、資料配線

240與第二焊墊242)。其中，保護層25〇之材質例如是氮化 石夕或是氧化石夕。 接著請參照第3圖以及第4D圖，進行第四道光罩製 私，在保護層上形成一平坦層26〇。平坦層26〇具有多個第 開口01與多個第二開口〇2。第一開口〇1係位於汲極218 上方，第一開口 〇2係位於第一焊墊222與第二焊墊242上 方。其中，位於畫素區A之平坦層26〇 一 一 之平坦層以°具有-第二厚度丄厚度 焱人；一厚度H2。此時，平坦層260之第一厚度H1例

0 / 1 %〜6微米，平坦層260之第二厚度H2例如係介於 〇 · 3〜1. 4微米。 示)進形Λ?旦/260的方法例如係使用-半調式光罩（圖 種威光仃型入人"' 光製程。其中，平坦層260之材質例如痛 種感光型；丨電層，因士卜且女 泠千A轵嫱士 & 此/、有先阻材料之特性。第5Α〜 、、、曰不為根據本發明齡伯香A 早佳實化例之薄膜電晶體陣列基板戶/j

12028twf.ptd 第13頁 1231956

用之半調式光罩的示意圖。請共同參照第31)圖與第5A〜5C 圖’半調式光罩300例如可區分為完全透光區域3i〇、部份 透光區域3 20與不透光區域330。以平坦層26()具有負光阻 特性為例，在曝光製程中完全透光區3 1 0域例如係對準於 畫素區A上方，部份透光區域32〇例如係對準於焊墊區B上 方，不透光區域330例如係對準於第一焊墊222與第二焊墊 242上方。由於焊墊區b之平坦層“ο僅部份曝光，因此在 進行顯影之後其第二厚度H2將小於第一厚度们。半調式光 罩300例如係條紋狀半調式光罩（如第5A圖所示）、網狀半 调式光罩（如第5B圖所示）或點狀半調式光罩（如第5C圖所 不）。在此製程中，半調式光罩3 〇 〇之間隙應小於曝光製程 的解析度，並且平坦層260應採用較容易進行迴銲 (Ref low)之材質，如此將較容易獲得理想之平坦度。 。另外，形成平坦層2 6 0的方法亦可係進行多次曝光製 程其中，平坦層260之材質例如係一種感光型介電層， 具有光阻材料之特性。第6A〜6B圖繪示為進行兩次曝 筮·程以形成平坦層之流程剖面示意圖。請參照第3圖與 一 Α圖，第一次曝光製程例如係採用一第一光罩（圖未 it極2 18與焊塾區β上方之平坦層260發生光反應。 者^月多照第6B圖，第二次曝光製程則採用一第二光罩 Λΐΐί/吏沒極218、第一焊塾2 22與第二焊墊242(繪示 方之平坦層260完全發生光反應”斤以，在進 =和私以將發生光反應之平坦層2 6 0 (陰影部份）移除 後’汲極218、第—焊墊222與第二焊墊上方之保護層 1231956 五、發明說明（9) 250將可暴露出來，而平坦層26〇於焊墊區b之第二厚产H2 亦會小於畫素區A之第一厚度H1。 & 接著請參照第3圖以及第4E圖，以平坦層260為罩幕， 移除第一開口 01與第二開口 〇2所暴露之材料層，直到* 出汲極218、第一焊墊222與第二焊墊242。在移除第一開路 口 01與第二開口 02内之材料層後，平坦層26〇之厚度亦j 微量的減少，因此第二厚度”例如係小於〇· 8微米^佳， 或者焊墊區Β上之平坦層260會完全消失。但是，若焊墊區 Β上之平坦層260完全消失，則焊墊區Β之閘介電層23〇盥= 護層250之總厚度以大於5〇〇埃為佳。 ” ” 最後咐參照第3圖以及第4 F圖，進行第五道光罩製 程，在平坦層260上形成多個畫素電極27〇與多個電極材料 層272。其中，汲極218係於第一開口〇1内與晝素電極27〇 電性連接，電極材料層272係於第二開口 02内與第一 222與第二焊墊242電性連接。 請參照第4F圖，由於在焊墊上之平坦層26〇的 小於0. 8微米，甚至是完全消失，所以即使曰 的製程需要重工，在撕除異方性導電膠膜的過程中也日日不片合 ^平坦層260下方之保護層250、閘介電層23〇與焊墊222 ^ 壞 第7A〜7D圖綠示為另一種形成如第圖之平坦層的方 法ί流Ϊ剖面示意圖。，參照第7八圖，另-種形成第4D圖 =平坦層26—〇的方法，例如係先形成一介電層262於保護層 上接著凊參照第圖，形成一圖案化光阻層292於介 1231956 五、發明說明（10) 電層262上，圖案化光阻層292具有多個第三開口〇3與多個 第四開口04，且第三開口03係位於汲極218上方，第四開 口 04係位於第一焊墊222與第二焊墊242(繪示於第3圖）上 方。其中，位於畫素區A之圖案化光阻層292具有一第三厚 度H3，而位於焊墊區β之圖案化光阻層292具有一第四厚度 Η4 ’且第二厚度Η3係大於第四厚度|!4。圖案化光阻層292 的形成$法例如係首先形成一光阻材料層29〇於介電層262 上。接著’使用如第5Α〜5C圖所示之半調式光罩3〇〇對光 阻材料層2 9 0進行一次曝光製程，即可形成圖案化光阻層 2 9 2。圖案化光阻層2 9 2的形成方法亦可係首先形成一光阻 材料層290於介電層262上。接著，以第6Α〜6Β圖所示之方 法對光阻材料層2 90進行多次曝光製程，即可形成圖案化 光阻層292。接著請參照第7Β圖與第代圖，以圖案化光阻 層292為罩幕，移除未被圖案化光阻層292所覆蓋之介電層 262，以形成平坦層260。最後請參照第7D圖，移除圖案化 光阻層2 9 2即可獲得與第4D圖相同之平坦層26〇。 縱上所述，藉由半調式光罩或是兩次曝光製程，可分 別在薄膜電晶體陣列基板的畫素區與烊墊區獲得不同厚度 之平坦層，且在以平坦層為罩幕移除第一開口與第二開： 内之材料層後，焊墊區之平坦層幾乎消失。所以，在後 $仃晶片接合時即使需要重工，&不會因為異方性導電膠 膜與平坦層材質相近而破壞焊塾區之保護層與金屬層，進 而提高晶片接合重工之成功率。

12028twf.ptd 第16頁 1231956 五、發明說明（11) 限定本發明，任何熟習此技藝者，在不脫離本發明之精神 和範圍内，當可作些許之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。

12028twf.ptd 第17頁 1231956 圖式簡單說明 意 第1圖繪示為一習知薄膜電晶體陣列基板之上視示 圖0 第2A圖至第2E圖繪不為第1圖中由I — I’之製程的立 一 ★ — 、J σ 丨 J 面 不意圖。 體陣 ，之製程的剖 第3圖繪示為根據本發明較佳實施例之薄膜電晶 列基板的上視示意圖。 第4Α圖至第4F圖繪示為第3圖中由 面不意圖。 明較佳實施例之薄膜電晶 的示意圖。 曝光製程以形成平坦層之 第5 A〜5 C圖繪示為根據本發 體陣列基板所使用之半調式光罩 第6A〜6B圖緣示為進行兩次 流程剖面示意圖。 成如第4D圖之平坦層的方 第7A〜7D圖繪示為另 法之流程剖面示意圖。 【圖式標示說明】 5 0 :基板 100 :薄膜電晶體陣列基板 11 2 :閘極 114 :通道層 116 :源極 11 8 :汲極 1 2 0 :掃瞄配線 1 2 2、1 4 2 :焊墊 130 :閘介電層

12028twf.ptd 第18頁 1231956

圖式簡單說明 140 資料配線 150 保護層 160 平坦層 170 晝素電極 172 電極材料層 200 薄膜電晶體陣列基板 210 薄膜電晶體 212 閘極 214 通道層 216 源極 218 汲極 220 掃瞄配線 222， • 242 :焊墊 230 閘介電層 240 資料配線 250 保護層 260 平坦層 262 介電層 270 畫素電極 272 電極材料層 280 钱刻終止層 285 歐姆接觸層 290 光阻材料層 292 圖案化光阻層 12028twf.ptd 第19頁 1231956

圖式簡單說明 300 :半調式光罩 310 :完全透光區域 320 :部份透光區域 330 :不透光區域 A ： 晝素區 B ： 焊墊區 01 第一開口 02 第二開口 03 第三開口 04 第四開口 HI 第一厚度 H2 第二厚度 H3 第三厚度 H4 第四厚度 12028twf.ptd 第20頁

Claims (1)

1231956

六、申請專利範圍 1二一種薄膜電晶體陣列基板的製造方法，包括： 提供一基板，具有一畫素區與一焊墊區，該書 J少配置有多數條掃描配線、多數條資料配線與；數：具 有一閉極、一源極以及一汲極之薄膜電晶體，且該 = 上至少配置有多數個焊塾； ^ 在該基板上方形成一保護層； _在該保護層上形成一平坦層，該平坦層具有多數個第 :開口與多數個第二開口，該些第一開口係位於該些汲極 =，該些第二開口係位於該些焊墊上方，其中位於該書 素區之该平坦層具有一第一厚度，而位於該焊墊區之該平 土一層具有一第二厚度，且該第一厚度係大於該第二厚度； 以4平坦層為罩幕，移除該些第一開口以及該些第二 開口所暴露出之材料層，直到暴露出該些汲極盘該些 墊；以及 /、 一 , 在該平坦層上形成多數個畫素電極以及多數個電極材 料層’其中該些晝素電極係與該些汲極電性連接，而該些 電極材料層係與該些焊墊電性連接。 • 2·如申請專利範圍第1項所述之薄膜電晶體陣列基板 的製造方法，其中在移除該些第一開口與該些第二開口所 暴路出之材料層前，該平坦層之該第一厚度係介於2〜6微 米’該平坦層之該第二厚度係介於〇· 3〜1· 4微米。 3 ·如申請專利範圍第1項所述之薄膜電晶體陣列基板 的製造方法，其中在移除該些第一開口與該些第二開口所 暴露出之材料層後，該平坦層之該第二厚度係小於〇 · 8微

12028twf.ptd 第21頁 1231956 ---—-------- 六、申請專利範圍 米。 4·如申請專利範圍第1項所述之薄膜電晶體陣列基板 的製造方法，其中形成該平坦層的方法包括： 形成一感光型介電層；以及 使用一半調式光罩對該感光型介電層進行一次曝光製 程。 ,5 ·如申請專利範圍第4項所述之薄膜電晶體陣列基板 、、製^方法’其中该半調式光罩為條紋狀半調式光罩、網 狀半調式光罩或點狀半調式光罩。 • 6 ·如申請專利範圍第1項所述之薄膜電晶體陣列基板 的製造方法，其中形成該平坦層的方法包括： 形成一介電層； 形成一圖案化光阻層於該介電層上，該圖案化光阻層 有夕數個第二開口與多數個第四開口 ，該些第三開口係 位於該些汲極上方，該些第四開口係位於該些焊墊上方， 其中位於該畫素區之該圖案化光阻層具有一第三厚度，而 一；"亥¥墊區之该圖案化光阻層具有一第四厚度，且該第 二厚度係大於該第四厚度； 以該圖案化光阻層為罩幕，移除未被該圖案化光阻層 所覆蓋之該介電層，以形成該平坦層；以A ' 移除該圖案化光阻層。 的 U如申請專利範圍第6項所述之薄膜電晶體陣列基板 、1造方法’其中該圖案化光阻層的形成方法包括： 形成一光阻材料層於該介電層上；以及

第22頁 1231956

使用一半調式光罩對該光阻材料層進行一次 程’以形成該圖案化光阻層。 的製2 範圍第7項所述之薄膜電晶體陣列基板 =i 2 ϊ 其中該半調式光罩為條紋狀半調式光罩、網 狀半调式光罩或點狀半調式光罩。 形成一光阻材料層於該介電層上；以及 對該光阻材料層進行多數次曝光製程，以形成該 化光阻層。 系 9·如申請專利範圍第8項所述之薄膜電晶體陣 的製造方法，其中該圖案化光阻層的形成方法包括土板 1 0 ·如申睛專利範圍第1項所述之薄膜電晶體陣列基板 的製造方法，其中形成該平坦層的方法包括； 形成一感光型介電層；以及 對該感光型介電層進行多數次曝光製程，以形成該平 坦層。 11 · 一種―薄膜電晶體陣列基板的製造方法，包括： 提供一基板，該基板具有一畫素區與一焊墊區； 在該晝素區上形成多數條掃描g己線與多數個閘極，且 在該焊墊區形成多數個第一焊墊，該些閘極與該些第一焊 墊係分別電性連接至該些掃描配線； 在該基板上形成一閘介電層，覆蓋住該些掃描配線與 該些閘極； 在該閘介電層上形成多數個通道層，該些通道層之位 置係對應於該些閘極之位置；

12028twf.ptd 第23頁 1231956

條貝料配線’且在該焊墊區中形成多數個第二 ^墊^些源極與該ϋ二焊墊係分別電性連衫該些資 η:而該些開極、該些通道層、該些源極與該些汲極 係構成多數個薄膜電晶體； ^ ΐί —該些通道層上形成—源、極與一卩及極，在該畫素 在該基板上方形成一保護層； 在該保護層上形成一平坦層，該平坦層具有多數個第 開口，多，個第二開口，該些第一開口係位於該些汲極 上方，。亥些第一開口係位於該些第一焊墊與該些第二焊塾 上方’其中位於該畫素區之該平坦層具有一第一厚度，而 位於該焊墊區之該平坦層具有一第二厚度，且該第一厚度 係大於該第二厚度； 以該平坦層為罩幕，移除該些第一開口與該些第二開 口所暴露出之材料層，直到暴露出該些汲極、該些第一焊 墊與該些第二焊墊；以及 在該平坦層上形成多數個畫素電極以及多數個電極材 料層’其中該些汲極係與該些畫素電極電性連接，該些電 極材料層係與該些第一焊墊以及該些第二焊墊電性連接。 1 2 ·如申請專利範圍第1 1項所述之薄膜電晶體陣列基 板的製造方法，其中在移除該些第一開口與該些第二開口 所暴露出之材料層前，該平坦層之該第一厚度係介於2〜6 微米，該平坦層之該第二厚度係介於〇 · 3〜1. 4微米。 1 3 ·如申請專利範圍第丨丨項所述之薄膜電晶體陣列基 板的製造方法，其中在移除該些第一開口與該些第二開口

1231956 六、申請專刺卵 所暴露之材料層後，該平坦層之該第二厚度係小於〇 · 8微 米。 1 4 ·如申請專利範圍第11項所述之薄膜電晶體陣列基 板的製造方法’其中形成該平坦層的方法包括： 形成一感光型介電層；以及 使用一半調式光罩對該感光型介電層進行一次曝光製 程。 1 5 ·如申請專利範圍第1 4項所述之薄膜電晶體陣列基 板的製造方法’其中該半調式光罩為條紋狀半調式光罩、 網狀半調式光罩或點狀半調式光罩。 1 6·如申請專利範圍第11項所述之薄膜電晶體陣列基 板的製造方法’其中形成該平坦層的方法包括： 形成一介電層； 形成一圖案化光阻層於該介電層上，該圖案化光阻層 具有多數個第三開口與多數個第四開口，該些第三開口係 位於該些汲極上方，該些第四開口係位於該些第一焊塾與 該些第，焊墊上方，其中位於該畫素區之該圖案化光阻層 具有一第二厚度，而位於該焊墊區之該圖案化光阻層具有 一第四厚度’且該第三厚度係大於該第四厚度； =該圖案化光阻層為罩幕，移除未被該圖案化光阻層 所覆蓋之該介電層，以形成該平坦層；以及 曰 移除該圖案化光阻層。 1 7·如申請專利範圍第1 6項所述之薄膜電晶體陣列基 板的製造方法，其中該圖案化光阻層的形成方法包括：土

12028twf.ptd 第25頁 1231956 ------— 一________ 六、申請專利範圍 形成，阻材料層於該介電層上；以及 使用一半調式光罩對該光阻材料層進行一次曝光製 程，以形成該圖案化光阻層。 1 8 ·如申請專利範圍第1 7項所述之薄膜電晶體陣列基 板的製造方法，其中該半調式光罩為條紋狀半調式光罩、 網狀半調式光罩或點狀半調式光罩。 1 9 ·如申請專利範圍第1 8項所述之薄膜電晶體陣列基 板的製造方法，其中該圖案化光阻層的形成方法包括： 形成一光阻材料層於該介電層上；以及 對該光阻材料層進行多數次曝光製程，以形成該圖案 化光阻層。 2 0 ·如申請專利範圍第11項所述之薄膜電晶體陣列基 板的製造方法，其中形成該平坦層的方法包括： 形成一感光型介電層；以及 對該感光型介電層進行多數次曝光製程，以形成該平 坦層。 ·

12028twf.ptd 第26頁