TWI229285B - Picture outputting apparatus - Google Patents

Picture outputting apparatus Download PDF

Info

Publication number
TWI229285B
TWI229285B TW92113110A TW92113110A TWI229285B TW I229285 B TWI229285 B TW I229285B TW 92113110 A TW92113110 A TW 92113110A TW 92113110 A TW92113110 A TW 92113110A TW I229285 B TWI229285 B TW I229285B
Authority
TW
Taiwan
Prior art keywords
display
image
unit
data
synthesis
Prior art date
Application number
TW92113110A
Other languages
English (en)
Other versions
TW200400461A (en
Inventor
Tadayuki Ishikawa
Kazunori Yasuda
Yasuyuki Chaki
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW200400461A publication Critical patent/TW200400461A/zh
Application granted granted Critical
Publication of TWI229285B publication Critical patent/TWI229285B/zh

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/026Control of mixing and/or overlay of colours in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Studio Circuits (AREA)
  • Image Processing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Description

1229285 (1) 玖、發明說明 【發明所屬之技術領域】 本發明係有關一種用來在一 PC架構的基礎下合成 一壓縮後的動態圖像及一背景圖像之圖像輸出裝置。本申 請案聲明擁有於 2002年 5月 29日提出申請的日本 特許申請案 2002- 1 56273之優先權,本申請案特此引用 該申請案之全文以供參照。 【先前技術】
在一基於一個人電腦(Personal Computer;簡稱 PC )的傳統之視訊圖像顯示裝置中,係使用一視訊解碼器介 面卡或一圖形加速器將一經過壓縮的輸入動態圖像解碼, 並以一圖形輸出單元合成該解碼後的動態圖像及另一圖像 ,且在一顯不裝置上將該合成後的一圖像輸出爲一顯示圖 請參閱圖 6,下文中將說明用來合成圖像並將所產 生的圖像輸出到一顯示裝置的傳統裝置之結構及作業。下 文中將把該裝置稱爲一圖像輸出裝置(2)。 圖 6所示之圖像輸出裝置(2)包含一資料供應/ 儲存單元(40 )、一資料供應單元(4丨)、一南橋晶片( 42)、 MPEG解碼器(43)、一北橋晶片(44)、一 隨機存取6己憶體(Random Access Memory;簡稱RAM) (45)、一中央處理單元(Central Processing Unit;簡 稱 CPU ) ( 46 )、一圖形輸出單元(47 )、一 RAM ( (2) 1229285 48)、及一 RAM(49)。被連接到南橋晶片(42)的資 料供應/儲存單元(40)是一用來輸入/輸出其中包括經 過壓縮的圖像的資料之裝置,例如一 DVD驅動器、一 硬碟、一網路模組、一圖像擷取模組、或一調諧器模組。 同時,可將複數個資料供應/儲存單元(40)連接到南橋 晶片(42)。係可經由諸如IEEE 1394等的一介面而將 資料供應/儲存單元(40)連接到南橋晶片(42)。
資料供應單元(41 )是諸如被連接到 MPEG解碼器 (43 )的一調諧器或一外部輸入模組,用以將經過壓縮的 圖像直接傳送到 MPEG解碼器(43 )。南橋晶片(42 ) 是諸如 I/O控制器中樞(ICH )等的一橋接器或一中樞 ,而北橋晶片MO及 MPEG解碼器(43 )係連接到南 橋晶片(42 )。南橋晶片(42 )將資料供應/儲存單元( 40 )所供應的資料變換爲適於北橋晶片(44 )及 MPEG 解碼器(4 3 )的一預定信號格式,並將該等變換後的信號 輸出到北橋晶片(44 )及 MPEG解碼器(43 ) 。MPEG 解碼器(43 )將南橋晶片(42 )或該資料供應單元所供應 的 MPEG 資料解碼。MPEG 解碼器(43 )將經過 MPEG 解碼的資料輸出到 RAM ( 49 ) 。RAM ( 49 )儲存 自 MPEG解碼器(43 )輸入的經過 MPEG解碼的資料 。來自 CPU ( 46 )的一讀出命令讀出 RAM ( 49 )中儲 存的經過 MPEG解碼的資料,並將該經過 MPEG解碼 的資料輸出到南橋晶片(42 )。 北橋晶片(44 )是諸如記憶體控制器中樞(M CH )等 -6 - (3) 1229285 的一橋接器或中樞,該北橋晶片(44 )係連接到RAM ( 45) 、CPU(46)、及圖形輸出單元(47)。北橋晶片( 44 )將南橋晶片(42 )所供應的 MPEG資料、經過 MPEG解碼的資料、或圖形資料變換爲適於連接到北橋 晶片的設備之一預定信號格式,以便輸出該經過變換的資 料。CPU (46)係以用來作爲該圖像輸出裝置的一主處理 單兀之方式而作業,以便讀出 RAM (45)中儲存的資料 ,對所讀出的資料執行預定的處理,並將處理的結果經由 北橋晶片(4 4 )輸出到圖形輸出單元(4 7 )。 圖形輸出單元(47 )將經由北橋晶片(44 )輸入的資 料變換爲適於顯示單元的一圖像格式,以便將所產生的資 料輸出到該顯示單元。同時,係在利用一色度鑲疊( chroma key)功能而以—關鍵色(key color)完全覆蓋的 一區域上顯示根據經過 Μ P E G 解碼的資料而產生的一圖 像,以便在該顯示單元的一預定部位上顯示圖像。 在前文所述的傳統圖像輸出裝置(2 )中,必須以 MPEG 解碼器(43)將 MPEG 資料解碼,然後將經過 MPEG解碼的資料經由諸如 PCI匯流排等的一連接線路 以及南橋晶片(42 )及北橋晶片(44 )而傳送到圖形輸出 單元(47 ),以便將該經過 MPEG解碼的資料變換爲一 顯示圖像,並將所產生的圖像輸出到該顯示單元。 因此,如果經過 MPEG解碼的資料是高解析度電視 (High Definition Television;簡稱 HDTV)等級的大量 資料,則會發生 MPEG解碼器()與南橋晶片(42 ) (4) 1229285 間之匯流排有頻寬不夠的問題。 如果爲了克服該問題,而如圖 7所示,將資料供應 單元(41)所供應的 MPEG資料的解碼處理之一部分交 由 CPU (46)來執行,然後將該經過部分處理的 MPEG 資料供應到具有一用來支援 MPEG解碼的計算單元之圖 形輸出單元(50),並由該圖形輸出單元(50)執行其餘 的解碼,則因 CPU ( 46 )接管了一部分的解碼處理,而 使得 CPU ( 46 )上的負載增加。此外,當自北橋晶片( 44 )將該經過部分處理的 MPEG資料供應到圖形輸出單 元(50 )時,北橋晶片(44 )與圖形輸出單元(47 )間之 匯流排的頻寬有可能被浪費掉。 此外,當在一顯示單元上顯示由該經過 MPEG解碼 的資料所代表的一第一顯示圖像時,係在由該預定關鍵色 所完全覆蓋的一區域中顯示該第一顯示圖像,因而如果將 不是該 MPEG資料的圖像資料所代表之第二顯示圖像疊 置在該第一顯示圖像上時,會發生下面的問題:如圖 5 所示,在該關鍵色係與該第二顯示圖像中所用的彩色相同 之區域中,背景端的第一顯示圖像係在前景上顯示。 【發明內容】 因此,本發明之一目的在於提供一種圖像輸出裝置, 其中施加在 MPEG解碼器與南橋晶片間之匯流排以及北 橋晶片與圖形輸出單元間之匯流排上的負載減輕了,且其 中可合成在背景端上的一第一顯示圖像以及在前景端上的 冬 (5) 1229285 一第二顯示圖像,而不會產生於該第一及第二顯示圖像的 一重疊區域中在背景端上的該第一顯示圖像在前景端上的 該第二顯示圖像上顯示之現象。 根據本發明,提供了一種用來將一顯示圖像輸出到一 顯示單元之圖像輸出裝置,該圖像輸出裝置包含: 解碼裝置,用以將輸入的經過編碼之動態圖像資料解 碼, 資料處理裝置,該資料處理裝置包含:一第一顯示區 資訊產生單元,用以產生第一顯示區資訊,以便在該顯示 單元上的一指定位置中,以一可選擇的尺寸顯示由所解碼 的動態圖像資料所代表之一第一顯示圖像;一儲存單元, 用以暫時地儲存輸入資料;一顯示圖像產生單元,用以根 據該資料中所包含的圖像資料而產生適於該顯示單元的一 圖像格式之一第二顯示圖像;一第二顯示區資訊產生單元 ,用以產生第二顯示區資訊,以便在該顯示單元上的一指 定位置中,以一可選擇的尺寸顯示一第二顯示圖像;一合 成參數產生單兀,用以產生合成參數,並在合成該第一及 第二顯示圖像時,根據該第一顯示區資訊及該第二顯示區 資訊而決定合成的狀態;以及一合成參數加入單元,用以 將該等合成參數加入該第二顯示圖像;以及 合成輸出裝置,用以根據該等合成參數而合成該第一 及第二顯示圖像,以便將該合成所產生的一顯示圖像輸出. 到該顯示單元。 使用前文中所詳述的該圖像輸出裝置時,係由一連接 -9- (6) 1229285 線路連接資料處理裝置及合成輸出裝置,將該顯示圖像產 生單兀所產生的一第一顯示圖像供應到該合成輸出裝置, 且將在該資料處理裝置中所產生的且具有該等合成參數之 一第二顯示圖像經由該連接線路而傳送到該合成輸出裝置 ,其中係根據該等合成參數而合成該第一及第二顯示圖像 ,且將所產生的合成後之顯示圖像輸出到一顯示單元。因 爲大容量的該第一顯示圖像並未移動,而係將負載施加到 該圖像輸出裝置中非前文所述的連接線路之一連接線路, 所以可減輕施加到該連接線路的負載。因爲係根據該等合 成參數而將該第一及第二顯示圖像合成在一起,所以可得 到所合成的顯不圖像,而不會產生於該第一及第二顯示圖 像的一重疊圖像部分中在背景端上的該第一顯示圖像在前 景端上的該第二顯示圖像上顯示之現象。 【實施方式】 請參閱各圖式,現在將詳細說明本發明的較佳實施例 。本發明被應用於諸如圖1所不之一圖像輸出裝置(1 )°適於將一顯示圖像輸出到一顯示單元之圖像輸出裝置 (1)包含一資料供應單兀(1〇)、一資料儲存單元(11 )、一南橋晶片(12) ' — MPEG解碼器/圖像合成單 元(13 ) 、一 RAM ( 14 )、一北橋晶片(I 5 )、一 RAM (16)、一 CPU(17)、一圖形輸出單元㈠8)、 及一 RAM(19)。在該圖像輸出裝置(1)中,MPEG 解碼器/圖像合成單元(1 3 )將資料供應單元(1 〇 )所供 -10- (7) 1229285 應的MPEG資料解碼,且CPU ( 17)產生第—顯示區 資訊,以便在該顯示單元上的一指定位置中,以一可選擇 的尺寸顯示由所解碼的 MPEG資料(後文中稱爲經過 MPEG解碼的資料)所代表之一第一顯示圖像。Ram ( 1 6 )暫時地儲存其中包括圖形資料的資料,且圖形輸出單 元(18 )根據自 RAM ( 16 )讀出的圖形資料而產生符合 該顯不單兀的一圖形形式之一第二顯示區。CPU (17)產 生第二顯示區資訊,以便在該顯示單元的一指定位置中, 以一可選擇的尺寸顯示第二顯示圖像,同時在合成該第一 及第二顯示圖像時產生合成參數,用以根據該第一顯示圖 像資訊及該第二顯示圖像資訊而決定合成的狀態。後文中 將該等合成參數稱爲α 平面資訊(alpha-plane information )。圖形輸出單元(1 8 )將該 a 平面資訊 加入該第二顯示圖像。此外,在圖像輸出裝置(1 )中, 係經由一連接線路將圖形輸出單元(1 8 )連接到 MPEG 解碼器/圖像合成單元(13),因而係將具有該 α 平 面資訊的該第二顯示圖像自圖形輸出單元(18)經由該連 接線路而供應到 MPEG解碼器/圖像合成單元(13)。 在該 MPEG解碼器/圖像合成單元(13 )中,係根據該 α 平面資訊而在 MPEG解碼器/圖像合成單元(13 ) 中合成該第一及第二顯示圖像,並將所產生的圖像輸出到 該顯示單元。 下文中將說明圖像輸出裝置(1 )的結構及作業。係 爲用來輸入/輸出其中包括經過壓縮的圖像的資料之一裝 -11 - (8) 1229285 置的資料供應單元(1 〇 )(例如一 DVD驅動器、一網 路模組、一圖像擷取模組、或一調諧器模組)係連接到南 橋晶片(12)及 MPEG解碼器/圖像合成單元(13)。 資料供應單元(1 〇 )可將諸如Μ P E G資料經由南橋晶片 (12)而供應到 MPEG解碼器/圖像合成單元(13)及 北橋晶片(15 ),或直接將 MPEG資料供應到 MPEG 解碼器/圖像合成單元(1 3 )。同時,可將複數個資料供 應單兀(1 0 )連接到南橋晶片(1 2 ),或可將資料供應單 元(1〇)經由諸如IEEE 1 3 94等的一介面而連接到南橋 晶片(1 2 )。 資料儲存單元(11)是諸如一硬碟機或一 DVD燒 錄器,且資料儲存單元(1 1 )係連接到南橋晶片(丨2 )。 資料儲存單元(11)經由南橋晶片(12)記錄MPEG資 料。南橋晶片(12 )是諸如如I/O控制器中樞(ICH ) 等的一橋接器或一中樞,且係連接到資料儲存單元(丨i ) 、資料供應單元(1 0 )、北橋晶片(1 5 )、及MPEG解 碼器/圖像合成單元(1 3 )。南橋晶片(1 2 )將資料供應 單元(1 0 )所供應的圖形資料及 MPEG資料變換爲一預 定信號格式,並將所產生的資料傳送到北橋晶片(i 5 )及 MPEG解碼器/圖像合成單元(13)。 MPEG解碼器/圖像合成單元(13)是諸如被連接 到資料供應單元(1 0 )、南橋晶片(1 2 )、R A Μ ( 1 4 )、 及圖形輸出單元(18 )的一數位信號處理器(DSP ),且 將資料供應單元(1 0 )所供應的MPEG資料或南橋晶片 -12- (9) 1229285 (1 2 )所供應的 Μ P E G資料解碼。Μ P E G解碼器/圖像 合成單元(1 3 )亦根據圖形輸出單元(1 8 )所供應的 ^ 平面資訊、及第二顯示資訊,而合成由經過 MPEG解碼 的資料所代表的該第一及第二顯示圖像,以便將合成的顯 示圖像輸出到該顯示單元。MPEG解碼器/圖像合成單 元(13 )亦將該經過 MPEG解碼的資料及該合成的顯示 圖像輸出到 R A Μ ( 1 4 )。係根據 C P U ( 1 7 )中產生的 顯示資訊,而在一指定位置中以一可選擇的尺寸顯示要在 該顯示單元上顯示之該第一及第二顯示圖像。 RAM ( 14 )是諸如一動態隨機存取記憶體(DRAM ) ,用以儲存在 MPEG解碼器/圖像合成單元(13 )中解 碼的 MPEG資料、及合成的圖像。將 RAM(14)中儲 存的合成的圖像輸出到該顯示單元,並在該顯示單元中顯 示該合成的圖像。RAM ( 14)也可以是一 SDRAM,只要 該 SDRAM可儲存並保有將要爲 MPEG解碼器/圖像 合成單元(1 3 )所使用的資料即可。 北橋晶片(1 5 )是諸如記憶體控制器中樞(MCH )等 的一橋接器或中樞,且北橋晶片(1 5 )係連接到南橋晶片 (12)、RAM(16)、CPU(17)、及圖形輸出單元(18 )。北橋晶片(1 5 )將南橋晶片(]2 )所供應的圖形資料 及 MPEG資料變換爲一預定信號格式,並將所產生的資 料傳送到 RAM ( 1 6 )及 CPU ( 1 7 ) 。RAM ( 1 6 )是諸 如被連接到北橋晶片(15 )的一 SDRAM,且係以圖像輸 出裝置(1 )的一主記憶體之方式而作業,以便儲存並保 -13· (10) 1229285 有圖像輸出裝置(1 )所用的各種資料。同時,如果 RAM ( 1 6 )是可用來作爲圖像輸出裝置(〗)的的一主記 憶體的一模組,則 RAM ( 1 6 )可以是一 RDRAM。CPU (1 7 )係連接到北橋晶片(1 5 ),係以圖像輸出裝置(1 )的一主要處理單元之方式而作業,以便讀出 RAM ( 16 )中儲存的資料,以一預定的方式處理所讀出的資料,並 將處理的結果輸出到諸如圖形輸出單元(1 8 ) 。CPU ( 1 7 )亦產生用來在圖形輸出單元(18)中產生合成的顯示圖 像之 α 平面資訊,以便將所產生的 a 平面資訊輸出 到圖形輸出單元(1 8 )。然後將說明用來產生 α 平面 資訊的方法。 圖形輸出單元(1 8 )是諸如一圖形加速器,且係連接 到北橋晶片(1 5 )、RAM ( 1 9 )、及 MPEG解碼器/圖 像合成單元(1 3 )。圖形輸出單元(1 8 )根據經由北橋晶 片(1 5 )供應的圖形資料而產生一預定圖像格式的一顯示 圖像,並將所產生的顯示圖像及該 α 平面資訊混合在 一起,以便將該顯示圖像連同 α 平面資訊傳送到 MPEG解碼器/圖像合成單元(13)。圖形輸出單元( 1 8 )將 RAM ( :! 9 )用來處理並保存具有 α 平面資訊的 顯示圖像。同時,圖形輸出單元(1 8 ;)可以是一非圖形加 速器的裝置,只要該裝置能夠執行下列的功能即可:根據 圖形資料而產生該預定圖像格式的一顯示圖像;以便將所 產生的顯示圖像與 α 平面資訊混合,並將所產生的混 合資料輸出到 MPEG解碼器/圖像合成單元(]3 )。 -14- (11) 1229285 R A Μ ( 1 9 )是諸如被連接到圖形輸出單元(1 8 )的一 DDR,用以儲存圖形輸出單元(18)所使用的資料。同時 ,RAM ( 1 9 )可以是諸如—SDRAM,或者可使用 RAM (1 6 )作爲替代,只要 RAM ( 1 6 )能夠儲存並保有圖形 輸出單元(1 8 )所使用的資料即可。在使用 RAM ( 16 ) 的後一種情形中,可節省 RAM ( 1 9 )的成本,以便降低 整個裝置的成本。 現在將說明 MPEG解碼器/圖像合成單元(13 )的 圖像合成作業。MPEG解碼器/圖像合成單元(13 )將 南橋晶片(12 )或資料供應單元()所供應的 MPEG 資料解碼,以便產生經過 MPEG解碼的資料,並根據該 經過 MPEG解碼的資料而產生適於該顯示單元的一圖像 格式之一第一顯不圖像。另一方面,北橋晶片(15)將圖 形資料供應到圖形輸出單元(1 8 ),且圖形輸出單元(1 8 )根據該圖形資料而產生適於該顯示單元的該圖像格式之 一第二顯示資料。CPU ( 17 )產生顯示區資訊,以便在該 顯示單元上的一指定位置中,以一可選擇的尺寸顯示該經 過 Μ P E G解碼的資料所代表的該第一顯示圖像、及該圖 形資料所代表的該第二顯示圖像,並將所產生的顯示區資 訊傳送到 MPEG解碼器/圖像合成單元(13) °CPU( 17)亦產生具有一預定漸餍値(gradation value)的與一 圖像等同之 d 平面資訊,.以便將該a平面資訊傳送 到圖形輸出單元(1 8 )。該圖形輸出單元(1 8 )將該 α 平面資訊與該第二顯示圖像合成,以便將具有 α 平面 -15- (12) 1229285 資訊的該第二顯示圖像傳送到MPE(3解碼器/圖像合成 單元(13 )。 MPEG解碼器/圖像合成單元(13)根據該a平 面資訊而合成該第一顯示圖像及該第二顯示圖像,以便根 據顯示區資訊而將該合成的顯示圖像輸出到該顯示單元。 在本說明書中述及的該α平面資訊是該第二顯示 資訊的補充資訊。如果在補充該第二顯示圖像的該α 平面資訊中,透明度是[α ],則可將在顯示區上顯示的 彩色資訊[C]表示爲下式: C = Clx(l-a) + C2xa 其中 C1是第一顯示圖像的彩色資訊,且 C2是第二顯 示圖像的彩色資訊。同時,α 係爲Osasl,因而如果 舉例而言 α = 0或 α = 1,則在α = 0時該 α 平面資訊 係爲補充的圖像(第二顯示圖像)中之像素部分、或 α =1時該 α 平面資訊係爲補充的圖像(第二顯示圖像) 中之像素部分分別被視爲完全透明或完全不透明。 在前文的方程式中,係將彩色資訊 [C ]用來簡化該 方程式。然而,實際上,係使用諸如 R、G、及 Β等的 像素資訊、以及亮度或色度。另一方面,可以與前景/背 景(Ζ軸方向)關係無關之方式,在該圖像的三.維座標 上構想出該 α 平面資訊,因而如果圖 2Α 中由 [丁] 所指示的區域之 α 平面資訊是[α ] = 〇 (透明),則 -16- (13) 1229285 合成作爲背景資訊的該第一顯示圖像,並輸出於圖 2A 中之區域[T]。爲了獲致一更進階的圖像顯示,該第一顯 示圖像亦可具有 ^ 平面資訊。 如前文所述,可以與 ^ 平面資訊無關之方式提供 一圖像的實際前景/背景關係。因爲在一顯示單元上顯示 一個二維圖像之方式係隨著該 ^ 平面資訊的改變而改 變,所以顯然是前景的圖像部分被表示爲[前景]。如果 在第一及第二顯示圖像相互重疊的一圖像部分中,最後在 該顯示單元上顯示的圖像中所顯示之該圖像部分被界定爲 [前景],則在如圖 2 Β所示的該第一顯示圖像是前景且 該第二顯示圖像是背景之情形中,將該 α 平面資訊的 該第一顯示圖像區調整成[透明]。如果在上述的情形中 ,如圖 2C所示的該第二顯示圖像是前景且該第一顯示 圖像是背景之情形中,將該 α 平面資訊的該第一顯示 圖像區調整成[不透明]。在此種方式下,可輸出係爲背 景資訊的該第一顯示圖像,而無須在該區域 [Τ]中合成 該第一顯示圖像。 如諸如圖 3所示,MPEG解碼器/圖像合成單元( 1 3 )可設有:一第一視窗擴大/縮小控制單元(3 0 )、一 α 平面資訊控制單元(3 1 )、一第一控制電路單元(32 )、一視訊解碼器單元(3 3 )、一第二視窗擴大/縮小控 制單元(34 )、一第二控制電路單元(35 )、及一顯示圖 像合成單元(36)。 將具有該 α 平面資訊的該第二顯不圖像輸入到第 -17- (14) 1229285 一視窗擴大/縮小控制單元(3 Ο )。第一視窗擴大/ 控制單元(3 0 )控制在該顯示單元上顯示的該第二顯 像之尺寸及位置,並將以此種方式控制的第二顯示圖 出到 α 平面資訊控制單元(3 1 ) 。α 平面資訊控 元(31)自該第二顯示圖像提取該 a 平面資訊。 提取的 a 平面資訊供應到第一控制電路單元(3 2 第二控制電路單元(3 5 )。第一控制電路單元(3 2 ) 種預定方式控制該第二顯示圖像,並將以此種方式控 第二顯示圖像輸出到顯示圖像合成單元(3 6 )。 視訊解碼器單元(33 )將輸入的 MPEG資料解 而產生該第一顯示圖像,以便將該第一顯示圖像輸出 二視窗擴大/縮小控制單元(3 4 )。當在該顯示單元 示該第一顯示圖像時,該第二視窗擴大/縮小控制單 3 4 )控制該第一顯示圖像的大小及位置,以便將經過 方式控制的第一顯示圖像輸出到第二控制電路單元( 。該第二控制電路單元(3 5 )以一預定方式控制該第 示圖像,以便將所控制的第一顯示圖像輸出到顯示圖 成單元(36)。該顯示圖像合成單元(36)合成該第 第二顯示圖像,以便將經過此種方式合成的顯示圖像 到該顯示單元。 因爲設有如前文所述的用來處理該第一及第二顯 像的視窗擴大/縮小控制單元(34),所以該第一顯 的面積大小或該第二顯示區的面積大小無須與最後用 顯示單元中顯示的面積大小一致。 縮小 示圖 像輸 制單 將所 )及 以一 制的 碼, 到第 上顯 元( 此種 35 ) 一顯 像合 一及 輸出 示圖 示區 於該 -18- (15) 1229285 另一方面,第一控制電路單元(32)以該第二顯示圖 像及係爲該第二顯示圖像的輔助資訊的 α 平面資訊之 係數[^ ]來控制該第二顯示圖像,而第二控制電路單元 (3 5 )以該第一顯示圖像及係數[1 _ α ]來控制該第一顯 示圖像。 現在將利用圖4所不之一流程圖來說明該 α 平 面資訊的產生。 在步驟(ST1)中,CPU ( 17)檢查是否要繼續該α 平面資訊產生的處理。如果MPEG解碼器/圖像合成單 兀(1 3 )並未將合成的圖像輸出到顯示單元,貝u CPU ( 1 7 )決定終止該 α 平面資訊產生的處理。如果 MPEG 解碼器/圖像合成單元(13)持續將合成的圖像輸出到該 顯示單元,則C P U ( 1 7 )繼續進入步驟(s T2 )。 在該步驟(ST2)中,CPU (17)檢查在前一處理之 後是否已更新了諸如該第一及第二顯示圖像的前景/背景 順序等的位置關係。 如果在步驟(S T 2 )的檢查中決定自前一處理狀態之 後並未進行更新,亦即並未改變諸如該第一及第二顯示圖 像的BU景/背景順序等的位置關係,則c P U ( 1 7 )在步 驟(S T3 )中會到步驟(s T1 )。如果自前一處理狀態之 後已進行更新,亦即改變了諸如該第一及第二顯示圖像的 前景/背景順序等的位置關係,則、CPU ( 1 7 )繼續進入 步驟(ST4)。同時,如果首次開始該處理,則cpu ( 17 )亦進入步驟(ST4 )。藉由執行步驟(ST2 )及(ST3 ) -19- (16) 1229285 的處理,而在並未移動個別區域的情形下,可減少Cpu (17)所處理的資料量、及負載。 在步驟(ST4 )中,CPU (17)驗證是否已產生了用 於輸出一圖像的 α 平面資訊。如果證實已產生了等同 於一圖像的 α 平面資訊,則 CPU ( 17 )回到步驟( ST1)。如果證實尙未產生等同於一圖像的 α 平面資訊 ,貝丨J CPU ( 17 )繼續進入步驟(ST5 ),以便繼續爲尙未 被處理的像素產生 α 平面資訊。在步驟(ST5 )中, CPU ( 1 7 )計算該第一及第二顯示圖像的前景/背景順序 。在本說明書中,前景/背景並非意指該第一及第二圖像 的三維位置關係,而是這些圖像出現在顯示單元的方式。 如果對目前被檢查的像素而言,係在該顯示單元上顯示圖 1所示 MPEG解碼器/圖像合成單元(13 )中得到的圖 像,則將所處理的像素之· α 平面資訊値調整到一個〇 的漸層値(透明)。如果想要在該顯示單元上顯示在 MPEG解碼器/圖像合成單元(13 )中得到的圖像,則 將 α 平面資訊値調整到一個 2 5 5的漸層値(不透明 )。同時,在本實施例中,該 α 平面資訊是自〇(透 明)至2 5 5 (不透明)的2 5 6個漸層値,其中可根據想 要顯示的透明度而採取任何的中間値。在該處理結束之後 ,該 CPU 回到步驟(ST4 )。 藉由執行上述的處理,即可產生該 a 平面資訊° MPEG解碼器/圖像合成單元(13 )根據 α 平面資訊 的上述之漸層値而合成該第一及第二顯示圖像,以便將合 -20- (17) 1229285 成的圖像輸出到該顯示單元。 因此,根據本發明的圖像輸出裝置(;[)所 輸出單元(1 8 )處理 Μ P E G資料以外的圖形資 在該顯示單元上顯示該圖形資料所代表的第二顯 或前文所述的 a 平面資訊,以便將具有 α 的該顯示圖像產生到 MPEG解碼器/圖像合成 )。在傳統的圖像輸出裝置中,係以一連接線路 輸出單元(18)及該顯示單元,且顯示圖像係自 單元(1 8 )經由該連接線路而輸出到該顯示單元 發明,係以一連接線路連接圖形輸出單元 MPEG解碼器/圖像合成單元(13 ),且係將 平面資訊的顯示圖像自圖形輸出單元(18)經由 路而供應到 MPEG解碼器/圖像合成單元(13 將該顯示圖像自 MPEG解碼器/圖像合成單元 出到該顯示單元。 係利用圖 5比較以傳統的圖像輸出裝置處 像的合成以及以本發明的圖像輸出裝置(1 )處 像的合成。如果在傳統的圖像輸出裝置中,如圈 示,第一顯示圖像是在背景端,且第二顯示圖像 端,則當合成該第一及第二圖像時,比較器電路 該第二顯示圖像的彩色與關鍵色間之差異,而其 如果該第一顯示圖像的關鍵色與第二顯示區的區 所用的彩色相同,則在該第二顯示圖像的該區域 示該第一顯示圖像。在本發明的圖像輸出裝置中 設之圖形 料、用來 示圖像、 平面資訊 單元(13 連接圖形 圖形輸出 。根據本 (18 )及 具有 α 該連接線 ),以便 (1 3 )輸 理顯示圖 理顯不圖 3 5Α所 是在前景 提供用於 結果是: 域 Α 中 A 中顯 ,該裝置 -21 - (18) 1229285 係爲圖 3所示之結構,此時如圖 5 B所示,不可能將 作爲背景的該第一顯示圖像在作爲前景的該第二顯示圖像 上顯示。 在圖像輸出裝置(1 )中,係經由一匯流排連接圖形 輸出單元(18)及 MPEG解碼器,由該圖形資料所代表 的具有 α 平面資訊之該第二顯示圖像係自圖形輸出單 元(18)傳送到 MPEG解碼器/圖像合成單元(13), MPEG解碼器/圖像合成單元(13)根據該 α 平面資 訊而合成由經過 Μ P E G解碼的資料所代表的該第一及第 二顯示圖像,並將以此種方式合成的顯示圖像輸出到顯示 單元,因而在重疊該第一及第二顯示圖像的圖像部分時, 減輕了施加到該 MPEG解碼器與南橋晶片(12 )間之連 接線路以及北橋晶片(1 5 )與圖形輸出單元(1 8 )間之連 接線路的負載。此外,可在該第一及第二顯示圖像的重疊 部分中合成該等顯示圖像,而不會產生作爲背景圖像的該 第一顯示圖像在作爲前景圖像的該第二顯示圖像上顯示之 現象。此外,使用圖像輸出裝置(1 )時,只係由 mpeg 解碼器/圖像合成單元(13 )執行 MPEG資料解碼的處 理,因而減輕了 CPU ( 17 )上的負載。 使用本發明的圖像輸出裝置(1 )時,係在各別設備 之間經由各連接線路而傳送/接收圖形資料、MPEG資 料、以及其中包括程式及該等程式所處理的資料之各種控 制信號。係諸如以 RGB或 YUV信號之方式,將前文 所述的第一及第二顯示圖像輸出到彩色顯示系統中之顯示 -22- (19) 1229285 單兀。此外,可將根據本發明的圖像輸出裝置(丨)應用 於諸如一個人電腦(Personal Computer ;簡稱PC )、— 可攜式資訊終端機、一個人錄影機(Pers〇nal Video Recoder ;簡稱PVR) '或一數位視訊轉換器(Sei τ〇ρ Box ;簡稱 STB )。 雖然已根據各附圖中示出的且在前文中詳細說明的本 發明之某些實施例而說明了本發明,但是對此項技術具有 一般知識者當可了解,本發明並不限於該等實施例,而是 可在不脫離最後的申請專利範圍中述及且界定的本發明之 範圍及精神下,實施各種修改、替代結構、或等效物。 【圖式簡單說明】 圖1是實施本發明的一圖像輸出裝置的結構之一方 塊圖。 圖 2A是被合成在一起的第一及第二顯示圖像之一 示意圖,圖 2B是第一顯示圖像爲前景顯不圖像且第二 顯示圖像爲背景顯示圖像的一合成的圖像之一示意圖,且 圖2C是第二顯示圖像爲前景顯示圖像且第一顯示圖像 爲背景顯示圖像的一合成的圖像之一示意圖。 圖3是實施本發明的一圖像輸出裝置中所設的一 Μ P E G解碼器/圖像合成單元的結構之一方塊圖。 圖 4 是由一 CPU 產生 α 平面資訊且將該 α· 平面資訊提供給實施本發明的一圖像輸出裝置的作業之一 流程圖。 -23- (20) 1229285 圖 5 A示出一傳統的圖像輸出裝置執行的合成處理 ,且圖 5B 示出一本發明的圖像輸出裝置執行的合成處 理以供比較。 圖 6是一傳統的圖像輸出裝置的一第一例示結構之 一方塊圖。 圖 7是一傳統的圖像輸出裝置的一第二例示結構之 一方塊圖。
元件對照表 圖像輸出裝置 1 0?40 資料供應/儲存單元 4 1 資料供應單元 12,42 南橋晶片 43 MPEG解碼器 1 5,44 北橋晶片 1 4,1 6,1 9,45,4 8,4 9 隨機存取記憶體 1 7?46 中央處理單元 1 8,47,50 圖形輸出單元 11 資料儲存單元 13 MPEG解碼器/圖像合成單元 30 第一視窗擴大/縮小控制單元 Λ 3 1 α 1平面資訊控制單元 32 第一控制電路單元 η η 視訊解碼器單元
-24 - (21)1229285 34 3 5 3 6 第二視窗擴大/縮小控制單元 第二控制電路單元 顯示圖像合成單元
-25-

Claims (1)

1229285 ⑴ 拾、申請專利範圍 1 · 一種用來將一顯示圖像輸出到一顯示單元之圖像 輸出裝置,包含: 解碼裝置,用以將輸入的經過編碼之動態圖像資料解 碼; 資料處理裝置,該資料處理裝置包含:一第一顯示區 資訊產生單元,用以產生第一顯示區資訊,以便在該顯示 單兀上的一指定位置中,以一可選擇的尺寸顯示由所解碼 的動態圖像資料所代表之一第一顯示圖像;一儲存單元, 用以暫時地儲存輸入資料;一顯示圖像產生單元,用以根 據該資料中所包含的圖像資料而產生適於該顯示單元的一 匱1像格式之一第二顯示圖像;一第二顯示區資訊產生單元 ,用以產生第二顯示區資訊,以便在該顯示單元上的一指 定位置中,以一可選擇的尺寸顯示一第二顯示圖像;一合 成參數產生單元,用以產生合成參數,並在合成該第一及 第二顯示圖像時,根據該第一顯示區資訊及該第二顯示區 資訊而決定合成的狀態;以及一合成參數加入單元,用以 將該等合成參數加入該第二顯示圖像;以及 合成輸出裝置,用以根據該等合成參數而合成該第一 及第二顯示圖像,以便將該合成所產生的一顯示圖像輸出 到該顯示單元。 2 ·如申請專利範圍第 1項之圖像輸出裝置,其中 如果該第一顯示圖像是前景圖像且該第二顯示圖像是背景 圖像,或者如果該第二顯示圖像是前景圖像且該第一顯示 -26- (2) 1229285 圖像是背景圖像,則該資料處理裝置將該等合成參數調整 爲透明的或不透明的。 3.如申請專利範圍第 1項之圖像輸出裝置,其中 該經過編碼之動態圖像資料是經過 MPEG編碼的資料。
-27-
TW92113110A 2002-05-29 2003-05-14 Picture outputting apparatus TWI229285B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002156273A JP4144258B2 (ja) 2002-05-29 2002-05-29 画像出力装置及び画像出力方法

Publications (2)

Publication Number Publication Date
TW200400461A TW200400461A (en) 2004-01-01
TWI229285B true TWI229285B (en) 2005-03-11

Family

ID=29772564

Family Applications (1)

Application Number Title Priority Date Filing Date
TW92113110A TWI229285B (en) 2002-05-29 2003-05-14 Picture outputting apparatus

Country Status (3)

Country Link
US (1) US6967665B2 (zh)
JP (1) JP4144258B2 (zh)
TW (1) TWI229285B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006077720A1 (ja) * 2005-01-18 2006-07-27 Matsushita Electric Industrial Co., Ltd. 画像合成装置
US8659704B2 (en) * 2005-12-20 2014-02-25 Savant Systems, Llc Apparatus and method for mixing graphics with video images
JP2009109742A (ja) * 2007-10-30 2009-05-21 Sharp Corp 表示装置及び表示方法
US8072392B2 (en) * 2007-12-07 2011-12-06 Scenera Technologies, Llc Integrated display system for a computer and a portable device
JP2010287983A (ja) * 2009-06-10 2010-12-24 Casio Computer Co Ltd 撮像装置、画像処理方法及びプログラム
CN101742221B (zh) * 2009-11-09 2012-06-13 中兴通讯股份有限公司 一种会议电视系统中的多画面合成方法及装置
CN107094258B (zh) 2011-02-22 2020-02-14 太阳专利托管公司 图像解码方法及图像解码装置
KR102030977B1 (ko) 2011-02-22 2019-10-10 타지반 투 엘엘씨 필터 방법, 동화상 부호화 장치, 동화상 복호 장치 및 동화상 부호화 복호 장치
MY165342A (en) 2011-07-19 2018-03-21 Tagivan Ii Llc Filtering method for performing deblocking filtering on a boundary between an intra pulse code modulation block and a non-intra pulse code modulation block which are adjacent to each other in an image
US9898837B2 (en) 2013-05-31 2018-02-20 Mitsubishi Electric Corporation Image processing system

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6567091B2 (en) * 2000-02-01 2003-05-20 Interactive Silicon, Inc. Video controller system with object display lists

Also Published As

Publication number Publication date
JP4144258B2 (ja) 2008-09-03
US6967665B2 (en) 2005-11-22
US20040032416A1 (en) 2004-02-19
TW200400461A (en) 2004-01-01
JP2003348447A (ja) 2003-12-05

Similar Documents

Publication Publication Date Title
US8385726B2 (en) Playback apparatus and playback method using the playback apparatus
US8558841B2 (en) Register configuration control device, register configuration control method, and program for implementing the method
US8922622B2 (en) Image processing device, image processing method, and program
JP2000330507A (ja) 投射型表示装置
US20110242427A1 (en) Method and System for Providing 1080P Video With 32-Bit Mobile DDR Memory
JP2008506295A (ja) 一連のイメージ・フレームを表示する方法及びシステム
TWI229285B (en) Picture outputting apparatus
US7411617B2 (en) Image processing apparatus, image processing method, recording medium, and program
US20070188513A1 (en) Method and system for providing accelerated video processing in a communication device
US7756391B1 (en) Real-time video editing architecture
JPWO2004090860A1 (ja) 映像合成回路
US7630018B2 (en) On-screen display apparatus and on-screen display generation method
JP2001128089A (ja) マルチスクリーン用画面合成装置
JP2006145758A (ja) オンスクリーンディスプレイ装置
US20050057565A1 (en) Information processing apparatus, semiconductor device for display control and video stream data display control method
JP2005266792A (ja) 大型のオーバーレイされたカメラ画像を表示するためのメモリ効率の良い方法及び装置
JP2003116055A (ja) 映像出力装置
JP2005086822A (ja) ビデオ・データおよびグラフィックス・データ処理用装置
JP3420151B2 (ja) 画像処理装置
JP2000278644A (ja) ノンリニアビデオ編集装置およびその方法
KR100744519B1 (ko) 온 스크린 디스플레이 스케일링 장치 및 그 방법
CN113170224A (zh) 一种视频处理的方法和装置
CN114721616A (zh) 一种协同处理显示系统及方法
JP2006277521A (ja) メモリコントローラ、画像処理コントローラ及び電子機器
JP2002344803A (ja) 携帯用電子機器における対象画像のオン・スクリーン装置およびその制御方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees