TWI229255B - Power saving - Google Patents

Description

1229255 A7 B7 五、發明説明（彳） 技術範圍 本發明係屬於電力節省。 背景 通用_列匯泥排（Universal Serial Bus )( U S B )設計成對 #同步連接及電子與一 USB主機之間之斷連做支援。主 機一般為一電腦。可由一電腦或一中央處理單元（cpu) 對進入U S B之屏蔽電纜上呈現之5伏來感測監視連接及斷 連情形。 一用於監視一 u S B連接之方法（例如，intei⑧SA110，掌 上型裝置微處理器）為將USB電纜連接至具有——般目的 之弱下拉之輸入/輸出（Gpi〇 )上。當電纜之狀態變化時 (連接變為斷連或反之斷連變為連接），GpI()變化該狀態 (對一連接自低變高或對一斷連自高變低）。此一狀態變化 對一控制器可產生一切斷且採取適當之步驟。在一斷連之 情況時U S B中之切斷結果成為禁止以便防止由於浮動之 輸入而致之電力損耗。 許多低電壓裝置在裝置中具有一睡眠模式可連接至主機 藉此當在I/O電路保持在電力加上之時期送至CPU或控制 器之電力可予以切開以節省電力。在此一情況下，送至 U S B及一些G P I 0埠之輸入一般採電源不關閉方式使得其 可保有能檢測唤醒或用於其他目的之信號，此種輸入能自 狀態與狀態之間同時等待一來自一主機之唤醒信號時能浮 動，因之結果是電力損耗。此外當在睡眠時USB電纜可 能移去或掉落，此種情形裝置應該能認知到。 -4- 本Μ/ί 家標準(CNS) A4規格(210 X 297公釐) 1229255 五、發明 5月(一2 一") ~ —----- 但絲些裝置在輸人上提供有m提升來防止浮動， USB輸人對裝置唤醒言外部主機必需提拉d+線低/ 亳秒，當在提升/下拉由外部主機予以克服之時 ί制^為i置中《電力消耗，對一主機驅動一在積體電路 @ —電晶體）之内邵正方裝置言。吸收之電流可在1 5 0 锨安至一毫安之範圍。 圖式說明 固1為一舉例之具體實施例之一電路圖。 詳細說明 一 '見圖Itf出在一微晶片中實施之USB電纜斷連及唤醒 模=電力節省電路10之一舉例之具體實施側。 π :路1 0有二個主部分：一保持電路級丨丨及一輸出緩衝 2、、及1 J。電路1 〇由來自供給電源i 5與接地i 7供給電力。 電路有信號 ENABLE 12，DATA 14，SLEEP 16，PAD 18， =ADIN 20,及USB主機22。（pAD簡單的適用一積體電路 曰曰片上經一薄鍵合線連接至積體電路封裝之信號線。在此 一情況，PAD可能連接至一外部USB主機）。輸出緩衝器 級包括控制輸出驅動器26及28之緩衝器控制電路24。當 在弱下拉裝置3 2做為一可控制之弱下拉用時弱提升裝置 j 0做為一可控制之弱提升用。在一積體電路中此種情形 可如同正方裝置（電晶體）一樣來加以實施。藉由弱之意義 為保持器級1 1僅供給一有限之電流來保持一特別之邏輯 狀態，此電流為藉由u S B主機2 2頂部驅動該保持器級J i 能克服之電流。一般，此一電流為在i 〇 〇微安至丨5毫安 -5- Π1^〇45_ 本紙張尺度適用中國國家標準(CNS) Α4規格(210X 297公釐) 1229255 A7 B7 五、發明説明（3 ) 之範圍。 當在SLEEP 16為高時，保持器級1 1弱保持最後的PAD 18之時間狀態。弱意思為保持器級1 1僅對保持一特別之 邏輯狀態供給一有限之電流，該電流藉由U S B主機2 2能 予以克服。一般，此一電流為在1 0 0微安至1 . 5毫安之 間。當在SLEEP 16為低時，保持器級11之保持功能是禁 止的。 NAND閘極3 4有一輸入SLEEP信號1 6，及NOR閘極3 6 有一輸入反相之SLEEP 16，反相籍由反相之緩衝器3 8來 反相。 一但SLEEP 16為低，NAND閘極3 4輸出為高時，打開可 控制弱提升裝置3 0，及N 0 R閘極3 4之輸出藉由反相之 SLEEP 16來驅動低，打開弱可控制之下拉3 2。故一但 SLEEP 16為低時此一動作將保持器級之保持功能為有效 的。 當在SLEEP為高時，NAND閘極3 4之輸出根據PAD 18之 狀態，如果PAD 18為高，則NAND 34之輸出46為低，將 接通可控制之弱提升裝置3 0 (同時可控制之弱下拉3 2成 開斷）鎖定且保持PAD 18之高。如果PAD 18為低，然後 NAND閘極3 4之輸出4 6為高，將開斷可控制之弱提升裝 置3 0 (在同時可控制之弱下拉3 2成接通）。 相同的，當SLEEP 16為高時，來自反相之緩衝器42之 反相SLEEP 16為1〇，如此使NOR閘極3 6之輸出4 8將根據 1 8之狀態而定。如果PAD 18為高，則NOR閘極3 6之輸出 6 中國國家標準(CNS) A4規格(210 X 297公釐） 1229255 A7 _____B7___ 五、發明説明（4 ) 4 8為低，切斷可控制之弱下拉3 2。當pad 18被驅動為低 時’（例如，藉由USB主機22) NOR閘極3 6之輸出48為 高’如此將接通可控制之弱下拉3 2。 當在SLEEP 16為高時，無論PAD 18之弱保持為何，如 果PAD 18不是藉由USB主機22驅動成一不同之狀態即是 當在·一本地裝置在控制該資料線時之時間當在允許為高時 來被驅動，在一短暫時間後保持器級1 1變化至且保持在 PAD 18中該USB主機22之新的（最新近的）狀態。USB主 機2 2應該能供給足夠之電流來克服pad 18之弱保持狀 態。 當可控制之弱提升裝置3 0為接通時，可控制之弱下拉 裝置32為開斷，且反之亦如是。當SLEEP 16為低時，二 種均開斷。如此禁止該保持器1 1級。 當ENABLE 12為高及SLEEP 16為低時，PAD 18由包括 輸出緩衝器驅動器2 6及2 8之輸出緩衝器丨3來控制。當 ENABLE 12及SLEEP 16二者為低時（收聽模式），可由 USB主機22及輸出緩衝器26及28驅動之PAD 18為切斷。 典關ENABLE 12之狀怨’當在SLEEP 16為高之時期，pad 18在時間狀態中其最後成弱保持《如果^ΕΕΡ 16為高， USB主機22驅動PAD 18至兩（如果保有之狀態為低克服該 弱下拉），本地裝置C P U (未示出）不被唤醒。 使用此一形式用於電纜檢測之簡單的電路可免去使用高 價值之GPIO電路之需要。電欖檢測可藉由一軟體在超時 情況來執行。 本紙 秦冗中國國家標準(CNS) A4規格(21〇Χ297公釐)— 1229255 A7 B7 五、發明説明（5 ) 表1示出一用於電路之邏輯狀態表。參見參考本地CPU 之晶片（未示出）。 表1 EN D SLEEP PAD PADIN USB 主機 說 明 0 X 0 Z * z 晶片對USB主機收聽，且USB主機不做任何驅動 0 X 0 1 0 1 晶片對USB主機收聽，且USB主機驅動1 0 X 0 0 1 0 晶片對USB主機收聽，且USB主機驅動0 1 0 0 0 1 0 晶片對USB主機經D=0送信號，且亦經PADIN讀回 1 1 0 1 0 1 晶片對USB主機經D=1送信號，且亦經PADIN讀回 X X 1 WX X z 晶片成睡眠模式等待經USB主機唤醒，主機睡眠中 X X 1 1 0 1 晶片成睡眠模式等待經USB主機叫醒，主機叫醒 X X 1 1 1 0 晶片成睡眠模式等待經USB主機叫醒，主機等待 符號說明 D =資料 EN=允許 Z =〉三態 * = >不確定 χ = >不是高即是低 W = >弱信號強度 WX意思為弱驅動高或低。當在SLEEP 16為高期間，當 PAD 18=WX時，無論最近是送出/入此為弱保持，但此一 情形可由U S B主機2 2來加以超越。舉例如果當ΕΝ=0時 USB主機22驅動一 1及然後進入至Z之後，PAD 18將維持 1£048 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 1229255 A7 B7 五、發明説明（6 ) 在W1。如果USB主機22為Z且EN=1及晶片經DATA 14在 PAD 18外驅動一 0，該0將如W 0 —樣在ΕΝ = 0之後在PAD 18中維持不變。 在SLEEP為高時，PAD 18之狀態為弱保持且防止一但其 不由PAD驅動時防止浮動。 其他的在申請專利範圍之範圍内之具體實施例，舉例如 該電容可利用不是一微晶片之不同之電子裝置來實施。可 控制之弱提升裝置及可控制之弱下拉裝置可包括一電阻性 元件。 、 -9 中國國家標準(CNS) A4規格(210 X 297公釐） 裝 訂 線

Claims (1)

1. A8 B8 C8 D8 9a 8. 11 I2292|§91 U5928號專利申請案 中文申請專利範圍^換太(93年8月） 申請專利範圍 1· 一種用以節省電力之電路，其包含： 一可連接至一外部主機線之PAD信號線； 一架構成對外部主機信號狀態中之變化做反應成一弱 保持狀態來保持該PAD信號線之保持器級。 2·如申請專利範圍第1項之電路，其中弱保持狀態在外部 信號線狀態中為最後的。 圖修塡 式正請 所/ %

   參明所 書梅 3·如申請專利範圍第1項之電路，其中保持器級包含至少 一可控制之弱提升裝置及至少一可控制之下拉裝置。 4.如申請專利範圍第3項之電路，尚包含架構成如果弱提 升裝置為允許時禁止該至少一弱下拉裝置及如果弱下拉 裝置為允許時禁止該至少一弱提升裝置之電路。 5·如申請專利範圍第3項之電路，其中至少可控制之弱提 升裝置〈控制包含一 SLEEP信號及PAD信號之邏輯的 NAND及至少可控制之弱下拉裝置之控制包含一反相之 SLEEP {吕號及p a D信號之邏輯的N 0 R 〇 6.如申請專利範圍第丨項之電路，尚包含一為能驅動pAD 仏號之狀怨及根據一 enable信號之狀態允許及禁止該 輸出緩衝器級之可控制之輸出緩衝器級。 7·如申請專利範圍第丨項之電路，尚包含一能允許及禁止 該保持器級之SLEEP信號。 8·如申巧專利範圍第7項之電路，尚包含根據SLEEp信號 之狀態控制至少一弱提升裝置及至少一弱下拉裝置。 9. 一種用以節省電力之方法，其包含： 感測一外部信號之狀態； 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1229255

   申請專利範圍

   由=保持器級在-PAD信號中弱保持成—儲存之狀態 儲存該外邵信號之狀態； 該弱保持之PAD信號對外部之狀態之變化做反應。 ίο.如申請專利範圍第9項之方法，其中Pad信號之弱保持 狀態可由外部信號來克服。 11. 如申請專利範圍第9項之方法’尚包含使用至少一可控 制之弱提升裝置及至少一可控制之下拉裝置來實施該保 持器級。 12. 如申請專利範圍第丨丨項之方法，尚包含當至少一弱提升 裝置為允許時禁止該至少一弱下拉裝置，及當至少一弱 彳疋升裝置為允許時禁止該至少一弱提升裝置。 13. 如申#專利範圍第丨2項之方法，尚包含利用p a D信號 及一 SLEEP信號之一邏輯的NAND控制該弱提升裝置， 及利用反相之SLEEP信號及PAD信號之一邏輯的1^〇义 控制該至少一弱下拉裝置。 14. 如申明專利範圍第9項之方法，尚包含根據SLEEp信號 之狀態允許及禁止該保持器級。 15·如申請專利範圍第1 3項之方法，尚包含根據SLEEP信號 之狀態接通及開斷至少一弱提升裝置及至少一弱下拉裝 置。 16·如申請專利範圍第} 5項之方法，尚包含在一積體電路中 利用正方裝置實施可控制之弱提升裝置及可控制之弱下 拉裝置。 17. —種用以郎名電力之系統，其包含：

   一 p A D信號線及一外部信號線； 電子電路包含一架構成對外却 卜# “唬線之狀態中之變化 做反應成一弱儲存之狀態來侫 、 〜木保持孩pAD信號線之保持器 級0 18.如申請專利範圍第！ 7項之手 廿| / u λ 乐、、无’其中弱保持P A D信號 狀態在PAD信號線之時間狀態中為最後的。 19_如申請專利範圍第"項之系統，其中之保持器級包含至 少一可控制之弱提升裝置及至少—可控制之弱下拉裝 置。 20·如申印專利範圍第丨9項之系統，尚包含架構成如果至少 一可控制之弱提升裝置為允許時禁止該至少一可控制之 下拉裝置，及如果至少一可控制弱裝置變為允許時禁止 該至少一可控制之弱提升裝置。 21. 如申請專利範圍第1 7項之系統，其中電路在一積體電路 内來實施。 · 22. 如申請專利範圍第1 9項之系統，其中可控制之弱提升裝 置及可控制之弱下拉裝置為正方裝置。 23. 如申請專利範圍第2 〇項之系統，尚包含一 SLEep信號線 及架構成根據SLEEP信號之狀態禁止及允許該保持器級 之控制電路。 -3- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）