TWI226447B

TWI226447B - Method for testing I/O ports of a computer motherboard

Info

Publication number: TWI226447B
Application number: TW092129239A
Authority: TW
Inventors: Zhiguo Chen; Chih-Wei Huang; Chuo-An Chen
Original assignee: Via Tech Inc
Priority date: 2002-11-21
Filing date: 2003-10-22
Publication date: 2005-01-11
Also published as: CN1503135A; CN1503135B; US20040102916A1; TW200408818A; US6792378B2

Description

1226447 五、發明說明（1) ' " --- 發明所屬之技術領域 ^發明係有關於電腦主機板之測試，特別係指一種能夠測試電腦主機板上各種輸出入埠之測試方法。先前技術、曰雖然中央處理器（CPU)執行了大多數的運算工作，但卻疋主機板彳^^^^^以將所有必要的零組件整合在一起而讓中央處理器搖身一變成為現代的個人電腦。電腦主，巧一般包括了多個輸出入埠（input/〇utput p〇rt，以下間稱I / 〇埠）來連接各種週邊裝置，而這些I / 〇埠會安排在 j固人電腦上。在電腦主機板的設計期間或製造的最後階段 f儘可能的測試每個丨/0埠，其中某些有限度的功能測試由基本輸出輸入糸統（Basic Input-Output System，以下簡稱BIOS)中的常式（routine)來進行，而BIOS係一種低$軟體其控制著主機板上的裝置，在電源開啟或系統重 =時，中央處理器會先執行BIOS碼，而BI〇s碼是儲存在電腦，主機板上的非揮發性記憶體，一般BIOS碼會先執行所謂的開機自我測試’’（power —up self test，p〇ST)來對基本的硬體進行一連串的診斷測試以確保其運作正常，B丨〇 s還會對基本的硬體運作以及視訊的功能進行必要的初始化，然後哥找作業系統’例如：M i c r 〇 s 〇 f t W i n d 〇 w s、L i n u X，再開始執行之。傳統上是在以視窗為基礎的作業系統環境下執行廣泛的诊斷測試程式來檢驗電腦的各個部份，遺憾的是，上述方式在測試電腦主機板的丨/ 〇埠上卻有許多缺點。雖然

D608-8184TfF(Nl);VIC02-〇〇l〇.TW;MFLIN.ptd 第5頁 1226447 五、發明說明（2) B10S碼可以在系統層次提供某種診斷能力卻十分有，僅僅提供了問=出入測試’但其能夠指出問題為何或問題何在:、二=:息而很少耗費掉大量的時間。綜合觀之斷程如此將蟑的方式不是過於簡單而無法提供必要主機板I / 〇複雜而浪費時間，❺此之外， ’就是太過序來測試當今個人電腦常用的1/〇埠。—種正合性的測試程有鑑於此，亟需一種測試方法爽板上常用的I/O崞。這種測試地測試電腦主機據受賴谭的特性來快速地二簡翠並且能根測試方法還必須能將發生問題的t 心正再者—’广種腳正確地顯現出來。 /、不正吊的母支引發明内容法，針：：：種電腦主機板輪出入蟑的測試方次，具步驟至少包含如下：首夯裎、主機板上之非揮發性記憶體，其中該：=試碼給受測電腦腦主機板、測試電腦主機板上之數個浐:、碼：來初始化電碼至少包含對應於該些輸出入埠=出二；，並且測, 測電腦主機板便由該非揮發性及'试吊式’隨後文機"妾下來從一提示選單挑選以出中進行開測試；再執行測試碼中對應於受測埠其中之：進行式’以根據受測輸出入埠其訊號引2 τ之測试常根據本發明的另一要點，受'::特性來進行測試。又别的電腦主機板基本上具

1226447

五、發明說明有中央處理器以刀試該電腦主機板來儲存8 1 0S碼之非揮發性記憶體，測供-測試碼= = 的方法其主要步驟如下：首先提電腦主機進行板初μ c憶體，以代替該BI〇s碼對受測出入淳，=化並且測試該電腦主機板上之數個輸個測試常式了;ί:;:至少包含對應於該些輪出入埠之數之測試碼進行門撫μ t央處理裔便由該非揮發性記憶體中該4b輸出Α /，精以執行該測試碼對電腦主機板上之人槔=車=行測試；接下來以互動方式挑選該些輸出出入埠之測％當^測試；然後執行測試碼中對應於受測輸性來進行根據受測輸出入淳其訊號引腳之特實施方式下t ί =本發明之上述目的、特徵和優點能更明顯易懂，、牛一較佳實施例，並配合所附圖式，作詳細說明如下· ^第1圖所示係示範用的電腦主機板丨〇〇連接至本發明之測試裝置200，電腦主機板1〇〇具有包含了北橋（N〇rth Bridge)ll〇以及南橋（s〇uth Bridge)118的晶片組，其中" 橋”這個字所指的是將多個匯流排（bus)連結在一起之裝置，北橋11 0係做為中央處理器丨〇2、記憶體次系統丨、繪圖控制器1 1 4以及南橋11 8的接駁轉運點，將中央處理器 102的前端匯流排（front side bus，FSB)104接至記憶體匯流排1 08、AGP圖形匯流排11 2以及南、北橋間專屬的互聯通道116 ;而南橋118簡單的說整合了各種輸出入控制

06C^-8I84W(N1) ;VIC02-0010-TW;MFLIN.ptd 第7頁 1226447 五、發明說明（4) 器、提供介面以連接週邊裝置及匯流排，並且透過互聯通道116將資料在南橋丨18、北橋11 〇間傳遞，電腦主機板ι〇〇上則具有數個連接週邊裝置之I/O埠130〜148。舉例而言：南橋118整合了鍵盤和pS/2滑鼠控制器、通用序列匯流排 (Universal Serial Bus，USB)控制器、IEEE 1 394 控制器來分別支援鍵盤連接埠1 30、PS/2滑鼠連接埠132、IEEE 1 394埠136以及兩個USB埠134 ;主機板100上内建的超級 I/O晶片122經由LPC匯流排1 20連至南橋118，其支援了並列埠138、遊戲埠144以及兩個串列埠140、142 ;南橋1 18 還可能提供一個特別的介面給音訊控制器1 2 6以支援音訊埠146，音訊埠146包括立體聲輸出（LINE_OUT_L、 LINE —OUT — R)、立體聲輸入（LINE —IN —L、LINE—IN — R)以及麥克風輸入（MIC 一 IN);由網路控制器128所驅動的網路埠 148 —般是經由pCI匯流棑連至南橋丨18 ;此外，非揮發性記憶體1 24 —般係直接、或經由lpc匯流排1 2〇連至南橋 118非揮發性5己憶體1 2 4通常儲存著稱為低階軟體的b I 〇 § 碼。雖然第1圖以電腦主機板丨00當作範例，然其並非將本發明限制於任何特定的電腦主機板。繼續參考第1圖，本發明之測試裝置2 〇〇其主要部份的電路板1 7 0整合了數個測試模組i 8 〇〜丨9 8來測試相關的I / 〇埠，這些模組包括鍵盤連接埠用的測試模組18〇、ps/2滑鼠連接埠用的測试模組1 8 2、U S B埠用的測試模組1 § 4、 IEEE 1 394埠用的測試模組186、並列埠用的測試模組 188、串列埠用的測試模組丨9〇和192、遊戲埠用的測試模

1226447 五、發明說明（5) ::94二音訊埠用的測試模組196以及網路埠用。二進rr之前先將測試裝置2°°上的各測試 180〜198以適當的纜線i 5〇〜168連接到受測電腦主柘、· 上的對應I/O埠；另一種實施例則是將測試裴置2〇〇 f受測電腦主機板100的1/0槔上。在進行相關的測★式J連先將非，發性記憶體124中原本B I()S碼以本發明的測試碼取代，错由測試碼對電腦主機板丨〇〇進行初始化並測苴 I/O蟑。本發明的測試裝置2 00以及測試碼統稱為通用1的測試套件，而為說明方便起見，電腦主機板1〇〇此後稱為受、測裝置（device under test，簡稱DUT)。又第2A〜21圖詳細說明了測試裝置2〇〇所整合的各測試模組。如第2A圖所示，鍵盤連接埠用的測試模組丨8〇本身即由一鍵盤連接器202所構成，鍵盤連接器2〇2係設置在電路板170上，用來與DUT 1〇〇上之鍵盤連接埠13〇其相對應的引腳建立電氣上的連結。根據一般鍵盤連接器的引腳分配規則（pin assignment)，在連接器2〇2第1腳的KB—CLK訊號會被回授到連接為202第2腳的KB一DATA訊號，亦即：鍵盤介面資料訊號引腳（第2腳）與鍵盤介面時鐘訊號引腳（第j 腳）耦接在一起而形成環迴連結（1〇〇p-back connect ion) 2 04 ;此外，連接器2〇2的第4、5腳分別是接地（ground)及電源弓丨腳，如圖示，發光二極體（Light Emitting Diode )DD1以及電阻以串聯在鍵盤連接器2 〇2的第4腳和第5腳之間，而發光二極體⑽之以及電阻!^2則串聯在鍵盤連接器20 2的第5腳和系統接地GNd之間，藉此可以

1226447 五、發明說明（6) '~ ---— 由發光二極體DD1及DD2來顯示第4腳和第5腳是否正常。現在參考第2B圖，ps/2滑鼠連接埠用的測試模組丨82 由一PS/2滑鼠連接器212所構成，PS/2滑鼠連接器 212係δ又置在電路板17〇上，用來與㈣了 ι〇〇上之滑鼠連接埠匕32其相對應的引腳建立電氣上的連結。根據一般 PS/2 α亂連接器的引腳分配規則，在連接器212第5腳的 PS/2一CLK訊號會被回授到連接器212第丨腳的ps/2-DATA訊號，亦即：PS/2介面資料訊號引腳（第i腳）與ps/2介面時鐘訊號引腳（第5腳）耦接在一起而形成環迴連結214 ;此外，連接裔2 1 2的第3、Θ腳分別是接地及電源引腳，如圖不，發光二極體DD3以及電阻R3串聯在pS/2滑鼠連接器21 2 的第6腳和第3腳之間，而發光二極體DD4以及電阻^則串聯在PS/2滑鼠連接器212的第6腳和系統接地GND之間，藉此可以由發光二極體DD3及DD4來顯示第3腳和第6腳是否曰正常。參考第2C圖，兩個USB埠用的測試模組184其包括了第一 USB連接器2 22及其關聯的測試電路224、第二USB連接器 222’及其關聯的測試電路224，。第一、第二USB連接器222 和222係設置在電路板丨7〇上，用來與⑽了 1〇〇上之兩個 U S B埠1 3 4其相對應的引腳建立電氣上的連結。根據標準 USB連接器的引腳分配規則’ usb連接器222的第2、3腳提供一對USB介面差動資料訊號D +和d 一，而USB連接器222 的第1腳則是用來接受供應電源的電源引腳、第4腳則用來接地的接地引腳。在測試電路224中，電阻R7耦接於usb連

1226447

接器222的第1腳以及D引腳（第3腳）之間，電阻R9耦接於 USB連接器222的第4腳以及D +引腳（第2腳）之間，而且電阻R8耦接於USB連接器22 2的第2、3腳之間，如圖示，電阻 R7、R8和R9係以串聯方式連接。為了能夠顯示第1腳和第4 腳是否正常，發光二極體DD6以及電阻(^6串聯在USB連接器 222的第1腳和第4腳之間，而發光二極體⑽^以及電阻“則串聯在USB連接器2 22的第1腳和系統接地GND之間。如第2C 圖所示，第二USB連接器222,及其關聯的測試電路2 24，亦以同樣的方式配置。由於IEEE 1 394埠具有類似於USB的高速差動訊號，因此依據本發明的原則，I EEE丨3 94琿用的測試模組1 8 6應該與測試模組1 8 4相似。現在參考第2D圖，並列埠用的測試模組丨88其包括了 2 5腳的D型連接器2 3 2及其關聯的測試電路2 3 4。連接器2 3 2 係設置在電路板170上，用來與DUT 100上之並列埠136其相對應的引腳建立電氣上的連結，包括了 8支並列介面資料引腳、5支並列介面狀態引腳以及4支並列介面控制引腳。根據一般並列埠的引腳分配規則，連接器2 3 2的第2〜9 腳用來傳遞8位元的D0〜D7資料訊號，連接器232的第1、 14、16、17腳分別用來傳遞STB、AFD、INIT以及SLIN控制訊號，而連接器2 3 2的第1 〇〜1 3和1 5腳則分別用來傳遞八(^、6118丫、？/^、31^丁以及£1^狀態訊號。測試電路23 4包括反及閘（NAND gate)236a〜236c，在實施例中，反及閘 236a〜236c構成了一個邏輯裝置。如圖示，反及閘236&的四個輸入端分別耦接於並列介面資料引腳D〇〜D3 (連接器

_-8IS4T!F(Nl) ;VIC02-0010-TV;MFLIN.ptd 第11頁 1226447 五、發明說明（8) 232的第2〜5腳），其輸出端則耦接於（PAPER END)P/E狀態引腳（連接器232的第12腳），反及閘236a針對其輸入進行 NAND邏輯運异，並將運算後的結果由輸出端提供給連接器 232的第1 2腳；反及閘23 6b的四個輸入端分別耦接於並列介面資料引腳D4〜D7(連接器232的第6〜9腳），其輸出端則麵接於SELECT(SLCT)狀態引腳（連接器232的第13腳），反及閘23 6b針對其輸入進行NAND邏輯運算，並將運算後的結果由輸出端提供給連接器23 2的第13腳；同樣地，反及閘 2 3 6c的四個輸入端分別耦接於STB、AFD、INIT以及SUN控制成號（連接器232的第1、14、16、17腳），其輸出端則耦接於ERROR(ERR)狀態引腳（連接器23 2的第15腳），反及閘 2 3 6c針對其輸入進行nAND邏輯運算，並將運算後的結果由輸出端提供給連接器232的第15腳。反及閘236a〜236c的所有輸入端均經由提升（pul丨―up)電阻R1〇〜R2i耦接至系統的供應電源Vcc，並且測試電路234將ACK及BUSY狀態引腳（連接器2 3 2的第1 0、1 1腳）接地。參考第2E圖，串列埠用的測試模組丨9〇本身即由一9腳的D型連接器2 4 2所構成，連接器2 4 2係設置在電路板1 7 〇上’用來與DUT 100上之串列埠丨4〇其相對應的引腳建立電氣上的連結’包括了 1支串列資料輸出引腳、1支串列資料輸入引腳、4支串列介面狀態引腳以及2支串列介面控制引腳。根據一般串列埠的引腳分配規則’在連接器24 2第4腳的DTR訊號會被回授到連接器242第1腳的DCD訊號以及第6 腳的DSR訊號，亦即：串列介面控制引腳DTR (第4腳）與串

1226447 五、發明說明（9)

列介面狀態引腳DCD和DSR(第i、6腳）耦接在一起而形成環迴連結244 ;同樣地，在連接器242第7腳的m訊號會被回授到連接器242第8腳的CTS訊號以及第9腳的RI訊號，亦即：串列介面控制引腳RTS(第7腳）與串列介面狀態引腳 CTS和RI (第8、9腳）耦接在一起而形成環迴連結246 ;並且在連接器242第3腳的TXD訊號會被回授到連接器m第2腳的RXD訊號，亦即··串列資料輪出引腳TXD(第3腳）盥串列資料輸入引腳RXD(第2腳）耗接在一起而形成環迴連結 24 8 ’ 一連接益242的第5腳則是輕接至系統接地GND。如第2F ，，不’另一個串列埠用的測試模組工Μ同樣方式來配置。 '考第2 G圖，遊戲埠用的測試模組丨9 4其包括了 1 5腳接裔262及其關聯的測試電路264。連接器2 62係設庳的引腳f 7〇上’用來與謝1〇0上之遊戲埠144其相對 :目立电虱上的連結。根據一般遊戲埠的引腳分配二則第連、，器26八2的第^ ^ 5 腳刀別用來輸入第二按鍵訊號，第3、11腳分

別用來輸入X軸座標訊於而筮β 1 Q ^ ,Π ^ . #υ而弟6、1 3腳分別用來輸入γ軸座私讯唬，此外，連接器262 受供應電源的電源引腳，連接隱的第4、;5、:= :^ =接Ϊ :腳。測試電路264將連接器26 2上的遊戲介面訊號引腳之其餘部份接地，換言m戲接在連接器2 62的第μ腳之間，提升電阻在連接

1226447 五、發明說明（10) ---- 器262的第6、8腳之間，提升電阻R24耦接在連接器262的第9、11腳之間，且提升電阻R25耦接在連接器262的第 13、15腳之間；另一方面，連接器262的第2、7、1〇腳則與第4、5腳耦接在一起，藉此將它們接地。連接器 2 62的第1 2腳同樣需予以耦接至系統接地⑽^。參考第2 Η圖，音訊埠用的測試模組丨9 6其包括了音訊連接器272及振盪器274。連接器272係設置在電路板17〇上三用來與DUT 1〇〇上之音訊埠埠146其相對應的引腳建立電氣上的連結。實施例中的音訊連接器272係採用麥克風插座，如圖示，連接器2 72之第！腳係當作音訊介面引腳，而其餘的引腳則分別接到Vcc及GND。振盪器274的輸出耦接至連接器272之音訊介面引腳，振盪器274用來產生日士鐘訊號以提供給連接器2 72之音訊介面引腳做為測試訊號寸 TEST_CLK 輸出。 i 參考第2 I圖，網路埠用的測試模組丨98本身即由一 RJ-45連接器282所構成，連接器282係設置在電路板ία ^，用來與DUT 100上之網路埠148其相對應的引腳建立氣上的連結。根據一般網路埠的引腳分配規則，連 282的第1、2腳形成一對傳送引腳τχ +和τχ _，而°哭 282的第3、6腳則形成一對接收引腳Rx +和”—。如° 示，該對傳送引腳與該對接收引腳相對應地耦接在一^，亦即· TX +引腳（連接器282的第1腳）與Rx +引腳（連 282的第3腳）耦接在一起而形成環迴連結2以；u〜引腳° (連接器282的第2腳）與RX —引腳（連接器m的第6腳）輕接

1226447 五、發明說明（11) 在一起而形成環迴連結286。第3圖之/爪.圖係測試D U T 1 0 0的主要步驟。d υ τ 1 〇〇和本$明的測試裝置2〇〇在電源開啟後，DUT 1〇〇上的中央 f f 32丨由士非揮發性記憶體1 24中之測試碼進行開機，藉坦並且在測試之前，只有DUT 100上的相關必要裝二上橋110、記憶體次系統106、繪圖控制器114以及、南橋m會予以初始化，為加速測試的過程，中理哭體曰次將系所統部份！!測試碼由非揮發性記憶體124搬到試ii/o婊W /接著呈現一提示選單列出全部可供測 ^ 1更讓測試人員以互動方式挑選其中一個進 ::，步驟S32〇)，本發明並不需統個進 ΐ處理便執行測試碼中對應於受測"丄以常中驟S330 )，缺後判定：、二广产引腳之特性來進行測試（步。倘若埠上每一引腳的狀態（步驟顯示-測試通過气* Λ 一訊號引腳均能正常運作，則，貝！ 4通過戒息（步驟S35〇);倘若受在至少一訊號引腳無法 0 早之中存且指出&法正當運作Μ 乍，則頷不一測試失敗訊息牛酈ί 訊號引腳（步驟S36〇)。測試在步驟S3 50或S360之後回到牛縣^Qon從/ 、來開始下回新的測試。乂、矣選擇另外的I /〇埠 ▲接下來針對測試碼所包含的每一細。倘若選到的受測I/O埠係DUT 100之遊戲H進仃讨應於遊戲埠的測試常式會予/一 △ j埠1 44，則對曰予以執仃，芩考第4圖，先初始第15頁 3-8l84TiF(Nl) iV^.ooio.^MFLIN.ptd 1226447 五、發明說明（12) =定遊戲琿！44之1/0基底位址（base address)，讀取一記 2體區塊來檢出遊戲埠144引腳的診察值（步驟s4i〇)，其 =記憶體區塊内具有數個始於上述1/〇基底位址之遊戲土暫存器，藉此以該記憶體區塊中之數個位元來檢查遊戲上的數支介面訊號引腳’而這些位元直接反映了受 ^介面訊號引腳之目前狀態。再將上述記憶體區塊中這些元與預先為各介面訊號引腳自外部設定的既定值進行比車乂（步驟S420 )，如第2G圖所示，遊戲埠144的第3、6、 1:、:13:被測試裝置200之測試模組194提升至供應電源， =廷歲支；I面訊號引腳其外部設定的既定值為邏輯，丨，， =方面二遊戲璋144的第2、7、1〇、14聊被測試模組ΐ94 ，，故攻幾支介面訊號引腳其外部設定的既定值為邏輯务我/if入將記憶體區塊中該些位元所代表的診察值與預 ^為该些"面訊號引腳自外部設定的既定值進行比較（步 =3^ ’倘若檢出的診察值與外部設定的既定值相符，丄:二遊戲埠1 “ f的那些介面訊號引腳均能正常運作（步 ^ 0 ，否則測試常式將指出遊戲埠1 44上的那支引腳有問題（步驟S4 50 )。们方丨叉5丨腳有倘若選到的受測I/O埠係雨1〇〇之並 138於=”試常式會予以執行。首先初始 138之I/O基底位址，其中並列璋之暫存器 ;立址開始的記憶體區塊内。參考第5A圖，將第一位元土態底樣 (pattern)寫入至s亥記憶體區塊中數個資料位元’ 份，而這些資料位元的第一 i ^ 禾^伤對應於亚列埠所擁有的並

1226447 五、發明說明（13) 列介面資料引腳D〇〜D3，以此方式，第一位元態樣可自並列埠的第2〜5腳傳送出去（步驟S510)。在一既定的時間後’從上述記憶體區塊讀取p/E狀態位元，其對應於並列埠之PAPER END(P/E)狀態引腳，藉此檢出並列埠第12腳的測試結果（步驟S5 12)。如第2D圖所示，藉由測試裝置2 〇〇上的測試模組1 8 8，並列埠1 3 8的第2〜5腳送出的第一位元態樣經NAND邏輯運算的結果會回饋至並列埠丨38的第12 腳’因此可以根據讀到的P/ E狀態位元與寫入的第一位元態樣之間的邏輯關係，檢查並列埠第12腳— paper END狀態引腳（步驟S 5 1 4 )。將一組第二位元態樣輪流以一次一個的方式寫入至上述記憶體區塊中那些資料位元的第一部份’藉此自並列埠的第2〜5腳輪流以一次一個的方式傳送出這組第二位元態樣（步驟S516)。在既定的時間之後，從上述δ己憶體區塊讀取p / e狀態位元以檢出在並列埠第1 2腳上的NAND邏輯運算結果（步驟S518)。重覆步驟S516及 S518 ’每一回根據步驟3518中讀到的ρ/Ε狀態位元與對應於步驟S5 1 6寫入的第二位元態樣之間的關係，檢查並列介面資料引腳D0〜D3的每支腳（步驟S52 0 )。參考第5B圖，接下來再將第一位元態樣寫入至記憶體區塊中那些資料位元的第二部份，而第二部份係對應於並列埠所擁有的並列介面資料引腳D4〜D7，以此方式，第一位元態樣可自並列埠的第6〜9腳傳送出去（步驟s 5 2 2 )。在既定的時間之後，從上述記憶體區塊讀取SLCT狀態位元，其對應於並列埠之SELECT(SLCT)狀態引腳，藉此檢出並列

060fe-8i84TWF(Ki)；vic〇2.〇〇i〇.TW;MFLIN.ptd 第17頁 1226447 五、發明說明（14) 埠第13腳的測試結果（步驟S524)。如第2D圖所示，藉由測試裝置200上的測試模組188，並列埠138的第6〜9腳送出的第一位元態樣經NAND邏輯運算的結果會回饋至並列埠丨38 的第13腳，因此可以根據讀到的SLCT狀態位元與寫入的第一位元態樣之間的邏輯關係，檢查並列埠第13腳〜SELECT 狀態引腳（步驟S 5 2 6 )。然後將該組第二位元態樣輪流以一次一個的方式寫入至上述記憶體區塊中那些資料位元的第一部份’藉此自並列埠的第6〜9腳輪流以一次一個的方式傳送出這組第二位元態樣（步驟S 5 2 8 )。在既定的時間之後，從上述記憶體區塊讀取SLCT狀態位元以檢出在並列埠第13腳上的NAND邏輯運算結果（步驟S530 )。重覆步驟S528 及S530，每一回根據步驟S5 30中讀到的SLCT狀態位元與對應於步驟S 5 2 8寫入的第二位元態樣之間的關係，檢查並列介面資料引腳D4〜D7的每支腳（步驟S532 )。參考第5 C圖’接下來將第一位元態樣寫入至記憶體區塊中的一組介面控制位元，而該組介面控制位元係對應於並列埠所擁有的並列介面控制引腳STROBE (STB)、AUTO FEED(AFD)、INIT以及SLIN，以此方式，第一位元態樣可自並列埠的第1、14、16、17腳傳送出去（步驟s 534)。在既定的時間之後’從上述記憶體區塊讀取ERR狀態位元，其對應於並列埠之ERROR (ERR)狀態引腳，藉此檢出並列埠第1 5腳的測試結果（步驟s 5 3 6 )。如第2 D圖所示，藉由測試裝置2 0 0上的測試模組1 8 8，並列埠1 3 8的第1、1 4、1 6、1 7 腳送出的第一位元態樣經NAND邏輯運算的結果會回饋至並

〇608-8184TW(Nl) ；ViC02-0010-TlV；MFLIN.ptd 第18頁 1226447 五、發明說明（15) 列埠1 3 8的第1 5腳，因此可以根據讀到的ERR狀態位元與寫入的第一位元態樣之間的邏輯關係，檢查並列埠第丨5腳一 ERROR狀態引腳（步驟S53 8 )。再將該組第二位元態樣輪流以一次一個的方式寫入至上述記憶體區塊中之該組介面控制位元’藉此自並列谭的第1、1 4、1 6、1 7腳輪流以一次一個的方式傳送出這組第二位元態樣（步驟S54〇)。在既定的時間之後，從上述記憶體區塊讀取ERR狀態位元以檢出在並列埠第15腳上的NAND邏輯運算結果（步驟S5 42 )。重覆步驟S540及S542，每一回根據步驟3542中讀到的ERR狀態位元與對應於步驟S540寫入的第二位元態樣之間的關係，檢查並列介面控制引腳STROBE、AUTO FEED、INIT以及 SLIN的每支腳（步驟S544 )。現在參考第5D圖，直接讀取記憶體區塊中的ACK、 BUSY狀態位元，來檢出並列埠138狀態引腳ACk及BUSY的診察值（步驟S5 46 )。然後將讀到的ACK、BUSY狀態位元分別與預先為並列埠第1 〇及1 1腳自外部設定的既定值進行比較 (步驟S 5 4 8 )，由於並列璋1 3 8之第1 〇、11腳已經被測試裝置2 0 0上的測試模組1 8 8接地，所以這兩支引腳其外部設定的既定值為邏輯’ 〇 ’，因此可以很方便地判定比較的結果。倘若讀到的ACK、BUSY狀態位元與外部設定的既定值相符’則判定並列埠1 3 8之第1 〇、11腳均能正常運作；否則測試常式將指出並列埠1 3 8上的那支引腳有問題（步驟 S550) 。 ~ 倘若選到的受測I/O埠係DUT 1〇〇其串列埠140、；[ 42二

0608-8184TWF(Nl) :VIC〇2-0〇l(M;MFLiN.ptd 1226447

者之一，則對應於串列埠的測試常式會予以執行。首始設定受測串列槔之1/0基底位址，其中串列蟑之暫存初位在由I/O基底位址開始的記憶體區塊内。參考第^ 接著將受測的串列痒設定在一既定的傳輸鮑率（baud rate)(步驟S610)。如第2E及2F圖所示，亊列埠14〇、142 分別藉由測試裝置200上的測試模組丨9〇迴連結，因此可以利用閉迴路測試來檢驗。然彳個^ 定的資料寫入至上述記憶體區塊中之串列介面控制位元 DTR，而這個控制位元對應於串列埠之串列介面控制引腳 D T R，致使该筆既定資料由受測串列埠的第4腳傳送出去 (步驟S61 2)。在一既定的時間後，從這個記憶體區塊分別讀取串列介面狀態位元DCD、DSR，而這兩個串列介面狀態位元分別對應於串列埠之串列介面狀態引_DCD &DSR，藉此從受測串列埠的第1、6腳接收資料（步驟S6 1 4 )。再分別檢查串列介面狀態位元DCD、DSR是否等於該筆既定的資料，以驗證受測串列埠的第1、6腳以及第4腳（步驟 S 61 6 )。利用同木篆的方式將那筆既定的資料寫入至上述記愧體區塊中之串列介面控制位元RTS，而這個控制位元對應於串列埠之串列介面控制引腳RTS，致使該筆既定資料由受測串列埠的第7腳傳送出去（步驟S6 1 8 )。在既定的時間之後，從這個記憶體區塊分別讀取串列介面狀態位元 CTS、R I，而這兩個串列介面狀態位元分別對應於串列埠之串列介面狀態引腳CTS及R I，藉此從受測串列埠的第8、 9腳接收資料（步驟s620 )。參考第6B圖，分別檢查串列介

1226447 五、發明說明（Π) 面狀態位元CTS、RI是否等於該筆既定的資料，以驗證受測串列埠的第8、9腳以及第7腳（步驟S622)。接下來將受測串，埠相關之接收功能予以關閉（步驟S624)。然後將_ 位元，樣寫入至上述記憶體區塊中之一組傳送器資料位元藉此由冗測串列埠第3腳之串列資料輸出引腳txd傳送出去（步驟S6 26 )。在既定的時間之後，再將受測串列埠相 =接收功能予以啟用（步驟S62 8 )。接著從上述記憶體區組接收器資料&元，#此將輸入資料由受測串列腳之串列 > 料輸入引腳RXD接收進來（步驟S63Q)。 -次ΐ f參考第6C圖，㉟查上述記憶體區塊中之該組接收 :疋否與傳送的位元態樣相冑，以驗證受測串列在上述設定的傳輸鲍率下能夠正常運送试：驗證受測串列埠在不同傳輸鲍率下的傳难接收此力。如流程圖所示，將受測串列入至上述記憶體區塊V之=資述…樣寫後，再次將受測率列埠相（在既定的時間之 S64。）。接著從上述記車::「之严收功能予以啟用(步驟 S642)。在這回設定的傳又二串/"車之第2腳接收進來(步驟否與傳送的位元態樣相/率下檢查收到的輸人資料是相付，以驗證受測串列埠（步驟

1226447 五、發明說明（18) S644)。如果受測串列璋還有其他的傳輸鮑率可以設定則測試流程回到步驟S634來測試新的鮑率（步驟s648)，重覆上述步驟直到測試過受測串列埠所有可設定的傳輸鲍率。倘若選到的受測I/O璋係DUT 100的USB埠134豆中之一，則對應於USB璋的測試常式會予以執行。參.考第7圖，先確認受測USB璋之1/〇基底位址’讀取一記憶體區塊來檢出USB槔之差動資料訊號D +和D〜（第2、3腳）的診察值（步驟S710) ’其中該記憶體區塊内具有數個始於上述1/〇基底位址之USB埠暫存器’藉此以該記憶體區塊中對應的位元來檢查USB埠之D +和D —引腳，而這些位元直接反映了 uSB 差動資料訊號引腳之目前狀態。然後將上述記憶體區塊中這些位元與受測USB埠之預設值做比較（步驟S72〇)，如第 2C圖所示’由於USB埠之差動資料訊號對被測試裝置2〇〇之測試模組1 84設定在與預設值不同的狀態，因此從受測uSB 埠的第2、3腳檢出的診察值正常應不等於預設值。接下來判斷記憶體區塊中該些位元所代表的診察值是否不同於 USB埠之預設值（步驟S730)，倘若檢出的診察值與USB埠的預设值不一致，則判定受測U S B蜂之D +和D —引腳能正常運作（步驟S740);否則測試常式將指出受測USB埠上的d + 和D —引腳有問題（步驟S 750 )。由於IEEE 1 394埠具有類似於USB的高速差動訊號，因此依據本發明的原則，DUT 1 〇〇的IEEE 1 3 94埠應該也可以用類似的方式測試之。

0608-8184TWF(Nl) ;VIC02-0010-T^;MFLIN.ptd 第22頁 1226447 五、發明說明（19) 應於網路埠的測試常式會予以執行。首先針對網路埠丨48 掃瞄DUT 100上面的週邊匯流排（即PCI bus)，藉此搜尋網路控制器’若是找到網路埠丨4 8使用的網路控制器，便讀取其製造商編號（vend〇r ID)以及裝置編號（device ID)，然後根據網路控制器的製造商及裝置編號，判定是否可以支援這個網路控制器的型式，若然，參考第8圖.，接著確認受測網路埠之I/O基底位址（步驟S81〇)，並且檢查上述網路控制器之MAC位址是否合法，其中由上述1/()基底位址開始的記憶體區塊包括數個的網路埠暫存器。隨後讀取該記憶體區塊來檢出網路埠之傳送引_τχ +、Τχ —以及接收引腳RX +、RX —的診察值（步驟S82〇)。如第21圖所示，測试裝置2 0 0之測試模組1 9 8 一旦連上了網路埠1 4 8便在其上形成一對環迴連結，這將導致網路埠丨48其狀態的改變’而上述記憶體區塊中含有數個位元直接反映了傳送引腳TX +、TX —以及接收引腳RX +、RX —的目前狀態，故可以用該記憶體區塊中的這些位元來檢查傳送引_τχ +、 ΤΧ ~以及接收引腳RX +、RX — （步驟S830 )。接下來將上述s己憶體區塊中這些位元所代表的診察值與受測網路埠的預设值做比較（步驟S840 )，倘若檢出的診察值不同於網路埠所對應的預設值，則判定受測網路埠之傳送引腳τχ +、 ΤΧ —以及接收引腳rX+、RX—能正常運作（步驟S85〇); 否則測試常式將指出受測網路埠之傳送引腳Τχ+、τχ — 以及接收引腳RX +、RX —出現問題（步驟S86〇)。倘若選到的受測I/O槔係DUT 1〇〇之音訊埠146，則對

〇608-8lg4TWF(Nl) ;VICO：.〇〇i〇.Ti；MFLIN.ptd 第23頁 1226447 五、發明說明（20) ' - 應於音訊埠的測試常式會予以執行。因為音訊埠丨4 6通常具有麥克風輸入（MIC〜IN)、立體聲輸出（LINE —〇UT—L及 LINE_OUT —R)和立體聲輸入（LINE —ΙΝ —[及以㈣―IN—，所以必須在測試之前將測試模組196的連接器272接到音訊埠 146的麥克風輸入’並且把音訊埠146的立體聲輸出和立體聲輸入透過適當的緵線連在一起，如第2H圖所示，振盪器 274的輸出耗接至連接器272之音訊介面引腳以提供測試訊號TEST_CLK。現在參考第9圖，音訊埠146之Mid N引腳從測试裝置200之測試模組1 96接收測試訊號TEST_CLK (步驟 S 9 1 0 )。然後檢查在μ IC一 I N引腳收到的訊號是否持續不斷地變化（步驟S 9 2 0 )，若然，則判定音訊埠1 4 6之Μ IC _ I Ν引腳能正常運作（步驟S930 )。接著自音訊埠146之 LINE_OUT一L引腳傳送出一筆既定的測試資料（步驟S94〇 )，隨後從音訊埠146之LINE一IN-L引腳接收一筆輸入資料（步驟S950 )。將該筆既定測試資料與收到的輸入資料進行比較’判斷音訊埠146之LINE 一 OUT一 L以及LINE—腳是否能夠正常運作（步驟S 9 6 0 )。同樣地，自音訊埠1 4 6之 LINE一OUT一R引腳傳送出同一筆既定的測試資料（步驟 S9 70 )，隨後從音訊埠146之LINE_IN一R引腳接收另一筆輸入資料（步驟S 9 8 0 )。將該筆既定測試資料與收到的輸入資料進行比較，倘若在LINE一 I N_R引腳上收到的輸入資料與送出的既定測試資料相符，則判定音訊埠丨4 6之 LINE —OUT一R以及LINE—IN一R引腳均能正常運作。倘若選到的受測I/O璋係DUT 100之鍵盤連接埠130，

第24頁 1226447 發明說明（21) 則對應於鍵盤連接埠的測試常式會予以執行。如第2A圖所示，由於鍵盤連接埠130透過測試裝置2〇〇之測試模組18〇將其KB一DATA弓|腳（第2腳）與KB一CLK引腳（第！腳）搞接在一起而形成環迴連結，因此可以執行閉迴路的測試來驗證鍵盤連接埠130。現在參考第1〇圖，首先自鍵盤連接埠13〇之 KB一CLK引腳傳送出一筆既定的測試資料（步驟$ 1 〇 1 〇 )。隨後從鍵盤連接埠130之KB一DATA引腳接收一筆輸入資料（步驟S 1 02 0 )。接下來將送出的既定測試資料與收到的輸入資料進行比較（步驟S 1 030 )。然後判斷送出和收到的資料是、否一致（步驟S1 0 40 )，倘若收到的輸入資料與送出的既定測試資料相符，則判定鍵盤連接埠130之〇—CLK引腳及 KB 一 DATA引腳均能正常運作（步驟S1 0 5 0 );否則測試常式將指出受測鍵盤連接埠130之KB 一 CLK弓丨腳及KB-DATA弓丨腳出現問題（步驟S1 0 60 )。倘若選到的受測I/O埠係DUT 100之PS/2滑鼠連接埠 1 3 2 ’則對應於p s / 2滑鼠連接埠的測試常式會予以執行。如第2B圖所示，由於PS/2滑鼠連接埠132透過測試裝置2〇〇之測試模組182’將其？8/2一0八丁八引腳（第1腳）與？8/2_(：1^引腳（第5腳）福接在一起而形成環迴連結，因此可以執行閉迴路的測試來驗證PS/2滑鼠連接埠1 32。現在參考第11 圖’首先自PS/2滑鼠連接埠132之PS/2 —CLK引腳傳送出一筆既定的測試資料（步驟S11 1〇)。隨後從PS/2滑鼠連接蟑 132之PS/2 — DATA引腳接收一筆輸入資料（步驟si 120)。接下來將送出的既定測試資料與收到的輸入資料進行比較

1226447 五、發明說明（22) (步驟S 1 1 3 0 )。然後判斷送出和收到的資料是否一致（步驟 S1 1 4 0 )’倘若收到的輸入資料與送出的既定測試資料相符’則判定PS/2滑鼠連接埠1 32之PS/2 —CLK引腳及 PS/2 —DATA引腳均能正常運作（步驟sn5〇);否則測試常式將指出受測PS/2滑鼠連接埠1 32之PS/2 — CLK引腳及 PS/2一 DATA引腳出現問題（步驟sn60)。綜合以上所述，本發明提出了一種能夠有效地測試電腦主機板上常用的I /〇埠之測試方法，這種方法不僅簡單並且可以根據受測I / 〇埠的特性來快速地測試各種I / 〇埠，再者’本發明的測試方法還能將發生問題的I / 〇埠其不正常的每支引腳正確地顯現出來。雖然本發明已以一具體實施例揭露如上，然其僅易於說明本發明之技術内容’而並非將本發明^義地限於該實施例，任何熟習此技藝者，在不脫離本發明之和範圍内’當可作些許之更動與潤飾，因此本發明之^ 範圍當視後附之申請專利範圍所界定者為準。 /' °

1226447 圖式簡單說明第1圖係根據本發明的主機板之方塊示意圖； 4破置連第2A圖係根據本發明用來接埠之電路示意圖接至示範用的電腦測試電腦主機板上的鍵盤連第2 B圖係根據本發明鼠連接埠之電路示意圖；μ測試電第2C圖係根據本發明 ▲ 之電路示意圖； a ’則试電腦主機板上的U S Β埠第2D圖係根據本發明之電路示意圖；采測試電腦主機板上的並列埠第2E、2F圖係根據本發、列埠之電路示意圖；來測试電腦主第2 G圖係根據本發明 *十％ ^用來測試雷之電路示意圖； J %電第2H圖係根據本發明田十之電路示意圖；用來測試電腦主機板上的音訊埠第2 I圖係根據本發明田十之電路示意圖；用來測試電腦主機板上的網路埠弟3圖係根據本發明用氺 ^ . 用末測试電腦主機板之主要步驟腦主機板上的PS/2滑機板上的串腦主機板上的遊戲埠流程圖；第4圖係根據本發明游銳流程圖；乂月遊戲埠用的測試常式其主要步第5 A〜5 D圖係根攄太路步驟流程圖；據“明並列埠用的測試常式其主要驟

1226447 圖式簡單說明第6 A〜6C圖係根據本發明串列埠用的測試常式其主要步驟流程圖；第7圖係根據本發明USB埠用的測試常式其主要步驟流程圖，第8圖係根據本發明網路埠用的測試常式其主要步驟流程圖；第9圖係根據本發明音訊埠用的測試常式其主要步驟流程圖，第1 0圖係根據本發明鍵盤連接埠用的測試常式其主要步驟流程圖；以及第11圖係根據本發明PS/2滑鼠連接埠用的測試常式其主要步驟流程圖。符號說明 10 0〜受測的電腦主機板（DUT) 1 0 2〜中央處理器 104〜前端匯流排（FSB) 1 0 6〜記憶體次系統 I 0 8〜記憶體匯流排 11 0〜北橋 II 2〜AGP圖形匯流排 I 1 4〜繪圖控制器 II 6〜南、北橋間專屬互聯通道 1 1 8〜南橋 12 0〜LPC匯流排

0608-8184TW(Nl);VIC02-0010-Tl/：MFLIN.ptd 第 28 頁 1226447 圖式簡單說明 1 2 2〜超級I / 0晶片 1 2 4〜非揮發性記憶體 1 2 6〜音訊控制器 1 2 8〜網路控制器 1 3 0〜鍵盤連接埠 132〜PS/2滑鼠連接埠 134〜USB埠 136〜IEEE 1 39 4 璋 1 3 8〜並列埠 1 4 0、1 4 2〜串列埠 1 4 4〜遊戲埠 1 4 6〜音訊璋 1 4 8〜網路琿 1 5 0- 1 68〜連接I/O埠1 30 -1 48的對應纜線 1 7 0〜電路板 1 8 0 - 1 9 8〜I / 0蜂1 3 0 - 1 4 8的相關測試模組 2 0 0〜本發明之測試裝置 2 0 2〜鍵盤連接器 212〜PS/2滑鼠連接器 22 2、22 2’〜USB連接器 2 2 4、2 2 4 ’〜測試模組1 8 4的測試電路 232〜25腳D型連接器 2 3 4〜測試模組1 8 8的測試電路 236a-c 〜反及閘（NAND gate)

0608-8184TWF(Nl);VIC02-0010-Ti;MF^IN.ptd 第29頁 1226447 圖式簡單說明 242、25 2〜9腳D型連接器 262〜15腳D型連接器 2 6 4〜測試模組1 9 4的測試電路 272〜音訊連接器 2 7 4〜振盪器 28 2〜RJ-45連接器

0608-8184TW(Nl);VIC02-0010-TW;MFLIN.ptd 第30頁

Claims

1226447 六、申請專利範圍 1. 一種電腦主機板輸出入璋的測試方法，至少包含下列步驟：提供一測試碼給一電腦主機板上之一非揮發性記憶體，其中該測試碼用來初始化該電腦主機板、測試該電腦主機板上之複數輸出入埠，並且該測試碼至少包含對應於該些輸出入璋之複數測試常式；該電腦主機板由該非揮發性’記憶體中之該測試碼進行開機；從一提示選單挑選該些輸出入璋其中之一進行測試；以及執行測試碼中對應於受測的該輸出入埠之一測試常式，以根據受測的該輸出入埠其訊號引腳之特性來進行測試。 2. 如申請專利範圍第1項所述電腦主機板輸出入埠的測試方法，其中受測的上述輸出入埠係上述電腦主機板之一遊戲埠。 3. 如申請專利範圍第2項所述電腦主機板輸出入埠的測試方法，其中上述執行對應測試常式之步驟更至少包含：檢出上述遊戲埠之複數介面訊號引腳所對應的複數診察值；將檢出的該些診察值與預先為該些介面訊號引腳自外部設定的既定值進行比較；以及倘若該些診察值與該些外部設定的既定值相符，則判

0608-81S4TOF(Nl) ;VIC02-0010-T^；MFLIN.ptd 第31頁 1226447 六、申請專利範® 疋上述遊戲埠之該些介 * 4·如申請專利範圍第广、引腳均能正常運作。 :試方法，&中上述、所返電腦主機板輸出入埠的制桿連線具有上述介面訊=兩組控制桿連線，每組控 :包含-第-按鍵輪入訊號引腳：y述：：：號引聊至腳、一X軸座標輸入訊第一知鍵輸入訊號引腳。現弓丨腳以及—Y軸座標輸入訊號引 5 ·如申請專利筋图、測試方法，其中受測μ 、所述電腦主機板輸出入埠的一並列蟑。 4的上述輸出入埠係上述電腦主機板之測試6方ΐ 2第5項所述電腦主機板輸出入埠的含：八中述執行對應測試常式之步驟更至少包中之(:)第自一上^並傳列槔所擁有的複數並列介面資料引腳其丫炙弟邛伤傳达出一第一位元態樣； (b)在一既定時間後，從上述並列埠之— 接收一第-結果，而根據收到的該第-結二第一位元態樣之間的關係、’檢查該第-並列介面自上述並列埠所擁有的該些並列介面資料引腳其中之《亥第'^伤、輪流以一次一個的方式傳送出一组第一位元態樣；、、弟一 (d )在該既定時間後，從上述並列埠之該第一並列介面狀態引腳、依次接收一第二结果；第32頁 0608-8184TWF(Nl);VIC02-0010-TW；MFLIN.ptd 1226447 六、申請專利範圍 (e )重覆步驟（c )至（d )，根據步驟（d)中每次收到的該第二結果與對應的第二位元態樣之間的關係，檢查該些並列介面資料引腳其中之該第一部份的每一資料引腳； (f )自上述並列埠所擁有的該些並列介面資料引腳其中之一第二部份傳送出該第一位元態樣； (g) 在該既定時間後，從上述並列埠之一第·二並列介面狀態引腳接收一第三結果，而根據收到的該第三結果與送出的該第一位元態樣之間的關係，檢查該第二並列介面狀態引腳； (h) 自上述並列埠所擁有的該些並列介面資料引腳其中之該第二部份、輪流以一次一個的方式傳送出該組第二位元悲樣， (i )在該既定時間後，從上述並列埠之該第二並列介面狀態引腳、依次接收一第四結果； (j )重覆步驟（h )至（i )，根據步驟（i )中每次收到的該第四結果與對應的第二位元態樣之間的關係，檢查該些並列介面資料引腳其中之該第二部份的每一資料引腳； (k)自上述並列埠所擁有的一組並列介面控制引腳傳送出該第一位元態樣； (1 )在該既定時間後，從上述並列埠之一第三並列介面狀態引腳接收一第五結果，而根據收到的該第五結果與送出的該第一位元態樣之間的關係，檢查該第三並列介面狀態引腳； (m)自上述並列埠所擁有的該組並列介面控制引腳、 060S-S184TWF(Nl);VIC02-0010-TW;MFLIN.ptd 苐 33 頁 1226447 六、申請專利範圍輪流以一次—Vttl w - _ 個的方式傳送出該組第二位元態樣〜既定時間後，從上述並列阜面狀態引腳、依次接收一第六結果；"之該第- 教列介〇)重覆步驟（„)至（n)，根據步驟（n)中每二、果與對應的第二位元態樣 2到列介面控制弓丨腳的每一控制引腳；關係★查該組並別产2 )/1上述並料之第四及第五並列介面狀能別檢出第七和第八結果； …引腳分 ’笛(n檢出的該第七結果和該第八結果分別遍箱該第四及该第五並列介面的、預先為行比較；以及丨又疋的陡定值進 (r)倘若該第七結果和該第八結果與該些外既疋，相#，則狀上述並列埠之該第四及該第^、定的面狀態引腳均能正常運作。並列介、7·如申請專利範圍第6項所述電腦主機板輪出測試方法，其中上述第—並列介面狀態引腳係_ρ 的 END狀態引腳，上述第二並列介面狀態引腳係一 seleq狀態引腳’上述第三並列介面狀態引腳係一ERR〇]R狀態引腳’上述第四並列介面狀態引腳係一 ACK狀態引腳，而上述第五並列介面狀態引腳係一BUSY狀態引腳。 8 ·如申請專利範圍第6項所述電腦主機板輸出入埠的測試方法’其中上述複數並列介面資料引腳當中的上述第一部份及上述第二部份組成上述並列埠之8位元資料引

0608-8184TW(Nl) ；VIC02-0010-TW；MFLIN.ptd 第34頁 1226447 六、申請專利範圍 9.如申請專利範圍第6項所述電腦主機板輸出入埠的測試方法，其中上述並列介面控制引腳群組至少包含一 SLIN控制引腳、一 INIT控制引腳、一 AUTO FEED控制引腳以及一STROBE控制引腳。 1 0.如申請專利範圍第1項所述電腦主機板輸出入埠的測試方法，其中受測的上述輸出入埠係上述電腦主機板之一串列埠。 1 1 .如申請專利範圍第1 0項所述電腦主機板輸出入埠的測試方法，其中上述執行對應測試常式之步驟更至少包含：將受測的上述串列埠設定在一既定傳輸鮑率；自上述串列埠之一第一串列介面控制引腳傳送出一既定資料；在一既定時間後，從上述串列埠之一第一串列介面狀態引腳以及一第二串列介面狀態引腳分別接收一第一結果和一第二結果；分別檢查該第一結果和該第二結果是否等於該既定資料，以驗證該第一、該第二串列介面狀態引腳以及該第一串列介面控制引腳；自上述串列埠之一第二串列介面控制引腳傳送出該既定資料；在該既定時間後，從上述串列埠之一第三串列介面狀態引腳以及一第四串列介面狀態引腳分別接收一第三結果和一第四結果；

06O8-8184TW(Nl);VIC02-0010-T1V;MFLIN.ptd 第35頁 1226447 六、申請專利範圍分別檢查該第三結果和該第四結果是否等於該既定資料，以驗證該第三、該第四串列介面狀態引腳以及該第二串列介面控制引腳；將受測的上述串列埠相關之一接收功能予以關閉；自上述串列埠之一串列資料輸出引腳傳送出一位元態樣；在該既定時間後，將受測的上述串列埠相關之該接收功能予以啟用；從上述串列琿之一串列資料輸入引腳接收一輸入資料位元流；以及檢查該輸入資料位元流是否與該位元態樣相符，以驗證該串列資料輸出引腳以及該串列資料輸入引腳、 1 2.如申請專利範圍第1 1項所述電腦主機板輸出入埠的測試方法，其中上述第一串列介面控制引腳係上述串列埠之一DTR引腳，而上述第二串列介面控制引腳係上述串列埠之一RTS引腳。 1 3.如申請專利範圍第1 1項所述電腦主機板輸出入槔的測試方法，其中上述第一串列介面狀態引腳係上述串列埠之一DCD引腳，其中上述第二串列介面狀態引腳係上述串列埠之一DSR引腳，其中上述第三串列介面狀態引腳係上述串列埠之一CTS引腳，而上述第四串列介面狀態引腳係上述串列埠之一RI引腳。 1 4.如申請專利範圍第1 1項所述電腦主機板輸出入璋的測試方法，其中上述串列資料輸出引腳係上述串列埠之

C60S-8184TWF(Nl);VIC02-0010-TW;MFLIN.ptd 第36頁 1226447 六、申請專利範圍料輸入彳丨J3§p # 丨腳係上述串列埠 1 5 ·如申請專利範圍第丨4項所述電之 — TXD引腳，而上述串列資 Md引腳。的測試方法，更至少包含： .〜％腦主機板輸出入埠 ,倘若上述TXD引腳及上述RXD弓丨腳仃下列步驟：约正吊運作，則執 ==上述串列璋設定在新的傳輸鮑閉；⑻將又測的上述串列槔相關之上述接收功能予以關樣； .(c)自上述串列埠之上述TXD引腳傳送出上述位元態 (d)在上述既定時間後’將受測的上述串列埠上述接收功能予以啟用；關 e )從上述串列埠之上述RXD引腳接收新的輸入資料位 (f)彳双查上述新的輸入資料位元流是否與上述位元態樣相符’以在上述新的傳輸鮑率設定下驗證上述串以及 (g )重覆步驟（a)至（f ) ’直到測試過上述串列埠所有可設定的傳輸鮑率。 1 6.如申請專利範圍第1項所述電腦主機板輸出入埠的測试方法’其中受測的上述輸出入埠係上述電腦主機板之一通用序列匯流（Uni versal Ser ial Bus，USB)埠。 1 7 ·如申請專利範圍第丨6項所述電腦主機板輪出入埠

0608-SlS4T»P(Nl)；VIC02-0010-TW;MFLIN.ptd 第37頁 1226447 六、申請專祕圍 -— ---- ' 的測試方法，其中上述執行對應測試常式之步驟更至少包含·· 值從上述USB埠之一訝差動資料訊號引腳檢出—診察較將檢出的該診察值與上述USB埠之一預設值進行比以及 ^ 倘若該診察值與該預設值不同，則判定上述USB埠之該對差動資料訊號引腳能正常運作。 1 8 ·如申請專利範圍第丨項所述電腦主機板輪出入埠的測試方法，其中受測的上述輸出入埠係上述電腦主機板之一網路埠。 1 9 ·如申請專利範圍第1 8項戶斤述電腦主機板輪出入埠的測試方法’其中上述執行對應測試常式之步驟更至少包含：將上述網路埠之一對傳送引腳耦接回至上述網路埠之一對接收引腳而形成迴路；確認上述網路璋之I / 0基底位址；讀取一記憶體區塊，其中該記憶體區塊始於上埠之該I/O基底位址；、& 檢查該記憶體區塊中對應於該對傳送〗丨腳引腳之複數位元，其中該些位元直接反映以’妾收該對接收引腳之目前狀態；以及、以對傳送引腳及倘若該記憶體區塊中該些位元所代表％上述網路淳所對應的預設值，則判定上、0察值不同於、祠路埠之該對傳

s-8184TWF(N1 ) ；VIC02-0〇l〇-TW;MFLIN.ptd 第38頁 1226447 六、申請專利範圍送引腳和該對接收引腳均能正常運作。 20.如申請專利範圍第1項所述電腦主機板輸出入埠的測試方法，其中受測的上述輸出入埠係上述電腦主機板之一音訊埠。 2 1 .如申請專利範圍第2 0項所述電腦主機板輸出入埠的測試方法，其中上述執行對應測試常式之步驟更至少包含：從上述音訊埠之一第一音訊輸入引腳接收一測試訊號；檢查收到的該測試訊號是否不斷變化；倘若該測試訊號不斷地變化，則判定上述音訊埠之該第一音訊輸入引腳能正常運作；自上述音訊埠之一第一輸出引腳傳送出一既定的測試資料；從上述音訊埠之一第二音訊輸入引腳接收一第一輸入資料；將該既定測試資料與該第一輸入資料進行比較；倘若該第一輸入資料與該既定測試資料相符，則判定上述音訊埠之該第一輸出引腳及該第二音訊輸入引腳均能正常運作；自上述音訊埠之一第二輸出引腳傳送出該既定測試資料；從上述音訊槔之一第三音訊輸入引腳接收一第二輸入資料；

0608-8184Τ»?(Ν1)；νΐα)2-0010-Τ^;ΜΠ.ΙΝ.ρΐά 第39頁六、申請專利範園倘若G既資料與該第、音訊埠= 行比較〜運作。輸出弓I腳及讀」。式貝枓相付，則判定上Ί 22.如申 ^音訊輸入弓1腳均能正臂的測試方法Λ範固第古’其中上述貝所述電腦主機柘私 ;:士|腳，其中上述；！訊輪入引腳係上述:二埠腳係上述ΐϊΐ輸出^ Ci輸“丨腳係上述音; 义日矾埠之_斟』上述第二及筮：〜曰 23·如由▲主* *立體聲於 f 一 9訊輪入引，目,ι >H'+” 4專利範圍第1庙輪入引w。測试方法’其中受測的上第:所述電腦主機板輪 -鍵盤連接埠。 34輪出入埠係上述電腦主機板: ^ ®12 3 ίΜ ^, 含· 套其中上述執行對應測忒吊式之步驟更至少包時鐘訊號引腳傳送出資料訊號引腳接收既自上述鍵盤連接埠之測試資料；輪入從上述鍵盤連接埠之將該既定測試資料與該輸入資料進行比較；倘若該輸入資料與該既定測試資料相符，則判定鍵盤連接埠之該時鐘訊號引腳及該資料訊號弓丨腳運作。 * 2 5 ·如申請專利範圍第丨項所述電腦主機板輪出/ 料；

3-S184THF(Nl);VIC02-0010-TW;MFLIN.ptd 第40頁 1226447 六、申請專利範圍一測試方法，其中受測的上述輸出入埠係上述電腦主一PS/2滑氣連接埠。反之 2 6 ·如申請專利範圍第2 5項所述電腦主機板輪出入支的測試方法’其中上述執行對應測試常式之步驟更 I車含·· # ^'包自上述P S / 2滑鼠連接埠之^一時鐘訊號引腳傳送屮定的測試資料；既從上述PS/2滑鼠連接埠之一資料訊號引腳接收一資料；一輪入將該既定測試資料與該輸入資料進行比較；倘若該輸入資料與該既定測試資料相符，則判定上述 PS/2滑鼠璋之該時鐘訊號引腳及該資料訊號引腳均能正二運作。吊 2 7 · —種電腦主機板輸出入埠的測試方法，該電腦主機板具有一中央處理器以及一用來儲存基本輸出輸入系統（Basic Input-Output System，BIOS)碼之非揮發性記憶體’該測試方法至少包含下列步驟：提供一測試碼給該非揮發性記憶體，以代替該Bi〇s碼 ^該電腦主機板進行初始化並且測試該電腦主機板上之複數輸出入埠’其中該測試碼至少包含對之複數測試常式；一 Η + 該中央處理器由該非揮發性記憶體中開機，藉以執行該測試碼對該電腦主機板上;該;輸出入埠進行測試；一 I 0608-8l841^T(Nl)；VIC02-0010-TW；MFLIN.ptd 第41頁 1226447

六、申請專利範圍以互動方式挑選該些輸出入埠其中之一進行及 a , Μ 執行測試碼中對應於受測的該輸出入埠之一測試常式，以根據受測的該輪出入埠其訊號引腳之特性來進行則試。、 2 8 ·如申請專利範圍第2 7項所述電腦主機板輸出入蜂的測試方法，其中受測的上述輸出入埠係上述電腦主機之一遊戲埠。 29·如申請專利範圍第28項所述電腦主機板輸出入 =測試方法，其中上述執行對應測試常式之步驟更至少包初始設定上述遊戲埠之I / 〇基底位址；於上述遊戲碩取一 §己憶體區塊，其中該記憶體區塊始埠之該I/O基底位址； ° 以該記體區塊中之複數位元來檢查上述數介面訊號引腳，其中，直接複訊號引腳之目前狀態；又劂的该些介面將該記憶體區塊中該些位元與預先腳自外部設定的既定值進行比車交；以& 二，丨面机旒引倘若該記憶體區塊中該些位元與該值相符，則判定μ、+、 ~ Γ °卩叹疋的既定運作上迷每戲淳之該些介面訊號弓！腳均能正常 3 0 ·如申明專利範圍第2 9項所述電的測試方法，其中上什Y w 王機板輸出入轉上迷遊戲埠支援兩組控制桿連線，每;

1226447 六申請專利範圍控制桿連線具有上述介面訊號引腳，且上述介面訊號引腳至> 包含一第一按鍵輸入訊號引腳、一第二按鍵輸入訊號引腳、一X軸座標輸入訊號引腳以及一Y軸座標輸入訊號引腳。 3 1 ·如申請專利範圍第2 7項所述電腦主機板輸出入埠的測試方法，其中受測的上述輸出入崞係上述電腦主機板之一並列埠。 32 ·如申請專利範圍第3 1項所述電腦主機板輸出入埠的測試方法，其中上述執行對應測試常式之步驟更至少包含： (a )初始設定上述並列淳之I / 〇基底位址； “ （b)將一第一位元態樣寫入至一記憶體區塊中複數資料位元之一第一部份，其中該記憶體區塊始於上述並列淳之該I / 0基底位址且該些資料位元之該第一部份對應於上述並列埠所擁有的複數並列介面資料引腳其中之一第一部份； (C)在一既定時間後，從該記憶體區塊讀取一第一狀態位元，其對應於上述並列埠之一第一並列介面狀態引腳’根據讀到的該第一狀態位元與寫入的該第一位元態樣之間的關係，檢查該第一並列介面狀態引腳； (d )將一組苐二位元態樣輪流以一次一個的方式寫入至該記憶體區塊中該些資料位元之該第一部份； (e )在該既定時間後，從該記憶體區塊讀取對應於該第一並列介面狀態引腳之該第一狀態位元；

0608-8184W(Nl) ：VIC02-0010-TW;MFLIN.ptd 第43頁 1226447 六、申請專利範圍 (f )重覆步驟（d)至（e)，根據步驟（e )中每次讀到的該第一狀態位元與對應的第二位元態樣之間的關係，檢查該些並列介面資料引腳其中之該第一部份的每一資料引腳； (g)將該第一位元態樣寫入至該記憶體區塊中該些資料位元之一第二部份，其中該些資料位元之該第二部份對應於上述並列琿所擁有的該些並列介面資料引腳其中之一第二部份； (h )在該既定時間後，從該記憶體區塊讀取一第二狀態位元，其對應於上述並列埠之一第二並列介面狀態引腳，根據讀到的該第二狀態位元與寫入的該第一位元態樣之間的關係，檢查該第二並列介面狀態引腳； (i )將該組第二位元態樣輪流以一次一個的方式寫入至該記憶體區塊中該些資料位元之該第二部份； (j )在該既定時間後，從該記憶體區塊讀取對應於該第二並列介面狀態引腳之該第二狀態位元； (k)重覆步驟（i)至（j)，根據步驟（j)中每次讀到的該第二狀態位元與對應的第二位元態樣之間的關係，檢查該些並列介面資料引腳其中之該第二部份的每一資料引腳； (1 )將該第一位元態樣寫入至該記憶體區塊中之一組介面控制位元，其中該組介面控制位元對應於上述並列埠所擁有的一組並列介面控制引腳； (m)在該既定時間後，從該記憶體區塊讀取一第三狀態位元，其對應於上述並列埠之一第三並列介面狀態引腳，根據讀到的該第三狀態位元與寫入的該第一位元態樣

0608-8：84TWF(Nl);VIC02-0010-TW;MFLIN.ptd 第44頁 1226447 六、申請專利範圍之間的關係，檢查該第三並列介面狀態引腳； (η )將該組第二位元態樣輪流以一次一個的方式寫入至該記憶體區塊中之該組介面控制位元； (〇)在該既定時間後，從該記憶體區塊讀取對應於該第三並列介面狀態引腳之該第三狀態位元； (Ρ )重覆步驟（η)至（〇)，根據步驟（〇)中每次讀到的該第三狀態位元與對應的第二位元態樣之間的關係，檢查該組並列介面控制引腳的每一控制引腳； (q )從該記憶體區塊直接讀取一第四狀態位元以及一第五狀態位元，其中該第四與該第五狀態位元分別對應於上述並列埠之一第四並列介面狀態引腳以及一第五並列介面狀態引腳； (r )將讀到的該第四與該第五狀態位元分別與預先為該第四及該第五並列介面狀態引腳自外部設定的既定值進行比較；以及 (s)倘若該第四與該第五狀態位元與該些外部設定的既定值相符，則判定上述並列埠之該第四及該第五並列介面狀態引腳均能正常運作。 33.如申請專利範圍第3 2項所述電腦主機板輸出入琿的測試方法，其中上述第一並列介面狀態引腳係一PAPER END狀態引腳，上述第二並列介面狀態引腳係一SELECT狀態引腳，上述第三並列介面狀態引腳係一ERROR狀態引腳，上述第四並列介面狀態引腳係一 A C K狀態引腳，而上述第五並列介面狀態引腳係一BUSY狀態引腳。

0608-81S4TO(Nl) ;VIC02-0010-TW；MFLIN.ptd 第45頁 1226447

六、申請專利範圍 3 4 ·如申請專利範圍第3 2項所述電腦主機板輸出入璋的測試方法，其中上述複數並列介面資料引腳當中的上述第一部份及上述第二部份組成上述並列埠之8位元資料引腳。、 35 ·如申請專利範圍第3 2項所述電腦主機板輪出入蜂的測試方法，其中上述並列介面控制引腳群組至少包含一 SUN控制引腳、一 INIT控制引腳、一 AUTO FEED控制引腳以及一STROBE控制引腳。 36 ·如申請專利範圍第2 7項所述電腦主機板輸出入蜂的測試方法，其中受測的上述輸出入埠係上述電腦主之一串列埠。瑕、37·如申請專利範圍第36項所述電腦主機板輸出入蜂 =測試方法，其中上述執行對應測試常式之步驟更至少包為受測的上述將受測的上述將一既定資料面控制位元，其中基底位址且該些資於上述串列埠之一在一既定時間列介面狀態位元以一與該第二串列介第一串列介面狀態串列埠初始設定其串列埠設定在一既寫入至一記憶體區該記憶體區塊始於料位元之該第一串第一串列介面控制後’從該記憶體區及一第二串列介面面狀態位元分別對引腳以及一第二串 I / 〇基底位址；定傳輸鮑率；塊中之一第一串列介上述串列埠之該1/() 列介面控制位元對應引腳；〜塊分別讀取一第一串狀態位元，其中該第應於上述串列埠之一列介面狀態引腳；

0608-81S^iTF(Nl) ;VIC02-0010-TW;MFLIN.ptd 第46頁 1226447 六、申請專利範圍分別檢查該第一與該第二串列介面狀態位元是否等於該既定資料，以驗證該第一、該第二串列介面狀態引腳以及該第一串列介面控制引腳；將該既定資料寫入至該記憶體區塊中之一第二串列介面控制位元，其對應於上述串列埠之一第二串列介面控制引腳；在該既定時間後，從該記憶體區塊分別讀取一第三串列介面狀態位元以及一第四串列介面狀態位元，其中該第三與該第四串列介面狀態位元分別對應於上述串列埠之一第三串列介面狀態引腳以及一第四串列介面狀態引腳；分別檢查該第三與該第四串列介面狀態位元是否等於該既定資料，以驗證該第三、該第四串列介面狀態引腳以及該第二串列介面控制引腳；將受測的上述串列埠相關之一接收功能予以關閉；將一位元態樣寫入至該記憶體區塊中之一組傳送器資料位元，藉此由上述串列埠之一串列資料輸出引腳傳送出去；在該既定時間後，將受測的上述串列埠相關之該接收功能予以啟用，從該記憶體區塊讀取一組接收器資料位元，藉此將資料由上述串列埠之一串列資料輸入引腳接收進來；以及檢查該記憶體區塊中之該組接收器資料位元是否與該位元態樣相符，以驗證該串列資料輸出引腳以及該串列資料輸入引腳。

0608-8184TWF(Nl) ;VIC02-0010-l^;MFLIN.ptd 第47頁 1226447

申請專利範圍 3 8 如 * ^— 埠之一DThi /、中上述第一串列介面控制引腳係上、七+阜列埠之-RTS :腳而上述第二串列介面控制引㈣上述串列的測ΐ方^ Λ圍第_3 7項所述電腦主機板輪出人串ΐ淳之Γ…述第二串列介面狀態引腳Λ列 m-DSR引腳，其中上述第三串列介面狀：：亡述 f串列埠之一CTS引腳，而上述第：弓Up係係上述串列埠之一RI引腳。面狀怨弓丨腳 4^ .如申請專利範圍第3 7項所述電腦主的方法’其中上述串列資料輸出引腳係上述輪串而上述串列^輸人引腳係上述串心之、4 1 ·如申請專利範圍第4 〇項所述電腦主機板輪的測試方法，更至少包含：埠倘若上述TXD引腳及上述RXD引腳能夠正常運作，行下列步驟：執 (a) 將受測的上述串列埠設定在新的傳輸鮑率； (b) 將受測的上述串列埠相關之上述接收功能予以關閉； (C )將上述位元態樣寫入至上述記憶體區塊中之上述傳送益資料位元組’藉此由上述串列埠之上述TXD引腳傳送出去；

1226447 六、 (以在上述既定時間後，上述上述接收功能予以啟用；旱相關之 ^ 足上述記憶體區塊讀取上述接收器資料位元組，错此將貝料由上述串列埠之上述RXD引腳接收進來； (f )檢查上述記憶體區塊中之上述接收器資料位元組疋否與上述位元態樣相符，以在上述新的傳輸鮑率-定下驗證上述串列埠；以及 σ (g)重覆步驟（a)至（f)，直到測試過上述串列璋所有可設定的傳輸飽率。 4>2·如申請專利範圍第27項所述電腦主機板輸出入埠的測試方法，其中受測的上述輸出入埠係上述電腦主機板之一通用序列匯流（Universai serial Bus，USB)璋。 4 3 ·如申晴專利範圍第4 2項所述電腦主機板輸出入埠的測試方法，其中上述執行對應測試常式之步驟更至少包含：確認上述USB埠之I/O基底位址；讀取一記憶體區塊，其中該記憶體區塊始於上述USB 埠之該I / 0基底位址；以該記憶體區塊中之複數位元來檢查上述USB埠之一對差動資料訊號引腳，其中該些位元直接反映該對差動資料訊號引腳之目前狀態；倘若該記憶體區塊中該些位元所代表的診察值不同於上述U S B埠之一預設值，則判定上述U S β埠之該對差動資料訊號引腳能正常運作。

0608.8184TW(N1);VIC02-0010.tw;MFLIN ptd

1226447

4 4 ·如申請專利範圍第2 7項所述電腦主機板輸出入埠的測試方法，其中受測的上述輸出入埠係上述電腦主機板之一網路埠。 45·如申請專利範圍第以項所述電腦主機板輸出入埠的測試方法，其中上述執行對應測試常式之步驟更至少包含：將上述網路埠之一對傳送引腳耦接回至上述網路槔之對接收引腳而形成迴路；針對上述網路埠掃瞒上述電腦主機板之一週邊匯流排，藉此搜尋一網路控制器；讀取該一網路控制器之一製造商編號以及一裝置編號；根據違製造商編號以及該裝置編號，判定是否可以支援該網路控制器的型式；確認上述網路埠之I/O基底位址； 2查該網路控制器之MAC位址是否合法；淳之^二思體區塊’其中該記憶體區塊始於上述網路早之垓ί/〇基底位址；檢查該記憶體區換中料座引腳之複數位元，*中：於;亥f傳送引腳及該對接收該對接收引腳之目前狀接反映該對傳送引腳及媽若5玄έ己憶體區塊中該些上述網路痒所對應的預設值：斤S的診察值不同於送引聊和該對接收引腳均能正常運作。述網路痒之該對傳第50頁 C60S-S1S4TJF(S：) ；V：C02^0010-TW;MFLIN.ptd 1226447 六、申請專利範圍 4 6 .如申請專利範圍第2 7項所述電腦主機板輸出入埠的測試方法，其中受測的上述輸出入埠係上述電腦主機板之一音訊埠。 47.如申請專利範圍第4 6項所述電腦主機板輸出入埠的測試方法，其中上述執行對應測試常式之步驟更至少包含：從上述音訊埠之一第一音訊輸入引腳接收一測試訊號；檢查收到的該測試訊號是否不斷變化；倘若該測試訊號不斷地變化，則判定上述音訊埠之該第一音訊輸入引腳能正常運作；自上述音訊埠之一第一輸出引腳傳送出一既定的測試資料；從上述音訊埠之一第二音訊輸入引腳接收一第一輸入資料；將該既定測試資料與該第一輸入資料進行比較；倘若該第一輸入資料與該既定測試資料相符，則判定上述音訊埠之該第一輸出引腳及該第二音訊輸入引腳均能正常運作；自上述音訊琿之一第二輸出引腳傳送出該既定測試資料；從上述音訊埠之一第三音訊輸入引腳接收一第二輸入資料；將該既定測試資料與該第二輸入資料進行比較；以及

0608-8184TW(Nl) ;VICX)2-0010-Tlf;MFLIN.ptd 第51頁 1226447 六、申請專利範圍倘若該第二輸入資料與該既定測試資料相符，則判定上述音訊埠之該第二輸出引腳及該第三音訊輸入引腳均能正常運作。 48.如申請專利範圍第4 7項所述電腦主機板輸出入埠的測試方法，其中上述第一音訊輸入引腳係上述音訊埠之一麥克風引腳，其中上述第一及第二輸出引腳係上述音訊埠之一對立體聲輸出引腳，而上述第二及第三音訊輸入引腳係上述音訊埠之一對立體聲輸入引腳。

06Q8-81S4TWF(Nl):VIO)2-001(M;MFUN.ptd 第52頁