TWI225295B - High power MCM package - Google Patents

High power MCM package Download PDF

Info

Publication number
TWI225295B
TWI225295B TW092119160A TW92119160A TWI225295B TW I225295 B TWI225295 B TW I225295B TW 092119160 A TW092119160 A TW 092119160A TW 92119160 A TW92119160 A TW 92119160A TW I225295 B TWI225295 B TW I225295B
Authority
TW
Taiwan
Prior art keywords
scope
patent application
chip module
contact
network
Prior art date
Application number
TW092119160A
Other languages
English (en)
Other versions
TW200402852A (en
Inventor
Christopher P Schaffer
Original Assignee
Int Rectifier Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Int Rectifier Corp filed Critical Int Rectifier Corp
Publication of TW200402852A publication Critical patent/TW200402852A/zh
Application granted granted Critical
Publication of TWI225295B publication Critical patent/TWI225295B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

1225295 玖、發明說明: - 相關申請 本申請是依據於2002年7月15曰建檔之美國專利申請· 編號第60/396342號的優先權。 5 【明屬々焉】 發明領域 本發明係關於多晶片模組並且尤其是關於多晶片電源 供應模組。 ‘ L· ^tr Jt · i〇 發明背景 夕曰曰片模組(MCM)疋所習知的。一種典型的mCm包含 多數個被配置在被包含在塑模外殼内的一組或多組基片上 之不同元件。該等不同的元件形成電子電路,例如,用以 驅動馬達。此電路常包含可以多種方式彼此連接之功率半 15 導體裝置。 一種用以驅動馬達之習見的電路配置為一組半橋。一 組半橋配置包含被串連之兩組功率半導體裝置。雖然其他 鲁 功率半導體裝置同時也可以被使用,但一種被使用於半橋 配置之典型的功率半導體裝置是MOSFET。 ‘ 20 第1圖展示使用一對被串連之MOSFET 1〇、12的一種半 ♦ 橋配置。如第1圖之展示,MOSFET 10之源極電氣地被連接 到MOSFET 12之排極。在這組態中,輸入電壓vin被連接到 MOSFET 10之排極而MOSFET 12之源極接地。輸出電壓 Vout被接通至MOSFET 10和MOSFET 12之連接節點。一 5 1225295 身又’一組或多組蕭特基(Schottky)二極體I4與m〇SFET I2平 行地被連接在輸出節點Vout和接地之間,以將無作用時間 導通週期時之損失最小化。 半橋配置大量地被使用於電源供應裝置中。第2圖分解 5地展示—MCM中之一種習見的半橋配置。參看至這些圖 形,依據一種習見配置,MOSFET 10、12被配置在共同電 路板18上。該電路板18可以是具熱傳導性,因而在操作時 被MOSFET所產生之熱量可以被傳輸至一可以被置放於以 熱接觸之電路板18上之吸熱槽(未展示出)。適當的電路板is 10可以是一種被絕緣的金屬基片(IMS)。如第2圖之展示,各 MOSFET 10、12之排極l〇A、12A電氣地被連接到基片18 上之分別的傳導墊片22、24。為使一組半橋完整,MOSFET 10之源極10B經由,例如一組線路而電氣地被連接到 MOSFET 12之排極12A,MOSFET 12之源極12B被連接到接 15 地並且M0SFET 10之排極10A被連接到一組電壓源,如第2 圖分解地展示之圖形。可選擇地,如第2圖之展示,如本技 術所習知,一組蕭特基二極體14可以跨越MOSFET 12之排 極12A和源極12B而被連接。 t發明内容3 20 發明概要 本發明之一目的是提供一種小型MCM,其具有被改進 之熱處理能力。 依據本發明之較佳實施例的一種MCM,其包含一種習 見的功率半導體裝置,例如,一種習見的垂直傳導 6 1225295 . 在*丁何組恶〒之倒裝片曰片〇 此處使用之_片,是—種率 曰曰。 1㈣w 干㈣衣置’其適用於使 -控制電極和其源極被連接到_電路板上之分別的W。 依據本發明之—論點,共同傳導元件被❹以電氣地連接 功率+導縣置之排極至其他者之源極。功率半導體裝 置的其他電極被連接到電路板上之分別的墊片。 、 ίο 、傳導元件包含一組被連接到功率半導體裝置之網絡部 份以及-組整體地被連制祕部份以作為心連接網絡 部份至電路板上之分別的傳導墊片之電氣連接之連接器, 该連接器因此作為至半橋之輸出節點的連接。 依據本發明第一實施例,連接器從傳導元件網絡部份 之一端點處延伸。亦即,該傳導元件是L—形狀。 依據第二實施例,連接器從網絡部份相對端點處之間 的位置延伸。亦即,該傳導元件是T-形狀。 依據第三實施例,網絡部份包含取代一整體的連接器 而在其相對邊緣處之球形接觸。 從參考附圖之本發明下面的說明,本發明之其他的特 點和優點將成為更明顯。 圖式簡單說明 第1圖展示依據先前技術用於半橋電路之電路組態。 第2圖展示依據先前技術被使用於習見之MCM中的半 橋組態。 第3圖展示依據本發明之一種組態。 第4圖展示依據本發明之MCM佈局的頂部平面圖。 7 1225295 第5圖展示依據本發明第一實施例沿著線段5-5之箭頭 方向看去的MCM的橫載面圖。 第6圖展示依據本發明第二實施例沿著線段5-5之箭頭 方向看去的MCM的橫戴面圖。 5 第7圖分解地展示依據本發明第三實施例之MCM部份 的橫截面圖。 第8A-8C圖展示依據本發明被使用於mcm中之共同傳 導元件的變化之圖形。 第9圖分解地展示依據本發明第四實施例之mcm部份 10 的橫截面圖。 I:實施方式3 較佳實施例之詳細說明 首先參看至第3圖,依據本發明之一組]^(:1^包含一組 利用一對被串連之功率半導體裝置而被製作的半橋電路, 15該等功率半導體裝置中之一組是習見的裝置且另外的一組 疋倒裝片。依據本發明之較佳實施例,該等功率半導體裝 置之第一組是一種習見的垂直傳導功率MOSFET 30,其被 配置在其第一主要表面上之源極接觸處32和閘極接觸處 34,以及在其相對之第二主要表面的排極接觸處%。功率 2〇 MOSFET 3〇之排極接觸處36利用例如一層銲料、或者傳導 環氧樹脂而電氣地被連接到傳導墊片38。傳導墊片38是印 刷電路板40之部份。印刷電路板4〇可以是一組被絕緣的金 屬基片(IMS)或者雙重接合銅^)]8(:),其包含熱傳導但是電 氣絕緣之基片39,墊片38被配置在其上面。一種引線框架 8 結構可以取代印刷電路板40而不背離本發明。 依據本發明之一論點,在依據本發明之MCM中的另一 功率半導體裝置是一種倒裝片MOSFET 42。倒裝片 MOSFET 42包含在一主要表面上之排極44,以及在其相對 主要表面上之源極46和閘極48。源極46電氣地被連接到傳 導墊片50,而閘極48則電氣地被連接到傳導墊片%。傳導 墊片50和傳導墊片52被配置在基片39上並且形成部分電路 板40。可選擇地,一組蕭特基二極體(未展示出)與倒裝片42 平行地被連接在輸出節點和接地之間,以便將無作用時間 導通時之損失最小化。 如第3圖之分解地展示,依據本發明之半橋電路利用直 接地連接MOSFET 30之源極接觸32至倒裝片MOSFET 42 之排極接觸44而被製作,以得到第丨圖展示之串列連接。在 第3圖展示之較佳組態中,傳導墊片38作為輸入連接物, 而傳導墊片50作為接地連接。較佳實施例中之輸出連接 Vout是在MOSFET 3G源極接觸32和倒裝片M〇SFET 42排極 接觸44之間的點。 第4圖展示依據本發明之妮心4的頂部平面圖qMCM 54包含多數個構件、C2、C3、^被配置在其上之印刷電 路板4〇。依據本發明之—論點,MCM54同時也包含傳導元 件56。傳導7L件56用以連接—組功率半導體裝置,例如習 見的M〇贈3G(第3圖),至倒裝片半導體裝置,例如倒裝 片MOSFET 42(第3圖),並且同時也依據第3圖展示之配置 而作為輸出連接。如所習見地,一組被塑模之外殼%包含 所有被配置在電路板40上的構件。在電路板4〇上被形成之 電路可以經由可以被配置在被塑模之外殼58之外任何地方 的外部導線(未展示出)而被連接到外部構件。例如,外部導 線可以被配置在MCM 54邊緣上或者在球形栅陣列(bga) 或者連接面陣列形式中之電路板4〇底部表面上。 第5圖展示沿著線段5-5的箭頭方向看去iMCM 54之 才κ截面圖。如第5圖所見,依據本發明第一實施例,54 包含傳導元件56。傳導元件56包含網絡部份60,其連接倒 裝片MOSFET 42之排極接觸44至習見的MOSFET 30之源 極接觸32。如先前參考第3圖之說明,倒裝片 之源極接觸46利用傳導層62(例如,銲料或者導電環氧樹脂) 而電氣地被連接到傳導墊片50。相似地,倒裝片m〇SFET 42 之閘極接觸48利用傳導層62而電氣地被連接到傳導塾片 52。習見MOSFET 30之排極接觸36同時也利用傳導層62而 電氣地被連接到傳導墊片38。 依據本發明之一論點,傳導元件56同時也包含自其一 端點處延伸之連接器64,並且利用傳導層62而電氣地被連 接到傳導墊片66。網絡部份60和連接器64彼此整合在一 起,並且在本發明之較佳實施例中形成一單一的個體。 依據本發明之MCM中的傳導墊片66作為半橋電路之 輸出Vout(第3圖),而傳導墊片50和傳導墊片38則分別地被 連接到接地和輸入Vin(第3圖)。 第6圖展示依據本發明第二實施例之MCM 54的橫截面 圖。在第6圖展示之橫截面圖中,是沿著第4圖展示之線段 1225295 5-5的箭頭方向所採取之圖形。在第6圖展示之實施例中, 傳導元件56包含被配置在習見M〇SFET 3〇和倒裝片 · MOSFET 42之間的連接器64。此外,第二實施例的所有特 點是相同於第一實施例之特點並且因此不再說明。 5 如第5和6圖之展示,習見MOSFET 30和倒裝片 MOSFET 42被夾在在傳導元件%網絡部份6〇和電路板仙 之間,並且,因此,由於他們分別的厚度,將傳導元件56 之網絡部份60自電路板4〇分隔。為使得電氣連接至傳導墊 片66,因此,傳導元件56之連接器64被延伸以抵達傳導墊 鲁 10 片 66 〇 由第5圖可明白,傳導元件56是^形狀而使得連接器64 中之傳導元件54被配置在其一端點處。如本發明第二實施 例中被使用之傳導元件56可以是T-形狀並且因此將使得其 連接器64被置放在大約接近網絡部份6〇之中間處,如第6圖 15 之展示。 接著參看至第7圖,依據本發明第三實施例之MCM 54 包含傳導元件56,其具有相似於第一和第二實施例之同樣 修 的網絡部份60,以連接倒裝片M〇SFET 42之排極接觸44至 習見MOSFET 30之源極接觸32。如被使用於本發明第三實 ’ 20施例中之傳導元件%可以是一種IMS,其具有作為平坦網絡 · 部份60之一組金屬傳導層、一組熱傳導但是電氣地絕緣之 陶器體67、以及另一組被配置而相對於網絡部份6〇之金屬 傳導層61。第三實施例中使用IMS允許習見MOSFET 30的 閘極(未展示出)之適當的路線和連接。 11 1225295 本發明第三實施例之傳導元件56同時也包含連接器 64。本發明第二實施例之連接器64是傳導球體,其被連接 到傳導塾片66以及網絡部份6〇。第三實施例中,習見 M〇SFET 3〇的排極接觸%、以及倒裝片應服42之源極 5接觸46和閘極接觸48經由傳導球體的而被連接到分別的傳 導墊片38、50、52。 接著參看至第8A_8⑽,依據本發明之傳導元件56可以 包含其他之增強部分。例如,如第8A圖之展示’依據第-實施例之共同傳導元件56可以包含在其頂部表面上之脊部 ^脊部70增加傳導錯56之頂部表面面積,其可以幫助 消散更多的熱並且幫助傳導元件56更佳地黏附於【Μ Μ 之塑模外殼5 8的樹脂禱模。 參看至第8B圖,依據第—實施例之傳導元件兄可以包 含一對被配置在其相對邊緣之凹處72、74。凹處72、74允 15許樹脂鑄模圍繞傳導元件56被形成,因而在傳導元件56和 塑模外殼58的樹脂鑄模之間得到更佳之黏著。 參看至第8C圖,依據第一實施例之傳導元件兄可以僅 製造成一凹處72。 在第8A-8C圖展示之所有的增強部分中同時也可以被 20應用至如被使用於第二和第三實施例中之傳導元件56。 參看至第9圖,依據本發明第四實施例,傳導元件% 可以經由塑模外殼58而被曝露以改進自]V[CM之頂部的熱 消散。 在本發明較佳實施例中’傳導元件S6可以由銅或者銅 12 1225295 合金所製造。但是,其他適當的材料,亦可以被使用而不 背離本發明。 同時,在本發明較佳實施例中,形成半橋電路之功率 半導體裝置可以是M〇SFET。其他功率半導體裝置,例如, 5 IGBT、功率雙極性電晶體、閘賴、以及功率三極體等等, 皆可以取代依據本發明包含傳導元件中的—種 或兩種功率半導體裝置。 雖然本發明已說明其相關之特定實施例,但熟習本技 術者將明白,本發明可有許多其他的變化和修改以及另外 10的使用。因此,本發明並不受限制於此處特定之揭示,而 僅由附加之申請專利範圍所限制。 t圖式簡單說明3 第1圖展示依據先前技術用於半橋電路之電路組態。 第2圖展示依據先前技術被使用於習見之MCM中的半 15 橋組態。 第3圖展示依據本發明之一種組態。 第4圖展示依據本發明之MCM佈局的頂部平面圖。 第5圖展示依據本發明第一實施例沿著線段5-5之箭頭 方向看去的MCM的橫截面圖。 20 第6圖展示依據本發明第二實施例沿著線段5-5之箭頭 方向看去的MCM的橫截面圖。 第7圖分解地展示依據本發明第三實施例之MCM部份 的橫截面圖。 第8A-8C圖展示依據本發明被使用於MCM中之共同傳 13 1225295 導元件的變化之圖形。 第9圖分解地展示依據本發明第四實施例之MCM部份 的橫截面圖。 【圖式之主要元件代表符號表】 44·· •排極 46·· •源極 48·· •閘極 50·· •傳導墊片 52·· •傳導墊片 54·· •MCM 56·· •傳導元件 58·· •塑模外殼 60·· •網絡部份 61·· •金屬傳導層 62·· •傳導層 64·· •連接器 66·· •傳導墊片 67·· •絕緣陶器體 68·· •傳導球體 70·· •脊部 72·· •凹處 74·· •凹處
C!、C2、C3、C4···構件 5…線段 10---MOSFET 10A…排極 10B…源極 12 …MOSFET 12A…排極 12B…源極 14…蕭特基二極體 18…基片 22…傳導塾片 24…傳導墊片
30…垂直傳導功率MOSFET 32…源極接觸處 34…閘極接觸處 36…排極接觸處 38…傳導墊片 39…絕緣基片 40…印刷電路板 42…倒裝片MOSFET 14

Claims (1)

  1. 拾、申請專利範圍: L 一種多晶片模組,包含: 一組基片,其具有被配置在其主要表面上的一組第 ‘墊片 組弟一傳導墊片以及一組第三傳導塾 片; 一、 10 、、且傳^元件,该傳導元件包含一組網絡部份以及 自_絡騎之-第—主要表面延伸的-組連接器; 組第-半導體片模和一組第二半導體片模,各半 導體片模具有被配置在其第—主要表面上的第、一指定 之第一接觸部以及被配置在其第二相對主要表面上的 第二指定之第二接觸部; ”中^第體片模之該第—接觸部電氣地被 連接到該第—傳導墊片,該第二半導體片模之該第二接 15 :p被連制4第—傳導塾片,該連接賴連接到該第 二傳導塾片’並且該第-半導體片模之該第二接觸部以 及该第二半導體片模之該第—觸純連接到該網絡 部份之該第一主要表面。 2. 20
    ㈣申請專·圍第1項之多晶賴組,其中該基片是 、且被麟的金屬基片、雙重接合銅以及—組錯框架結 構之其中的一種。 依據甲請專利範圍第1項之多晶片模組,其中該半導 片模是MOSFET,笙t ^ . /、成第—接觸部是源極接觸並且盆 第二接觸部是排極接觸。 4·依據申請專利範圍第j項 曰 、之夕晶片模組,其中各該半 15 1225295 體片模是MOSFE丁和IGBT之其中的一種。 5·依據申請專利範圍第!項之多晶片模組,進一步地包令 一組被塑模之外殼。 5 6·依據申請專利範圍第5項之多晶片模組,其中該傳導元 件是經由該被塑模之外殼而至少部份地被曝露;^以自^ 半導體片模消散熱量。 7·依據申請專利範圍第旧之多晶片模組,其中該網坎部 份包含兩自由端點,並且該連接器被配置在_絡部份 之一端點處。 10 8·依射請專利範圍第之多晶片模組,其中該網狄邻 7含兩自由端點,該連接《配置在該兩自由端點i 間0 9·依據申請專利範圍第1項 L-形狀。 員〜片模組,其中該元件是 15 讥依據申請專利範圍第丨項 τ_形狀。 組’其中該元件是 U·依據中請專利範圍第丨項之多晶片模組,其進— 含一組與該基片熱接觸之吸熱槽。 乂 ^ 20 12. 依據申請專利範圍第1項之多晶片模組,其進一牛^ 含一組與該元件熱溝通之吸熱槽: 包 13. 依據申請專利範圍第i項之多晶曰片模組 份包含多數個自該網絡部份一第二絡部 部。 要表面延伸之脊 14. 依射料職漁 ,、甲该網絡部 16 1225295 份在其各相對端點處包含一凹處。 15. 依據申請專利範圍第1項之多晶片模組,其中該網絡部 份在其一端點處包含一凹處。 16. 依據申請專利範圍第1項之多晶片模組,其中該連接器 5 是一球形接觸。 17. 依據申請專利範圍第1項之多晶片模組,其中該元件包 含另一球形接觸,各該球形接觸被配置在該網絡部份之 一分別的端點處。
    17
TW092119160A 2002-07-15 2003-07-14 High power MCM package TWI225295B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US39634202P 2002-07-15 2002-07-15

Publications (2)

Publication Number Publication Date
TW200402852A TW200402852A (en) 2004-02-16
TWI225295B true TWI225295B (en) 2004-12-11

Family

ID=34572665

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092119160A TWI225295B (en) 2002-07-15 2003-07-14 High power MCM package

Country Status (1)

Country Link
TW (1) TWI225295B (zh)

Also Published As

Publication number Publication date
TW200402852A (en) 2004-02-16

Similar Documents

Publication Publication Date Title
US6946740B2 (en) High power MCM package
US6812553B2 (en) Electrically isolated and thermally conductive double-sided pre-packaged component
TWI381499B (zh) 具有增強型散熱特性之半導體封裝結構
US7304372B2 (en) Semiconductor package
JP2006332579A (ja) 半導体装置
TW200411872A (en) Semiconductor device with improved heat sink structure
TW201240031A (en) Microelectronic packages with enhanced heat dissipation and methods of manufacturing
US7786604B2 (en) Dual MOSFET package
TW415053B (en) Semiconductor device and method for manufacturing same
US10763201B2 (en) Lead and lead frame for power package
WO2020017465A1 (ja) 半導体装置及び半導体装置の製造方法
JP2007027404A (ja) 半導体装置
TW200814513A (en) Power semiconductor device and circuit module using the same
US8482119B2 (en) Semiconductor chip assembly
TWI282159B (en) Thermally enhanced thin flip-chip package
TW200418161A (en) Semiconductor chip package and method for manufacturing the same
TWI225295B (en) High power MCM package
TW201916279A (zh) 晶片封裝
US20090001546A1 (en) Ultra-thick thick film on ceramic substrate
JP2006294729A (ja) 半導体装置
JP7294403B2 (ja) 半導体装置
TWI701747B (zh) 半導體裝置及其製造方法
JP6060053B2 (ja) パワー半導体装置
US11114387B2 (en) Electronic packaging structure
WO2021079913A1 (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees