TWI225254B

TWI225254B - Improved magnetic RAM and array architecture using a two transistor, one MTJ cell

Info

Publication number: TWI225254B
Application number: TW092120490A
Authority: TW
Inventors: Wen-Chin Lin; Denny D Tang; Yu-Der Chih
Original assignee: Taiwan Semiconductor Mfg
Priority date: 2003-02-13
Filing date: 2003-07-28
Publication date: 2004-12-11
Also published as: US7173846B2; CN100378864C; CN1521761A; SG135016A1; TW200415646A; US20040160809A1

Description

1225254

[發明所屬之技術領域] 特別是有關於一種磁本發明係有關於一種記憶陣列阻式隨機存取記憶體之記憶陣列。 [先前技術] 磁阻式隨機存取記憶體（Magnetic Random Access

Memory，以下簡稱為MRAM)是一種金屬磁性材料其抗輻射性比半導體材料要高出許多，屬於非揮發性記憶體 (Non volatile Random Access Memory)，當電腦斷電、關機的時候，仍然可以保持記憶性。 MRAM是利用磁電阻特性儲存記錄資訊，具有低耗能、非揮發、以及無讀寫次數限制之特性。其運作的基本原理與在硬碟上存儲數據一樣，數據以磁性的方向為依據，儲 f為0或1，所儲存的資料具有永久性，直到被外界的磁場影響之後，才會改變這個磁性數據。第1圖係顯示傳統MRAM陣列之架構圖。MRAM單元10A及 1 0B之頂部係麵接於位元線匕，而其底部係耦接於電極丨2。電晶體14之閘極係耦接於字元線（Wm，Wm+i )，源極係接地’而其沒極係分別耦接於對應之電極丨2。用以寫入資料之資料線（16A、16B )與電極12之間具有一絕緣層13，用❼ 以隔離資料線16A、16B與電極12。第2A圖及第2B圖係顯示MRAM單元10之詳細結構圖。電流可垂直由一自由磁軸層1〇2透過絕緣層（tunnel junction ) 104流過（或穿過）固定磁轴層1〇6。自由磁轴

0503-8261TWF(Nl) ； TSMC2002-0155 ； Robert.ptd 五、發明說明（2) 層102之磁軸方向可受其轴層10δ的磁軸方向固定，之影響而變化，而固定磁 2B圖之標號108A及108B所示、磁^轴方向分別如第2A圖及第軸層106之磁轴方向為同_'方°备自由磁轴層102與固定磁 MRAM單元會有低電阻的情方向時（如第2A圖所示），磁軸層106為不同方向時，目以而當自由磁軸層102與固定的特質。參閱第1圖，自由磁二'單元便會有具有高電阻料㈣，所產生之磁由二層二改變。併、、力5位兀線產生之磁場而線的元的自旋反轉磁場係由流經位元軌與資料線的電流磁場所丘同人Λ认— 不iw、貝枓 MRAM單元的磁軸；進：轉：：：此動作則只有被選擇的作。至於未被溪寻以順利進行記錄的動二ίΐίϊί!:部分’則只有位元線或是資料反轉磁尸晰者會被轭加電流磁場’因此無法形成足夠的反轉磁％，所以無法進行資訊寫入動作。頂精二ίΐίίί資料線的電流所產生之磁場’必須經過 ^圖V Γ使得隨陣列正常執行編程動作。參閱 :換條件糸顯示位元線與資料線所提供之磁場與_ 供f=i圖。橫向磁場Ht係由位元線之電流所提 =磁=縱向磁#Hl係由資料線之電流所提供，而在沒有橫 3，的況下，.縱向磁場Ηι制。時，將導麵心單元切換 ' 、程度。右有橫向磁場Ht的存在，此時使MRAM單元切 ^ ί值將降低，因此’施加較H°小之縱向磁場H>即可使MRAM单元切換其導通狀態。

1225254 五、發明說明（3) r以ΐΐ?:形成之區域a，隨單元呈第-導通狀態典ξ,丨二ρ几-例），而在區域义以外之部分，MRAM單元將广％的影響而切換為另一導通狀態（以低阻抗為例魂w 資料時，以圆單元1〇A為例，此時字元 ΙΓ4，而根據MRAM單元10A⑹導通狀態，即雷曰种“兀^ n所提供之電流是否能夠經由MRAM單元、趙14而流至接地點’藉以讀取嶋單元i〇a所儲存的離成=入2中，由於磁場之大小與電流之截面中心距 : ！：_陣列的架構下，若資料線16Α上具元1 0 Α之導壯貝能線16Α所產生的磁場除了可改變MRAM單及二單位於_陣列中，與資料線16A平行以及MRAM皁TLlOA所在之整行的⑽脯單元其磁會受到資料線16A所產生的磁場影響，至向同樣 MRAM單元10B同樣會受到影響二二另一行之磁場不可過大。貝枓線16Λ所供應的另外，當資料線16A所供應的磁場 MRAM單元10A之導通狀態無法切 j ^ 成之位元線與資料線的電流量，Λ 疆AM陣列使得MRAM陣列正常執行編程動作。、月確的设汁才能夠亦即，若資料線16Λ所供應的磁場隱單元HU可寫入資料，然其他固然被寫入資料’造成編程錯誤（prQgramming 此

0503.8261TW(N1) ； TSMC2002-0155 ； Robert.ptd 1225254 五、發明說明（4) 而當資料線16A所供應的磁場過小時，又無法達到寫入資料至特定MRAM單元的效果。 · 貝然而’若位元線與資料線之電流量必須控制地如此精確，當有外界磁場干擾，或者是外部環境出現變化時（^ 溫度、濕度等），勢必會造成編程錯誤，顯示傳統需要精確控制編程電流之MRAM架構具有可靠度不佳之缺點。月因此’台灣積體電路製造公司提出一種磁阻式隨機存取記憶體電路以克服上述缺點。第4圖係顯示台灣積體電路製造公司所提出之磁阻式隨機存取記憶單元（AM cell)之架構示意圖。 MRAM單元40A及40B之自由磁轴層係電性連接於以一既定方向配置之位元線Bn，而00單元4〇A及4〇B之固定磁軸層係分別電性連接於資料線42A及42β。由於自由磁軸層與資料線之距離僅為幾個埃（angstr〇m)(範圍約為8 — 15& )，因此旎夠接收到很大的磁場。故，相較於習知技術，僅需少量之編程電流Iw即可改變自由磁軸層1〇2之磁軸方向，因此達到省電之效果。另外，參閱第4 與MRM單元40A之距離甚小於其與MRAM單元4〇β之距離線2A 此=線42A對MRAM單元4〇A之影響遠大於對嶋m單元働二：不會改變相鄰隨單元_之阻抗而發生編程錯誤的情形。第5圖係顯示如第4圖所述之磁二RAMi:rr圖…5圖中，為了簡化= 未顯不貝枓線’事實上’可將資料線與mram單元之固定磁

1225254 五、發明說明（5) 轴層視為一體。當要於MRAM單TC5G寫人資料時，此時記憶陣列之周邊 ΪΓΪΪτ字凡戲"’並浮接位元線Bn，且由編程線PL供應以^2Β導通，故編程電流Iw流經_單元5〇而改電變匪單兀50之導通狀態以達到寫入資料之目的。當，讀取MRAM單元5G所儲存之資料時，周邊電路選取该MRAM早兀50所屬之字元線％，且編程線孔，pL，接地此時於位元線Bn提供讀取電流Ir使其經由隱肘單元5〇以及導通之電晶體52A、52B而流至接地之編程線pL、pL，，再根，於位元線Bn所摘測之電壓值而得知隠讨單元5〇此存之資料。 -然而田於上述電路執行編程動作時，編程電流必須 &經電晶體52A以及52B ,由於編程電流相當大，因此必須加大電晶體52A以及52B之面積以承受大量之編程電流。作 J ^如此卻會造成整個記憶陣列之尺寸變大，使得心〇記憶陣列尺寸之縮小發展遭遇技術瓶頸。 [發明内容] a有鑑於此，為了解決上述問題，本發明主要目的在於看^ 提供一種磁阻式隨機存取記憶陣列電路，能夠有效減小目前MR AM記憶陣列之尺寸。 ^ 為獲致上述之目的，本發明提出一種磁阻式隨機存取記憶體電路，包括下列元件。磁阻式記憶單元，具有固定

1225254 五、發明說明（6) 磁轴層、自由磁轴層，以及設置於固定磁軸層以及自由磁軸層之間的絕緣層。第一開關裝置係耦接於固定磁軸層之一端，並具有第一控制閘。第二開關裝置係耦接於自由磁軸層，並具有第二控制閘。位元線係耦接於第二開關裝置，用以於讀取動作時提供讀取電流。第一編程線係耦接於固定磁轴層之另一端，用以於執行編程動作時提供編程電流。第二編程線係耦接於第一開關裝置。字元線係耦接於第一控制閘以及第二控制閘，用以提供致能信號以導通第一開關裝置以及第二開關裝置。另外，本發明提出一種磁阻式隨機存取記憶體電路，包括下列元件。磁阻式記憶單元，具有固定磁軸層、自由磁軸層，以及設置於固定磁軸層以及自由磁轴層之間的絕緣層。第一操作線係耦接於固定磁軸層之一端，用以於讀取動作時提供讀取電流以及於編程時提供編程電流。第一開關裝置係耦接於自由磁軸層，並具有第一控制閘。第二開關裝置係耦接於固定磁軸層之另一端，並具有第二控制閘。第一選取線係耦接於第一控制閘，用以提供第一選取信號。第二選取線係耦接於第二控制閘，用以提供第二選取信號。第二操作線係耦接於第一開關裝置以及第二開關裝置。另外，本發明提出一種磁阻式隨機存取記憶體電路，包括下列70件。複數磁阻式記憶單元，具有固定磁轴層、自由磁軸層，以及設置於固定磁軸層以及自由磁軸層之間的絕緣層。第一操作線係耦接於固定磁軸層之一端，用以

1225254 五、發明說明於讀取動作時提供讀取電流以及於編程時提供編程電流。複數位元線，耦接於自由磁轴層，用以於讀取動作時提供讀取電流。複數第一開關裝置係耦接於一磁阻式記憶單元之固定磁轴層之兩端。複數第二開關裝置係耦接於另一磁阻式記憶單元之固定磁軸層之兩端。複數編程線係耦接於第一開關裝置與第二開關裝置之間。第一字元線係耦接於上述第一開關裝置。而第二字元線係耦接於上述第二開裝置。 [實施方式] 實施例：〇參閱第6圖，第6圖係顯示根據本發明實施例所述之磁阻式隨機存取記憶（MRAM)單元之結構圖。MRAM單元6〇包括固疋磁轴層106、自由磁軸層1〇2，以及設置於固定磁軸層 106以及自由磁軸層1〇2之間的絕緣層（magnet ic 曰 tunnel ing junction ) 104，MRAM 單元60 之磁阻 (magneto-resistance )係由固定磁軸層1〇6以及自由磁軸層102之磁軸方向所決定。當自由磁軸層1〇2與固定磁軸層106之磁軸方向為同一方向時，MRAM單元會有低電阻的情況，而當自由磁軸層102與固定磁軸層1〇6為不同方向時，則MR AM單元便會有具有高電阻的特質。 NM0S電晶體62係耦接於自由磁軸層1〇2，用以於讀取動作時控制讀取電流Ir流經MRAM單元6〇。關〇s電晶體°64係耦接於固定磁軸層1 06，用以於編程動作時控制由編程線、

〇5〇3*8261TW(Nl) ； TSMC2002-0155 ； Robert.ptd 第11頁 1225254 五、發明說明（8) PL所提供之編程電流1，流經!^1^1^單元60。在此，由於編程電流Iw之電流量遠大於讀取電流Ir之電流量，約為兩倍至兩百倍之間，因此相對於^ίMOS電晶體64，NMOS電晶體62之尺寸較小。相較於傳統技術，參閱第4圖與第5圖，電晶體 52A以及52B皆設置於編程電流iw之電流路徑上，因此傳統技術所需之尺寸較大。故根據本發明實施例所述之〇〇單元設計能夠有效減小MRAM陣列之尺寸。以下將介紹根據本發明實施例所述之磁阻式隨機存取記憶陣列與周邊電路之設計。第一實施例第7圖係顯示根據本發明第一實施例所述之磁阻式产機存取記憶陣列（MRAM )電路之架構圖。其中，W1〜14 及W1〜W3,為字元線，P1〜P4為編程線，而B1〜B4為位元線0 NMOS電晶體72A與72B之源極係分別耦接於磁阻單元70A與70B之自由磁軸層1〇2，其閘極分別耦接至^ I意線W2與W2，，而汲極分別耦接至位元線Β3與”。另 NMOS電晶體74Α與74Β之沒極係分別耗接於磁阻式記憶 70Α與70Β之固定磁轴層1〇6，其閘極同樣分別耦接至字線W2與W2’ ’ &源極係分別耦接至編程線線Ρ2與Ρ3分別耦接至磁阻式圮情置；7ηΛ命7nD 向編私層106。式。己隐早疋70A與70B之固定磁軸當要於隱單元7〇A寫入資料時，此時選取字元線W2

1225254 以導通NMOS電晶體74A，並由編程線P3提供編程電流iw且將編程線P4接地。因此編程電流lw流經MRAM單元7〇a之固定磁轴層1 06 ’並經由NM0S電晶趙74A與編程線P4而流至接地點。在編程電流Iw流經MRAM單元70A之時，其產生的磁場將改變MR AM單元70A之導通狀態，達到寫入資料之目的。特別注意的是，由於此時編程電流Iw流經MRAM單元時所遇到之阻抗遠高於直接經由固定磁軸層1〇6以及NM〇s電晶體74八而流入接地點，因此絕大部分之編程電流L皆由固定磁軸層106以及NM0S電晶體74A而流入接地點。當要讀取MR AM單元70A所儲存之資料時，此時選取字元線W2以導通NM0S電晶體72A與NM0S電晶體74A，而位元線 B3所提供之讀取電流Ir經由MRAM單元7〇a流至接地點，且其，線路皆接地，並根據所偵測位元線⑽之電壓可得知A Μ 早元70Α目前所儲存之資料。第二實施例第8圖係顯示根據本發明第二實施例所述之磁阻式機存取記憶陣列（MRAM )電路之架構圖。其中，W1〜㈣’〜W為選取線，而B1〜B2以及M，〜B2 e_NM〇S電晶體82A與82β之沒極係分別麵接於磁阻式】憶單元80A與80B之自由磁轴声苴p丐士心 W9 „ ^ ^ v , W艰釉層1 02，其閘極皆耦接至選取線 W2，而源極分別耦接至操作線B2，與Βι 體84A與846之汲極传分則知社从2 L Γ關冤日日之® : 接磁阻式記憶單元80八與8(^ 之固疋磁轴層106，其閘極皆麵接至選取線W2,，而源極同

1225254 發明說明（ίο) 樣分別麵接至操作線B2’與B1 ’。而操作線βΐ與”分別耦接至磁阻式記憶單元80A與80B之固定磁轴層106。 &要於MRAM卓元80A寫入資料時，此時選取選取線W2，以導通NMOS電晶體84A，並由操作線B2提供編程電流iw且將操作線B2’接地。因此編程電流iw流經單元之固定磁轴層1 0 6 ’並經由N Μ 0 S電晶體8 4 A與操作線β 2 ’而流至接地點。在編程電流Iw流經MRAM單元80Α之時，其產生的磁場將改變MRAM單元80A之導通狀態，達到寫入資料之目的。當要讀取MR AM單元80 A所儲存之資料時，此時選取選取線W2以導通NMOS電晶體82A，而操作線B2所提供之讀取電流Ir經由MRAM單元80A以及NMOS電晶體82A而流至接地點’並根據所偵測操作線B2之電壓可得知MRAM單元80A目前所儲存之資料。第三實施例第9圖係顯示根據本發明第三實施例所述之磁阻式隨機存取記憶陣列（MRAM )電路之架構圖。其中，W1〜W2以及W1〜W2為字元線，pi〜p3為編程線，而〜μ為位元線0 NMOS電晶體92A與94A之源極係分別耦接於磁阻式記憶謂| 單元9 0A與90B之固定磁軸層，其閘極分別耦接至字元線Wl 與wi’ ，而汲極分別耦接至編程線P1與”。另外，NM〇s電晶體9 2 B與9 4 β之汲極係分別耦接於磁阻式記憶單元9 〇 a與 90B之固定磁軸層，其閘極同樣分別耦接至字元線π與、

1225254 五、發明說明（11) ’而源極係分別搞接至編程線p_3。在此，位元線 B1與B2係分別耦接至磁阻式記憶單元9〇a與議之自由磁軸 s ，而編私線P2係耦接至NM〇s電晶體92B與94A之連接點。字凡線W1與W1’係分別用以控制〇 :及_S電晶舰_4B之導通與關閉。相較於如^圖 ^Ϊ傳ΪΪ術’根據本發明第三實施例所述之磁阻式隨機存取記憶陣列電路使用較少數量之編程線，而增加了字 =。由於各編程線與咖電晶體之間需藉由接觸窗才得然而’因為接觸窗需要較大之面積，故導致整個陣列因為大量之接觸窗而增加面積。在本實施例中， 2由不同之字元線來控制同—行（列）之記憶單元，由於子元線並不品要接觸窗之設計，因此相較於編程線對整個記憶陣列體積的影響較小，故有效減小記憶陣列之面積。當要於MRAM單元90Β寫入資料時，此時記憶陣列之周 ^電路選取字元線π，並浮接位元線m編程線？2供 =、程電流1#由於此時字元細是高位準，因此電晶體以及94B導通，故編程電流^流經MRAM單元而改變 MRAM單元90B之導通狀態以達到寫入資料之目的。當要讀取MRAM單元90B所儲存之資料時，周邊電路選 =該MRAM單元90B所屬之字元線π，且編程線^與”接丨，=時於位το線B2提供讀取電流Ir使其經_RAM單元9〇B 以及導通之電晶體94A、94B而流至接地之編程線p2、p3 , ^根據於位元線B2所偵測之電壓值而得知肫趨單元9〇B此時所儲存之資料。

1225254 五、發明說明（12) 另外，根據本發明第一實施例施例所述之磁阻式隨機存取記憶陣開關並不限定於NMOS電晶體，若改號之位準，則同樣可採用PM〇s電晶限定本發明之範圍。綜上所述，根據本發明所述之列電路，在第一實施例與第二實施實際需要而採用較小尺寸之開關元中’藉由增加需要較少面積之字元大面積之編程線。上述各實施例所小目前MR AM記憶陣列之尺寸。本發明雖以較佳實施例揭露如本發明的範圍，任何熟習此項技藝精神和範圍内，當可做些許的更動保遵範圍當視後附之申請專利範圍、第二實施例與第三實列電路，其中所使用之變電路用以導通開關信體做為開關，不可用以磁阻式隨機存取記憶陣例中，能夠根據線路之件’而在第三實施例線以取代需要佔用相當揭露之電路皆能有效& 上，然其並非用以限定者，在不脫離本發明之與潤飾，因此本發明之所界定者為準。〇5〇3-8261TW(Nl) ； TSMC2002-0155 ； Robert.ptd 第16頁 1225254 圖式簡單說明為使本發明之上述目的、特徵和優點能更明顯易僅，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下：圖示說明：第1圖係顯示傳統MR AM陣列之架構圖。第2A圖及第2B圖係顯示MRAM單元1〇之詳細結構圖。第3圖係顯示位元線與資料線所提供之磁場與MRAM切換條件之關係圖。

第4圖係顯示另一傳統磁阻式隨機存取記憶單元 (MRAM cell )之架構示意圖。第5圖係顯示如第4圖所述之磁阻式隨機存取記憶陣列 (MRAM )電路之架構圖。第6圖係顯示根據本發明實施例所述之磁阻式隨機存取記憶（MRAM)單元之結構圖。第7圖係顯示根據本發明第一實施例所述之磁阻式隨機存取記憶陣列（MRAM )電路之架構圖。第8圖係顯示根據本發明第二實施例所述之磁阻式隨機存取記憶陣列（MRAM )電路之架構圖。 a 第9圖係顯示根據本發明第三實施例所述之磁阻式隨機存取§己憶陣列（MRAM )電路之架構圖。符號說明： 10A 、1〇Β 、40A 、40B 、50 、60 、70A 、7〇B 、8〇A 、

1225254 圖式簡單說明 80B 、 90A 、 90B : MRAM 單元； 12 :電極； 1 3、1 0 4 :絕緣層； 14 、 52A 、 52B 、 62 、 64 、 72A 、 72B ' 74A 、 74B 、 82A 、 82B 、 84A 、 84B 、 92A 、 92B 、 94A 、 94B :電晶體； 16A、16B、42A、42B :資料線； 102、106 :電磁層； 108A、108B :標號； A :區域，

Bn、B1〜B4 ··位元線、操作線；

Ht :橫向磁場； t、H〇 :縱向磁場，

Iw :編程電流； L :讀取電流； PL、PL’、PI 〜P4 ：編程線；

Wm、W1〜W3、W1’〜W3’ ：字元線、選取線。

0503-8261TW(Nl) ; TSMC2002-0155 ; Robert.ptd 第18頁

Claims

1225254

L 一種磁阻式隨機存取記憶體電路，包括·· 了磁阻式記憶單元，具有一固定磁軸層、一自由磁軸以及没置於上述固定磁軸層以及自由磁軸層之間的絕緣層，上述磁阻式記憶單元具有―第—導通狀態；且女一第一開關裝置，耦接於上述固定磁軸層之一端，並具有一第一控制閘；第二=:開關於上述自由磁軸層，並具有一一開關裝置，用以於讀取動

一位元線，耦接於上述第作時提供讀取電流；第一編程線，耦接於上述固定磁軸層之另一端，用以於執行編程動作時提供編程電流； =一編私線，耦接於上述第一開關裝置；以及 :字兀線，耦接於上述第一控制閘以及第二控制閘， =提供一致能信號以導通上述第一開關裝置以及第二開 2·如申請專利範圍第1項所述之磁阻式隨機存取記憶體電路’彡中於執行編程動作時，上述第二編程線係接且上Ϊ致能信號導通上述第一開關裝置以及第二開關、置，使付上述編程電流經由上述固定磁軸層以及第二開關，置而々IL至上述第二編程線，而上述編程電流流經上述固疋磁^層時所產生之磁場改變上述自由磁軸層之磁軸方向，使得上述磁阻式記憶單元之導通狀態由上述第一導通狀態改變為一第二導通狀態。

體雷3改如I ί專利範圍第1項所述之磁阻式隨機存取記憶二绝、於執行讀取動作時，上述第一編程線以及第以刀二二係接地’而上述致能信號導通上述第一開關裝置一開關裝置’使得上述讀取電流經由上述第二開關、磁阻式記憶單元以及第一開關裝置而流至上述第一 '王、、·以及第二編程線，並根據上述位元線之電壓位準讀取儲存於上述磁阻式記憶單元之資料。 4·如申清專利範圍第1項所述之磁阻式隨機存取記憶電路其中上述編程電流係為讀取電流之兩倍至兩百倍。 5 ·如申請專利範圍第1項所述之磁阻式隨機存取記憶體電路’其中上述第一開關裝置之尺寸係大於上述第二開關裝置之尺寸。 6 ·如申請專利範圍第1項所述之磁阻式隨機存取記憶體電路’其中上述第一導通狀態為高阻抗狀態。 7 ·如申請專利範圍第6項所述之磁阻式隨機存取記憶體電路’其中上述第二導通狀態為低阻抗狀態。 8 ·如申請專利範圍第1項所述之磁阻式隨機存取記憶體電路’其中上述第一開關裝置及第二開關裝置為電晶體。 _ 9 ·如申請專利範圍第8項所述之磁阻式隨機存取記憶體電路’其中上述第一開關裝置及第二開關裝置為NM0S電晶體。 1 0 ·如申請專利範圍第8項所述之磁阻式隨機存取記憶

0503-8261TW(Nl) ： TSMC2002-0155 ； Robert.ptd 第20頁 1225254 六、申請專利範圍艘電路，其中上述第一晶體。 ]闕裝置及第二開關裝置為PMOS電 11· 一種磁阻式隨娘六機存取記憶體電路，肖衽· 一磁阻式記憶單元， ^ a括· 層’以及設置於上述固定；層、-自由磁軸緣層，上述磁阻式記憶單元：m磁轴層之間的絕第操作線，輕接於上述固定磁軸.夕一媸爾以於讀取動作時提供讀取電产車θ之一鈿，用以 -第-開關裝置，輕接vs:;時提供編程電流；第-控制閉；-接於上述自由磁軸層，並具有- -第-開關，耦接於上述固定並具有一第二控制閘；飕力^ 控供第一選取線第一選取信號；一第二選取線，耦接於上述第二控制閘，用以提供一第二選取信號；以及一第二操作線，耦接於上述第一開關裝置以及第二開關裝置。 1 2 ·如申請專利範圍第11項所述之磁阻式隨機存取記憶體電路，其中於執行編程動作時，上述第二操作線係接地，且上述第二選取信號導通上述第二開關裝置，使得上述編程電流經由上述固定磁轴層以及第二開關裝置而流至上述第二操作線，而上述編程電流流經上述固定磁軸層時所產生之磁場改變上述自由磁軸層之磁軸方向，使得上述 0503-8261TWF(Nl) ； TSMC2002-0155 ； Robert.ptd 第21頁

磁阻式記憶單第二導通狀態元之導通狀態由上述第一導通狀態改變為一憶體電路，装月由專利範圍第11項所述之磁阻式隨機存取記地，且上述笛中於執行讀取動作時，上述第二操作線係接述讀取電二έI選取信號導通上述第一開關裝置，使得上流至上述η 土述磁阻式記憶單元以及第-開關裝置而磚你处— 彳呆作線’並根據上述第一操作線之電壓位準 14 、上述磁阻式記憶單元之資料。 •如申睛專利範圍第11項所述之磁阻式隨機存取記憶體電路，甘+ , Α 兵中上述編程電流係為讀取電流之兩倍至兩百倍0 15 ·如申請專利範圍第11項所述之磁阻式隨機存取記憶體電路，其中上述第一開關裝置之尺寸係小於上述第二開關裝置之尺寸。 1 6 ·如申請專利範圍第11項所述之磁阻式隨機存取記憶體電路，其中上述第一導通狀態為高阻抗狀態。 1 7 ·如申請專利範圍第1 6項所述之磁阻式隨機存取記憶體電路，其中上述第二導通狀態為低阻抗狀態。 1 8 ·如申請專利範圍第丨丨項所述之磁阻式隨機存取記憶體電路，其中上述第一開關裝裏及第二開關裝置為電晶4 體0 1 9 ·如申請專利範圍第丨8項所述之磁阻式隨機存取記憶體電路，其中上述第一開關裝f及第二開關裝置為NMOS 電晶體。

1225254 六、申請專利範圍 2〇·如申請專利範圍第18項所述之磁阻式隨機存取記憶體電路’其中上述第一開關裝置及第二開關裝置為PMOS 電晶體。 21· 一種磁阻式隨機存取記憶體電路，包括：一一第一磁阻式記憶單元，具有一第一固定磁軸層、一第一自由磁轴層，以及設置於上述第一固定磁軸層以及第一自由磁轴層之間的第一絕緣層；一第一位元線，耦接於上述第一自由磁軸層，用以於漬取動作時提供讀取電流；一第一開關裝置，耦接於上述第一固定磁軸層之一端，並具有一第一控制閘；了第二開關裝置，耦接於上述第一固定磁軸層之另一端，並具有一第二控制閘；第編权線’耦接於上述第一開關裝置，用以於執打編程動作時提供編程電流；一一第二磁阻式記憶單元，具有一第二固定磁軸層、一第=自由磁軸層，以及設置於上述第二固定磁軸層以及第一自由磁軸層之間的第二絕緣層；第二位元線，耦接於上述第二自由磁軸層，用以於讀取動作時提供讀取電流；一第三開關裝置，耦接於上述第二固定磁軸層之一端，並具有一第三控制閘；了第四開關裝置，耦接於上述第二固定磁軸層之另一端’並具有一第四控制閘；

輕接於上述第二開關裝置以及第三開一第二編程線關裝置； =第三，程線，耦接於上述第四開關裝置；閘 w第一字疋線，耦接於上述第一控制閘以及第二控制 - Μ關二提供一致能信號以導通上述第一開關裝置以及第開關裝置；以及一第二字元線，耦接於上述第三控制閘以及第四控制閘，用以提供上述致能信號以導通上述第三開關裝置以及第四開關裝置。 22·如申請專利範圍第21項所述之磁阻式隨機存取記 j 憶體電路，其中上述第一開關裝置、第二開關裝置、第三開關裝置以及第四開關裝置為電晶體。 2 3 ·如申請專利範圍第2 2項所述之磁阻式隨機存取記憶體電路，其中上述第一開關裝置、第二開關裝置、第三 · 開關裝置以及第四開關裝置為龍〇3電晶體。 24·如申請專利範圍第22項所述之磁阻式隨機存取記 · 憶體電路，其中上述第一開關裝置、第二開關裝置、第三開關裝置以及第四開關裝置為PMOS電晶體。

第24頁