TWI222785B - CMI signal timing recovery - Google Patents
CMI signal timing recovery Download PDFInfo
- Publication number
- TWI222785B TWI222785B TW090119639A TW90119639A TWI222785B TW I222785 B TWI222785 B TW I222785B TW 090119639 A TW090119639 A TW 090119639A TW 90119639 A TW90119639 A TW 90119639A TW I222785 B TWI222785 B TW I222785B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- output
- input
- circuit
- delay
- Prior art date
Links
- 238000011084 recovery Methods 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 9
- 230000007704 transition Effects 0.000 claims abstract description 5
- 238000001514 detection method Methods 0.000 claims description 20
- 230000000295 complement effect Effects 0.000 claims description 16
- 230000003111 delayed effect Effects 0.000 claims description 14
- 230000004044 response Effects 0.000 claims description 6
- 230000001960 triggered effect Effects 0.000 claims description 5
- 229910052797 bismuth Inorganic materials 0.000 claims description 2
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 2
- 230000008859 change Effects 0.000 claims description 2
- 241000040710 Chela Species 0.000 claims 1
- 238000001914 filtration Methods 0.000 claims 1
- 239000013589 supplement Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 20
- 239000003990 capacitor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 101150012532 NANOG gene Proteins 0.000 description 1
- 101100396520 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) TIF3 gene Proteins 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- RGNPBRKPHBKNKX-UHFFFAOYSA-N hexaflumuron Chemical compound C1=C(Cl)C(OC(F)(F)C(F)F)=C(Cl)C=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F RGNPBRKPHBKNKX-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 101150038107 stm1 gene Proteins 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
- H04L25/4908—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes
- H04L25/491—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes using 1B2B codes
- H04L25/4912—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes using 1B2B codes using CMI or 2-HDB-3 code
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
1222785
A7 - __B7 五、發明説明（1 ) 1. 發明領域 本發明一般而言係關於時序信號的恢復，特別是關於來 自編碼標記反轉（C ΜI)資料的進入流之時脈信號的恢 復。 2. 背景資訊 装 在關於傳輸數位資料的應用中，例如經由一通訊境線， 該傳送信號的格式皆很重要，因爲在接收器中的電路必須 能夠由該進入信號拮取正確的時序資訊。該時序拮取的三 個主要目的爲允許該接收器在該信號雜訊比最大時來取樣 茲信號，以維持適當的脈衝間隔，並且指定每個時序間隔 的開始及結束。此外，因爲由雜訊及失眞所造成的錯誤會 發生於信號偵測處理中，該信號有需要具有一内在的錯誤 訂 偵測特性。提供這些特徵的這樣一種信號格式即爲熟知的 編碼標記反轉（CMI)格式。 線 該CMI格式爲一二階的線碼，其中該數位資料的每個位 %养換到-對資料代符。在01所示爲—數位資料流的 範例，其由非回復到零（NRZ)格式轉換到該cmi格式。 特定而言，一 ”0”的資料位元被轉換到一對資料代符 〇，1 ，而1的貝料位凡則另轉換到一對資料代符 "〇,〇，，及，，U”。該對資料代符”，〇，,在定義上爲非法的 組合。該轉換的資料代符配對，即"0，lf，，"0,0"，或 ，在同樣的時間框（週期P)中被傳送，#中該數位 資料被應用到該编碼單元。 -4 -
1222785 A7 _______B7 五、發明説明Π~) -- CMI爲一種由S0NET STS_3及sdh STM1標準所接受的 编碼方案，除了別的標準之外。c MI編碼保證至少每個 位元一個轉換，因此會在消耗額外的信號頻寬的代價下， 加強了時脈恢復處理。因此，所有的〇可被視爲正常的 C L K頻率’且所有的1可被視爲c L K頻率的一半。 在先前技藝中，頻率倍率器以用來加倍相位比較的時脈 邊緣。但是’其很難在常見於現今的高速系統中的非常高 位元率之下’實施正確的頻率倍率器。額外的先前技藝方 案’如在美國專利編號5，195，11〇中所揭示者，實施電路比 所需要的複雜得多。因此，其較佳地是提供一種改良的方 法，其不需要準確的頻率倍率器，而比先前技藝之方案簡 單。 圖式簡單説！ 前述本發明的方面及許多加入的好處，將可藉由參考以 下的詳細説明，並配合所附圖面，而可更爲暸解，其中： 圖1所不爲根據C μ I格式編碼的n R Z資料之時序圖； 圖2所tf爲本發明的一範例電路具體實施例中的方塊架 構圖； 圖3所tf爲圖2的範例電路之方塊架構圖，其中實施— 電荷幫浦； 圖4所示爲根據本發明之另一範例電路的方塊架構圖， 其中實施一積體電路； 圖5所τπ爲可做爲圖2及圖3之具體實施例的資料驅動相 位偵測器的範例電路之電路圖；
訂 線 1222785
A7 B7 五、發明説明（3 ) 圖6所示爲對應於圖5之資料驅動相位偵測器電路的時 序圖； 圖7所不爲根據使用技術獨立的實施之一除以1及除以2 電路之範例電路圖； 圖8所示爲一 CML實施之第一組除以1及除以2電路具體 實施例的範例電路圖； 圖9所示爲一 CML實施之第二組除以1及除以2電路具體 實施例的範例差分電路圖； 圖10所示爲根據圖8及9之CML除以1的電路之時序 圖；及 圖11所示爲根據圖8及9之CML除以2的電路之時序 圖；及 圖1 2所示爲回應於一範例C MI資料信號之該除以2電路 的反應之時序圖。 所示具體實施例的詳細説明 本發明包含構成C MI編碼信號的時序恢復之電路及方 法。一延遲及區分電路接收一進入的C ΜI編碼信號，並 產生具有對應於該CMI信號的位元邊界之轉換的信號。 然後此信號即傳送通過一時脈恢復迴路（即相位鎖定迴 路），以將一時脈信號同步於一 CMI信號。該時脈恢復迴 路進一步包含一延遲電路，其調整該反饋信號的時序，使 得其符合於該C ΜI信號的延遲，其係發生在該C ΜI信號 傳送通過該延遲及區分電路時。因此，該電路調整該恢復 的時脈信號之時序，直到其符合該進入C Μ I信號的時 -6- 太域後尺唐试用中國國玄標準⑴呢）Α4規格（210X 297公釐） 1222785 .、·. .. 、'.·..·，，·，、％. *s.，··:..、·、·〆 ' vi-vv.viuw—'-w.'，
的c L K信號 CLK信號。 而正反 器54在其時脈輸入接收一反轉的 -裝 —電路50的-時序圖示於圖6。本技藝的專業人士將可瞭 二到:―圖6的時序圖及以下所討論的時序圖説明了理想的 路行爲，、未包含化號傳遞延遲，而其會出現在實際的 裝置中。這些時序圖以此方式在此呈現是爲了清楚起見。 f與信號中的"DATAIN"之每個改變（即一上升或下降邊 %)同步之下，一高邏輯位準脈衝發生在該"向上"輸出 上，其將根據該CMI資料及該時脈信號之間的相位關係 而會比該時脈週期的一半要寬，或者會較窄。此外，該時 脈週期的一半之高邏輯位準脈衝發生在該"向下"輸出， 其中該脈衝被延遲（相對於該"向上"輸出脈衝）該時脈週期 的一半。
結合於電路5 0，電荷幫浦3 6由以下方式運作：當資料 驅動相位偵測器18輸出一向上脈衝，信號24A爲高，而 信號2 4 B爲低’造成受控的電流來源3 8來提供一受控的 電流’造成電荷以一受控的速率建立在電容器c i及c 2 中。相反地，當資料驅動相位偵測器1 8輸出一向下脈衝 時，信號2 4 A爲低而信號2 4 B爲高，造成受控的電流來源 4 0以一受控的速率放電該電容器C〖及c 2。依此方式，進 入VCO 28的電壓之控制，使得由VCO 29產生的振盪時序 匹配於C Μ I資料信號1 4的時脈，因此產生一恢復的c Μ I 時旅信號。 在一技術獨立實施之下，分別執行該除以1及除以2功 •10- /85
A7 B7 五、發明説明（
月匕的一第一組範例電路7〇及72，示於圖7。電路70包含 —XOR閘74，其在一輸入76接收恢復的時脈信號3〇。 X 〇 R閘7 4的輸出傳送到一 d型正反器8 0的” c L K "輸入 7 8 °正反器8 0的·· Q棒，•輸出8 2傳回到該·，D，，輸入8 4，而 —輸出信號8 6則在該正反器的"q "輸出8 8產生。此外， 輸出信號82包含XOR閘74的其它輸入（90)。
-裝 電路72大致類似於電路7〇，除了在電路72中，該x〇r 閘的其它輸入被維持在一高邏輯位準。因此，電路7 2包 含一 XOR閘92，其在一·，IN”輸入94上接收CMI資料14 ’而其它輸入（9 6 )則結合到一高邏輯位準信號。X 〇 R閘 9 2的輸出傳送到一 D型正反器i 〇 〇的” c [ κ ”輸入9 8。該 正反器1 0 0的"Q棒，，輸出1 〇 2在” D ”輸入1 〇 4被傳回到該 正反器，而一輸出信號丨〇 6則在該正反器的，，Q ,,輸出工〇 8 訂 產生。 線 圖8所示爲使用一電流模式邏輯（CML)實施所實施第一 組範例性除以1電路1 1 〇及除以2電路丨丨2。電路1 1 〇包含 X 0 R閉1 1 4 ’其根據在一輸入丨丨6上的恢復之時脈信號 3 0及在一輸入丨丨8上的” CLKQ ”信號來接收一 "c [ κ π信 唬。凊注意’’ CLKQ ’’信號包含一時脈信號，其與該"◦ l Κ '· 信號相差四分之一循環的相位，即九十度相位差，由此該 Q在该k號名稱。X 〇 R閘1 1 4的輸出被接收爲一輸入到 D型正反器122的nCLKM輸入12〇。一” CLKQ棒"（即反 轉的CLKQ ’’信號）在正反器丨2 2的D輸入〗2 4被接收，而 根據信號2 0的一輸出信號丨2 6則輸出於該正反器的，，Q，，輸 -11 - 1222785
A7 B7 五、發明説明（9 ) 出 1 28。 電路112包含一 XOR閘130，其在一 "d at a，·輸入i 3 2 上接收CMI資料14，而其它輸入（134)則結合於一高邏 輯位準（即途輯1 )。X 〇 R閘1 3 0的輸出被接收爲—輸入到 一 D型正反器1 3 8的·· C L K ··輸入1 3 6。正反器丨3 8的"Q棒 ”輸出140由該”D”輸入142傳回到正反器，而一輸出信號 1 4 4則在該正反器的"Q ”輸出1 4 6產生。 另一組適用於CML實施的除以1電路150及除以2電路 1 5 2之範例具體實施例示於圖9。請注意在圖面中，在每 個電路1 5 0及1 5 2中一信號標記的末端之，，b，，代表該信號 爲一對應的類似標記信號的互補（即反轉）。除以1電路 150包含一負邊緣觸發的D型正反器154，其包含一時脈 輸入"C L K，，，以接收來自一正交輸入XNOR閘1 5 6，輸入 及”Db，·，及輸出"Q”及” Qb”之一對互補的輸入 n XNOR ”及’’ XNORb ’’。輸入到正交輸入xn〇R閘！ 5 6包含 一時脈9 0度相位差信號” CLKQ "，一互補的時脈9 〇度相 位差信號n CLKQb ”，一時脈信號·· c L K，·，及一互補的時 脈信號” CLKb "。如前述，該"C L K，，輸入信號對應於恢復 的時脈信號3 0，及該·· CLKQ ”信號落後該” C L K "信號— 四分之一相位。n CLKb ”及” CLKQb，，僅爲其對應的類似標 記的信號之互補。爲回應於互補的輸入"XN〇r ”及 ”XN〇Rb·，，在輸入，，D，，的輸入"CLKQb·，，及在輸入 "Db”的輸入CLKQ，負邊緣觸發的D型正反器158在輸出 ·，Q，，產生一正常的輸出"〇 U T "，及在輸出·· Q b，’的一互補 -12- 太械後尺庶试用中國國家揉準(CNS) A4規格（210 X 297公爱） A^/85
的輸出"OUTb ·，。 類。似地，除以2電路i52也包含一負邊緣觸發型正 反器158，其包含一時脈輸入"CLK”，其接收來自一正 叉輸入的XNOR閘丨60的一對互補的輸入"xn〇r"及 XN〇Rb ’’，互補的輸入，· D "及"D b "，及互補的輸出·，q " 及"Qb"。該輸入到正交輸入xn〇r閘j 6〇，其包含一邏 輯’·ι”輸入，一邏輯"〇"輸入，一對應於cMI信號資料14 的資料輸入，及一標記爲" DATAb "之互補的資料輸入， 除以2電路152包含在輸出，，q”的正常輸出，及在輸出 n Q b "的互補輸出。 裝 訂 除以1電路110及150的時序圖示於圖10,而除以2電路 112及152的時序圖示於圖11。如圖所示，除以1電路 1 〇 〇及1 5 0的” Q "輸出具有與該” c L K"輸入（即恢復的時 脈k號3 0 )相同的週期，而除以2電路1 1 2及1 5 2的，，Q，，輸 出之週期等於該” DATA"輸入信號週期的兩倍（即該c MI 仏號輸入信號）。 線 一顯示回應於一範例性C Μ I資料信號的除以2電路1 1 2 及1 5 2之時序圖示於圖1 2。請注意該除以2電路在每次偵 測到該C Μ I資料信號的下降邊緣時即改變邏輯位準。因 此’由該除以2電路產生的信號包含僅發生在該C ΜΙ資料 信號的位元邊界之轉換。同時，藉由僅具有發生在該 C Μ I資料信號的下降邊緣處的信號轉換，應用到該c μ I 資料信號的延遲1 6 0爲一致的，且能夠更爲容易地匹配， 所以相同的延遲可由除以1電路2 2應用到恢復的時脈信號 -13- 心杰 51 士困® 它掩淮Λ«故 hin vr QQ7 八替、 1222785 A7 B7 五、發明説明（11 ) 3 0° 以上的本發明範例具體實施例的説明並不是要詳盡的或 限制本發明到所揭示的精確形式。此處所説明的本發明之 具體實施例及範例僅是做爲説明用途，如同相關技藝之專 業人士可以瞭解到，在本發明的範圍内可能有許多相等的 修正。因此，本發明的範圍並非受到上述説明所限制，而 是由以下的申請專利範圍所完整地決定。 -14- 女鉍Ζέ I?泠·?杰田由圃囡宕:Δ4祁始
Claims (1)
1222785 六 PH ^ /1 日修正/受正/補充· 第090119639號專利申請案 中文申請專利範圍替換本(93年6月） 、申請專利範圍 A8 B8 C8 D8 1. 一種從一編碼標記反轉（CMI)信號中恢復一時序信號之 裝置，其包含： 一第一信號調整電路，其具有一輸入用以接收一編碼 標記反轉（C Μ I)信號，並具有一輸出，該第一信號調整 電路能夠產生具有一第一延遲的一第一延遲的信號； 一時序恢復迴路電路，其具有連接至該第一信號調整 電路的輸出之第一輸入，及一第二輸入及一輸出，該時 序恢復迴路能夠產生一迴路參考信號；及 一第二信號調整電路，其具有一輸入用以接收該迴路 參考信號，及連接到該時序恢復迴路電路的第二輸出之 輸出，該第二信號調整電路能夠造成該迴路參考信號的 一延遲，以產生具有一第二延遲的一第二延遲信號，其 可匹配於該第一延遲信號的該第一延遲， 其中該迴路參考信號包含具有根據該C Μ I信號的一時 脈之頻率的一恢復的時脈信號。 2. 如申請專利範圍第1項之裝置，其中該時序恢復迴路包 含一相位鎖定迴路，其包含： 一相位偵測電路，其具有連接到該第一調整電路的一 第一輸入，及連接到該第二調整電路的該輸出之一第二 輸入，及至少一輸出，該相位偵測電路能夠產生一相位 調整信號來對準該第一延遲信號及該第二延遲信號的時 序； 一迴路濾波器電路，其具有連接到該相位偵測電路的 該至少一輸出之一輸入，及一輸出；及 太紙？I：尺疳谪m Φ固囫定換ϋΥΓΝτςι、Δ/ΐ损始h'my 9Q7/·乂替、 1222785 A8 B8 C8 D8 六、 申請專利範圍 一 受控的振盪器，其具有連接到該迴路濾波器的 該 輸 出 之 輸入，及能夠對應於該迴路參考信號來產生 一 輸 出 信 號 〇 3. 如 中 請 專利範圍第2項之裝置，其中該相位偵測電 路 包 含 一 資 料驅動相位偵測器，其具有一第一及第二輸 出 該 資料 驅動相位偵測器能夠在該第一及第二輸出上產 生 個 別 的 邏輯位準信號，以便調整該迴路參考信號 的 時 序 〇 4. 如 中 請 專利範圍第2項之裝置，其中該受控的振盪 器 包 含 一 電 壓控制的振靈器。 5. 如 中 請 專利範圍第2項之裝置，進一步包含具有一 輸 入 及 一 輸 出的一頻率區分器，該輸入連接到該受控振 盪 器 的 該 輸 出。 6. 如 中 請 專利範圍第2項之裝置，其中該迴路濾波器 電 路 包 含 一 電荷幫浦。 7. 如 中 請專利範圍第6項之裝置，其中該電荷幫浦包含： 第 一電流源，其具有一連接到該相位偵測電路 的 一 第 一 輸 出之控制輸入； 一 第 二電流源，其具有一連接到該相位偵測電路 的 一 第 二 輸 出之控制輸入；及 至 少 一電荷儲存元件，其連接到每個該第一及第 二 電 流 源 j 其在當該第一電流源被啟動時被充電，並在 當 該 第 '^1 電 流源被啟動時被放電。 8. 如 中 請 專利範圍第2項之裝置，其中該迴路濾波器 包 含 -2- 裝 玎 線 本紙張尺彦適用中國國玄檁準ΥΠΝΑ A4後柢（9ΊΠΧ 9Q7/；S螯） 園 /積體電路。 η 如申5青專利範III贫1 π、进职 .路包含-除以rd 中該第一信號調整電 以2電路。1电路，及孩弟二信號調整電路包含一除 1〇.如申請專利範園第9項之裝置，其中該除以u 含： r閘，其具有一第一及第二輸入，及一輸出 該 第，輸入用以接收該恢復的時脈信號；及 y D型正及突： _ ，其具有連接到該X 0 R閘的該輸出之一 、’ 〇幸别入及Q及Q棒輸出，該Q棒輸出連接 刻瀛D輛入，孩Q輸出連接到該x 〇 R閘的該第二輸入， 該除以1電路具有在該Q輸出的一輸出。 u•如申請專利範圍第9項之裝置，其中該除以2電路具有 /輸出，並包含： /XOR閘，其具有一第一輸入用以接收該 號’及第二輸入連接到一高邏輯位準，及一輸出；及 / D型正反器，其具有連接到該X 0 R閘的該輸出之— CLK輸入，一 d輸入及q及q棒輸出，該q棒輸出連接 到該D輸入，該輸出該Q輸出。 12·如申請專利範圍第9項之裝置，其中該除以1電路具有 一輸出，並包含： 一 X 0 R閘’其具有一第一輸入用以接收該恢復的時脈 信號’及一第二輸入用以接收一時脈9 〇度相位差信 號，及一輸出，該時脈9 0度相位差信號係相對於該恢 -3- 本紙張尺庹適用中國國完標準(ΤΙΜΑ A4规格ί?.1Γ)Χ妁7公螯）. 1222785 A8 B8 C8 _ —___M 六、申請專利範固 復的時脈信號，被延遲該恢復的時脈信號之週期的四分 之一；及 一 D型正反器，其具有連接到該X 0 R閘的該輸出之一 CLK輸入’及q及q棒輸出，該〇輸入用以接收一反轉 的恢復時脈信號，該除以丨電路輸出對應於該q輸出。 13·如申請專利範圍第9項之裝置，其中該除以1電路具有 一輸出，並包含： 一正交輸入XNOR閘，其包含用以接收該恢復的時脈 仏號之一第一輸入，及用以接收一時脈9 〇度相位差信 唬的一第二輸入.，及一對互補的輸出，該時脈9 〇度相 位差#唬係相對於該恢復的時脈信號，被延遲該恢復的 時脈信號之週期的四分之一；及 一負邊緣觸發的D型正反器，其具有一 clk輸入來接 收該正交輸入XN0R閘的該互補的輸出，及D輸入及Q 及Q棒輸出，孩D輸入用以接收一反轉的恢復時脈信 號，戎除以1電路輸出對應於該Q輸出。 K如申請專利範·，圍第9項之裝置，其中該除以2電路具有 一輸出，並包含： 一正交輸入义>10尺閘，其包含用以接收該cMI資料信 號之一第一輸入，及用以接收—高邏輯信號的一第二輸 入，及一對互補的輸出；及 -負邊緣觸發的D型正反器，其具有—CLK輸入來接 收該正交輸人XNOR問的該互補輸出…D輸人及 棒輸出，該除以2電路輸出對應於該Q輸出。 -4-
15·如申請專利範圍第1項之裝置，其中該c ΜI信號包含複 數個位元邊界’而該第一延遲信號包含複數個邏輯轉 換’其回應於偵測到該CMi信號的個別位元邊界而發 生。 16·種彳< 一編碼標記反轉（c ΜI)信號中恢復一時序信號之 裝置，其包含： —第一信號調整電路，其具有一輸入用以接收一編碼 標記反轉（CMI)信號，並具有一輸出，該第一信號調整 私路能夠產生具有—第一延遲的一第一延遲的信號； 一相位鎖定迴路，其包含·· 一相位偵測電路，其具有連接到該第一調整電路的 孩輸出的一第一輸入，及連接到該第二調整電路的該 輸出之一第二輸入，及至少一輸出，該相位偵測電路 能夠產生一相位調整信號來對準該第一延遲信號及該 第二延遲信號之時序； 一迴路濾波器，其包含一積體電路，其具有連接到 該相位偵測..電路的該至少一輸出之一輸入，及一輸 出；及 一受控的振盪器，其具有連接到該積體電路的該輸 出之一輸入，並能夠產生一迴路參考信號；及 一第二信號調整電路，其具有一輸入用以接收該迴路 參考信號’及連接到該相位鎖定迴路電路的該第二輸入 之一輸出，該第二信號調整電路能夠造成該迴路參考信 號的一延遲，以產生一第二延遲信號，其具有匹配於該 -5-
本紙張尺詹適用中國國家標準Α4规格（幻0Χ妁7公螯） 1222785 A8 B8 C8 D8 、申請專利範圍 第一延遲信號的該第一延遲之一第二延遲， 其中該迴路參考信號包含一具有根據該C ΜI信號的時 脈之頻率的一恢復時脈信號。 17. 如申請專利範圍第1 6項之裝置，其中該相位偵測電路 包含一資料驅動相位偵測器，其具有一第一及第二輸 出，該資料驅動相位偵測器能夠在該第一及第二輸出上 產生個別的邏輯位準信號，藉以調整該迴路參考信號的 一時序。 18. 如申請專利範圍第1 6項之裝置，進一步包含具有一輸 入及一輸出的頻率區分器，該輸入連接到該受控振盪器 的該輸出。 19. 如申請專利範圍第1 6項之裝置，其中該積體電路包含 一電荷幫浦，其包含： 一第一電流源，其具有一控制輸入連接到該相位偵測 電路的一第一輸出； 一第二電流源，其具有一控制輸入連接到該相位偵測 電路的一第二輸出；及 至少一電荷儲存元件，其連接到每個該第一及第二電 流源，其在當該第一電流源被啟動時被充電，並在當該 第二電流源被啟動時被放電。 20. 如申請專利範圍第1 6項之裝置，其中該第一信號調整 電路包含一除以1電路，及該第二信號調整電路包含一 除以2電路。 21. —種由一編碼標記反轉（C Μ I)信號恢復一時脈信號之方 -6- 女鉍找Ρ硌毺田由圃圃方提進Δ/1祁政9Q7/,V替、 !222785 Α8
申請專利範圍 法，其包含： 造成dCMI的一延遲’以產生相對於該CMI信號的一 時序之具有一第一延遲的一第一延遲信號； 經由一時序恢復迴路輸入該第一延遲信號及一第二延 遲信號來產生一恢復的時脈信號；及 造成該恢復時脈信號的一延遲來產生該第二延遲信 號’該第二延遲信號具有相對於該恢復時脈信號之時序 的一第二延遲， 其中該第一及第二延遲信號具有相對於其個別輸入信 號的匹配之延遲。 22. 如申請專利範圍第2 1項之方法，其中該第一及第二延 遲信號每個皆具有一相位，而其中產生具有該時序恢復 迴路的該恢復時脈信號包含： 比較該第一延遲信號的相位與該第二延遲信號的相位 來產生一相位偵測信號； 滤波該相位偵測信號來產生一濾波的相位偵測信號； 及 回應於該濾波的相位偵測信號產生一受控的振盪，以 產生該恢復的時脈信號。 23. 如申請專利範圍第2 2項之方法，其中該時序恢復迴路 包含一相位鎖定迴路電路，其包含產生具有根據該濾波 的相位偵測k號的振幅之一頻率的時脈恢復信號之受控 振裘器。 24. 如申請專利範圍第2 2項之方法，其中該時序恢復迴路 Λ 4# f 9 -I 〇 X 9Q7 //V ^ )
裝 % 1222785 六 申請專利範圍 Α8 Βδ C8 D8
包含-相位鎖定迴路電路，其包含產生具有根據該滤波 的相位偵測信號的振幅之〜頻率的輸出信號之受控振盪 器，進一步包含區分薇輪出信號的該頻率來產生該恢復 的時脈信號。 25.如申凊專利範圍弟2 2项之方法，其中該相位偵測信或 由一積體電路來濾波。 26·如申凊專利範圍弟2 5项之方法，其中該積體電路包含 一電荷幫浦。 -8-
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/637,323 US6748027B1 (en) | 2000-08-10 | 2000-08-10 | CMI signal timing recovery |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TWI222785B true TWI222785B (en) | 2004-10-21 |
Family
ID=24555452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW090119639A TWI222785B (en) | 2000-08-10 | 2001-08-10 | CMI signal timing recovery |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6748027B1 (zh) |
| EP (1) | EP1474900A2 (zh) |
| CN (1) | CN100459605C (zh) |
| AU (1) | AU2001280848A1 (zh) |
| TW (1) | TWI222785B (zh) |
| WO (1) | WO2002014790A2 (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6748027B1 (en) | 2000-08-10 | 2004-06-08 | Intel Corporation | CMI signal timing recovery |
| CA2344787A1 (en) * | 2001-04-19 | 2002-10-19 | Pmc-Sierra Ltd. | A phase detector customized for clock synthesis unit |
| US7664214B2 (en) * | 2002-09-24 | 2010-02-16 | Standard Microsystems Corporation | System and method for transferring data among transceivers substantially void of data dependent jitter |
| US7738617B1 (en) * | 2004-09-29 | 2010-06-15 | Pmc-Sierra, Inc. | Clock and data recovery locking technique for large frequency offsets |
| US7498889B2 (en) | 2006-08-03 | 2009-03-03 | Intel Corporation | Analog phase controller |
| WO2008095508A1 (en) * | 2007-02-05 | 2008-08-14 | Tes Electronic Solutions Gmbh | Pulse generator |
| CN101083523B (zh) * | 2007-07-27 | 2010-08-11 | 华南理工大学 | 一种实现集成时间戳时钟同步锁相环的方法及装置 |
| CN101145897B (zh) * | 2007-10-19 | 2010-12-29 | 中兴通讯股份有限公司 | 一种基于通信硬件平台减少传送时钟线路的方法及其系统 |
| JP4548527B2 (ja) * | 2008-07-31 | 2010-09-22 | ソニー株式会社 | 情報処理装置、及び信号処理方法 |
| JP4548526B2 (ja) * | 2008-07-31 | 2010-09-22 | ソニー株式会社 | 情報処理装置、信号処理方法、及び信号伝送方法 |
| JP4666030B2 (ja) * | 2008-09-03 | 2011-04-06 | ソニー株式会社 | 情報処理装置、及び信号判定方法 |
| JP4586912B2 (ja) * | 2008-09-08 | 2010-11-24 | ソニー株式会社 | 情報処理装置、符号化方法、及び信号伝送方法 |
| CN103675443B (zh) * | 2012-09-06 | 2016-12-21 | 上海航天控制工程研究所 | 载人航天器fpga全局时钟检测装置 |
| US10374785B2 (en) * | 2016-12-27 | 2019-08-06 | Intel Corporation | Clock phase adjustment using clock and data recovery scheme |
| US20220200781A1 (en) * | 2020-12-18 | 2022-06-23 | Intel Corporation | Wide-range inductor-based delay-cell and area efficient termination switch control |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4535459A (en) | 1983-05-26 | 1985-08-13 | Rockwell International Corporation | Signal detection apparatus |
| JPH04260239A (ja) * | 1991-02-15 | 1992-09-16 | Nec Corp | タイミング抽出回路 |
| US5195110A (en) * | 1991-04-01 | 1993-03-16 | Nec America, Inc. | Clock recovery and decoder circuit for a CMI-encoded signal |
| JPH0828702B2 (ja) * | 1992-11-25 | 1996-03-21 | 日本電気株式会社 | クロック再生器 |
| US5376848A (en) * | 1993-04-05 | 1994-12-27 | Motorola, Inc. | Delay matching circuit |
| US5631587A (en) | 1994-05-03 | 1997-05-20 | Pericom Semiconductor Corporation | Frequency synthesizer with adaptive loop bandwidth |
| US5949264A (en) * | 1996-11-29 | 1999-09-07 | Lo; Dennis C. | Digital phase detector and charge pump system reset and balanced current source matching methods and systems |
| JP2993559B2 (ja) * | 1997-03-31 | 1999-12-20 | 日本電気株式会社 | 位相同期回路 |
| US6040742A (en) | 1997-09-02 | 2000-03-21 | Lucent Technologies Inc. | Charge-pump phase-locked loop with DC current source |
| JP3019814B2 (ja) * | 1997-09-18 | 2000-03-13 | 日本電気株式会社 | クロックリカバリ回路 |
| US6278332B1 (en) * | 2000-02-15 | 2001-08-21 | Agere Systems Guardian Corp. | Charge pump for low-voltage, low-jitter phase locked loops |
| US6748027B1 (en) | 2000-08-10 | 2004-06-08 | Intel Corporation | CMI signal timing recovery |
-
2000
- 2000-08-10 US US09/637,323 patent/US6748027B1/en not_active Expired - Lifetime
-
2001
- 2001-07-26 WO PCT/US2001/023718 patent/WO2002014790A2/en not_active Application Discontinuation
- 2001-07-26 CN CNB018168698A patent/CN100459605C/zh not_active Expired - Fee Related
- 2001-07-26 AU AU2001280848A patent/AU2001280848A1/en not_active Abandoned
- 2001-07-26 EP EP01959275A patent/EP1474900A2/en not_active Withdrawn
- 2001-08-10 TW TW090119639A patent/TWI222785B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| AU2001280848A1 (en) | 2002-02-25 |
| WO2002014790A2 (en) | 2002-02-21 |
| WO2002014790A3 (en) | 2004-05-21 |
| CN1526221A (zh) | 2004-09-01 |
| US6748027B1 (en) | 2004-06-08 |
| EP1474900A2 (en) | 2004-11-10 |
| CN100459605C (zh) | 2009-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI222785B (en) | CMI signal timing recovery | |
| US7532697B1 (en) | Methods and apparatus for clock and data recovery using a single source | |
| KR0185474B1 (ko) | 클록 재생 회로 및 이 클록 재생 회로를 이용한 소자들 | |
| US10873444B2 (en) | Frequency/phase lock detector for clock and data recovery circuits | |
| US8005119B2 (en) | Integrated circuit | |
| US8315349B2 (en) | Bang-bang phase detector with sub-rate clock | |
| US7170964B2 (en) | Transition insensitive timing recovery method and apparatus | |
| US8139701B2 (en) | Phase interpolation-based clock and data recovery for differential quadrature phase shift keying | |
| KR102577232B1 (ko) | 하이브리드 클럭 데이터 복원 회로 및 수신기 | |
| JPH0824288B2 (ja) | 位相同期ル−プ回路 | |
| EP1738465A1 (en) | Fast phase-frequency detector arrangement | |
| WO2003049277A2 (en) | Non-linear phase detector | |
| JPH0824286B2 (ja) | クロック回復装置 | |
| EP0654907B1 (en) | Clock recovery circuit with matched oscillators | |
| RU2127955C1 (ru) | Способ и устройство выделения тактового сигнала | |
| US20070081619A1 (en) | Clock generator and clock recovery circuit utilizing the same | |
| US8362817B2 (en) | Phase comparator and clock data recovery circuit | |
| KR100261294B1 (ko) | 고속 비복귀 기록 데이터 복구장치 | |
| CN100431268C (zh) | 使用不均衡自动调节相位线路的锁相环 | |
| JP2002094494A (ja) | クロック回復回路 | |
| US7103131B1 (en) | System and method for half-rate clock phase detection | |
| WO2004079907A1 (ja) | 位相比較回路およびｃｄｒ回路 | |
| US11444746B1 (en) | Phasing detection of asynchronous dividers | |
| JP3039526B2 (ja) | Ｐｌｌ回路 | |
| JP6720769B2 (ja) | 信号再生回路、電子装置及び信号再生方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |