TWI220792B - Method for fabricating P-type gate NMOS transistor - Google Patents

Method for fabricating P-type gate NMOS transistor Download PDF

Info

Publication number
TWI220792B
TWI220792B TW092126145A TW92126145A TWI220792B TW I220792 B TWI220792 B TW I220792B TW 092126145 A TW092126145 A TW 092126145A TW 92126145 A TW92126145 A TW 92126145A TW I220792 B TWI220792 B TW I220792B
Authority
TW
Taiwan
Prior art keywords
gate
indium
layer
polycrystalline silicon
type
Prior art date
Application number
TW092126145A
Other languages
English (en)
Other versions
TW200512937A (en
Inventor
Wen-Yuan Yeh
Original Assignee
Promos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Promos Technologies Inc filed Critical Promos Technologies Inc
Priority to TW092126145A priority Critical patent/TWI220792B/zh
Priority to US10/708,175 priority patent/US20050064637A1/en
Application granted granted Critical
Publication of TWI220792B publication Critical patent/TWI220792B/zh
Publication of TW200512937A publication Critical patent/TW200512937A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

1220792 ___案—號92126145__年月日 修正_ 五、發明說明（1) 發明所屬之技術領Μ 本發明是有關於一種半導體元件的製造方法，且特別 是有關於一種具有Ρ型閘極之Ν型通道金氧半導體電晶體的 製造方法。 先前技#ί 金屬氧化半導體電晶體 (Metal-Oxide-Semiconductor Transistor，M0S)是現 在超大型積體電路（V e r y L a r g e S c a 1 e I n t e g r a t i ο η， VLSI)技術中最重要的一種基本電子元件，而所謂的金屬 氧化半導體，指的就是組成M 0S元件的三種基本材料，包 括金屬層（Metal)、氧化層（〇xide)以及半導體層 (Semiconductor)等。而現今的M0S元件多採用多晶矽來 取代舊有的金屬層來和氧化層作接觸，且將些許的雜質摻 入（D 〇 p e )多晶矽層，以降低多晶矽層的電阻值，進而提 高其導電性。因此，所謂的M0S便是由摻雜的多晶矽、二 氧化矽與矽基底所組成的電子元件。 M0S元件基本上可分為三種類型，包括n型通道m〇s
(N-Channel MOS) 、P 型通道 M〇S (P- Channel M0S)以 及互補式（Complementary )M0S等。其中，N型通道M 0S (NMOS )又可視多晶矽層中所摻之雜質種類而分為p型閘 極NM0S與N型閘極NM0S。而在動態隨機存取記憶體 (Dynamic Random Access Memory，DRAM)元件中，通常 係採用NMOS電晶體作為存取開關（Switch)。 今曰的半導體技術正逐漸往次微米的技術發展，然
11836twfl.ptc 第6頁 1220792 _案號92126145_年月日 條正 五、發明說明（2) 而，在逐漸縮小晶片上之元件的同時，M0S元件卻會因其 中之閘極長度的縮小而引起短通道效應（Short Channel Effects )，造成M0S元件無法正常運作。所以通常在縮小 閘極之長度的同時，必須增加通道中的摻質，以抑止短通 道效應的發生。但是通道中若摻入過多的摻質，又會引發 另一個漏電流（leakage current)的問題。在應用於 DRAM元件中的M0S元件若產生漏電流，可能會對DRAM元件 保存資料的能力造成不當的影響。 而習知中發現，在DRAM元件中使用p型閘極NM0S可較 使用N型閘極NM.0S的DRAM元件減少25%的通道摻質，進而 降低漏電流發生的機率，避免因漏電流現象而對DRAM元件 保存資料的能力造成影響。更可以降低在基底表面下約〇 · 04微米深處的電場。然而，習知技術的p型閘極ΝΜ〇§，通 常是使用硼離子作為摻質。且硼離子通常是以離子植入的 方式摻於多晶矽層中，因而容易在多晶矽層中導致晶格產 土缺=，加上硼離子本身容易產生滲透的巧題，於是就會 對7G件的效能產生不良的影響。 發明内衮 一種具有P型閘極之N型 ，可有效地提升元件效 因此，本發明的目的就是提供 通道金氧半導體電晶體的製造方^ 能0 種具有P型閘極之N型通道 能夠減少多晶矽層之晶格 本發明的再一目的是提供一 金氧半導體電晶體的製造方法， 結構的缺陷。
1220792 修正 曰
IM, 9212R14R 五、發明說明（3) 本ί:ίί 一種具有p型閘極之1"型通道金氧半導髏電 晶體的土：方法’此方法係首先提供基底，且 ： 成閘介電f，再於閘介電層上形成銦摻雜多晶矽層=形 著’ n銦摻雜多晶矽層與閘介電層以形成閘極，秋後 再於閘棰兩側之基底中形成N型摻雜區，以形成p ^ N型通道金氧半導體電晶體。 / Μ型閉極之 而根據本發明之一較佳實施例所述，在上述方 更包括在閘介電層上形成銦摻雜多晶矽層之後，且 化銦摻雜多晶石夕層與閘介電層以形成閘極之前，於 = 多晶矽層上形成金屬矽化物層。 ’ 由於本發明在多晶矽層的摻雜製程中，以銦離子 習知所使用的硼離子，所以能夠避免因硼離子渗入 影響元件效能的問題。 & π ^ 本發明還提出一種具有Ρ型閘極型通道金氧半 電晶體的製造方法，此方法係首先提供基底，並於基底上 形成閘介電層，再於閘介電層上形成銦摻轉多晶矽層，且 銦摻雜多晶矽廣係以氣化銦（I nC 1 3 )作為摻雜氣體源，利 用臨場植入摻質之方式，以化學氣相沈積法形成之。接著 圖案化銦摻雜多/晶石夕層與閘介電層以形成閘極，再於閘極 兩側之基底中形成N型摻雜區，以形成P型閘極之N型通道 金氧半導體電晶趙。 而根據本發明之一較佳實施例所述，在上述方法中更 包括在閘介電層上形成銦摻雜多晶矽層之後，且在圖案化 銦摻雜多晶矽層與閘介電層以形成閘極之前，於銦摻雜多
麵 11836twfl.ptc 第8頁 1220792 MM 9212fiu^
五、發明說明（4) 晶石夕層上形成金屬矽化物層。 ^由上述可知，本發明在形成銦摻雜多晶矽時，係採用 臨％植入之方式，將銦離子摻入多晶矽層中，所以不易造 f多晶f層中晶格結構的缺陷。且本發明係採用氣化銦作 為摻雜氣體源，由於氣與氧化矽間具有較佳之附著力，所 以可使多晶矽層因其中之氣而與閘介電層有良好的附著 力。 為讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂’下文特舉一較佳實施例，並配合所附圖式，作詳 細說明如下： 實施方式 第1 A圖至第1 F圖係繪示本發明一較佳實施例的一種具 有P型閘極之N型通道金氧半導體電晶體的製造方法之流程 剖面圖。 請參照第1 A圖，首先提供基底1〇〇，基底10〇例如是p 型基底。接著，在基底100上形成一層閘介電層102 (gate dielectric layer)，而閘介電層1〇2之材質例如是氧化 矽，且其形成方法例如是熱氧化法。當然，閘介電層1 0 2 之材質還可以是其他介電材料，而其形成之方法則視材料 之種類而有所不同。 接著，請參照第1 B圖，在閘介電層1 〇 2上形成一層姻 摻雜多晶矽層104後，再於銦摻雜多晶矽層104上形成一層 金屬矽化物層106。其中，銦摻雜多晶矽層104形成之方法 例如是先以化學氣相沈積法形成一未摻雜多晶石夕層後’以 11836twfl.ptc 第9頁 1220792 ----案號 9?j36li5--一午月 a__ 五、發明說明（5) 離子植入的方式將銦離子摻入未摻雜多晶矽層中而形成 之’然後進行回火處理，使銦摻雜多晶矽層丨〇 4中的晶格 重新排列，減少其晶格中的缺陷。 當然’銦摻雜多晶矽層1 〇 4的形成方法也可以利用臨 場植入銦離子之方式，以化學氣相沈積法形成之。其中， 化學氣相沈積製程採用之氣體源例如是氣化銦（I n C 1 3 ) 及矽烧（SiH4) ’而載氣體（carrier gas)例如是氮氣 及氬氣。此製程例如是先以高於氣化銦之汽化溫度（例如 是攝氏280度）將氣化銦由固體蒸發為氣體，再將其導入化 學氣相沈積製程設備的反應室内進行反應，以在閘介電層 1 〇 2上沈積多晶矽時，同時將銦離子摻入多晶石夕中，而直 接形成銦摻雜多晶矽層104。另外，金屬矽化物層1〇6的材 質包括耐火金屬矽化物，其例如是矽化鎢。金屬石夕化物層 1 〇 6的形成方法例如是化學氣相沈積法。 請參照第1 C圖，接著圖案化閘介電層1 〇 2、銦換雜多 曰曰石夕層1 0 4以及金屬矽化物層1 0 6 ’進而形求閘極結構 1 0 8。其中，圖案化之方法例如是微影及蝕刻製程。 請參照第1 D圖，接著再於閘極結構丨〇 8兩側的基底1 〇 〇 中’分別摻入濃度較淡之N型摻質，以形成淡摻雜區丨丨〇， 此淡摻雜區110即作為淡摻雜汲極區（Light Doped Drain，LDD)。其中，淡摻雜區110的形成方法例如是離 子植入法。 請參照第1 E圖，在閘極結構1 0 8的兩側形成間隙壁 112 ’且間隙壁112係覆蓋住部分之淡摻雜區11〇。其中，
丄220792 五 、發明說明^™~^ ϊ ΐ G2一的/人成Λ法例如是先在基底100上以化學氣相沈 製程移广# \义電曰（未繪不）後，再進行非等向性蝕刻 2除邛分介電層，以形成間隙壁1丨2。 1〇8么匕第厂，再分別於具有間隙壁112之閘極結構 摻雜中摻入濃度較濃之Ν型摻質，以形成濃 中，=ll〇a，進而完成Ρ型閘極iNM〇s電晶體結構。其 雜區lln播ΐ區丨1〇a的形成方法例如是離子植入法，且濃摻 jOa與淡摻雜摻雜區11〇構成源極/汲極區114。 中，ί ί述之具有1^型閘極之N型通道金氧半導體電晶體 明並^ f矽化物層係用以降低閘極結構之電阻值，而本發 其中皆Ϊ ί : ί ϊ #P型閘極型通道金氧半導體電晶體 所需^ ί f 屬矽化物層，熟習此技藝者可視實際製程 層嗒而選擇是否在銦摻雜多晶矽層上配置此金屬矽化物 多曰曰i發明係以銦離子摻雜多晶矽層取代習知硼離子摻雜 無;雜層，而作為⑽03電晶體的閘極。由於銦離子本身並 ^翌f子容易滲透之特性，因此本發明之P型NM0S電晶體 知的P型NM0S電晶體具有較優之效能。 化與f得注意的是’本發明係採用臨場植入之方式，利用 方^氧^沈積法形成銦摻雜多晶矽層。由於以臨場植入之 约^ ^形成之換雜多晶石夕’不必再經過回火製程，因此能 題。而因回火製程參數控制不當所造成的晶格缺陷之問 而且，本發明使用氣化銦作為摻雜氣體源，由於 秒間具有較好的附著力，因此可以増強銦摻雜多晶碎
1220792 _案號92126145_年月曰 修正_ 五、發明說明（7) 層與氧化矽層（閘介電層）間的附著力。 本發明之P型閘極之N型通道金氧半導體電晶體可應用 於例如是動態隨機存取記憶體（Dynamic Random Access Memory，DRAM)中，使DRAM因採用P型閘極而具有較佳之 保存資料的能力，並能夠避免因硼離子的滲透問題而影響 元件的效能。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何熟習此技藝者，在不脫離本發明之精神 和範圍内，當可作些許之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。
11836twfl.ptc 第12頁 1220792 _案號92126145_年月日 修正_ 圖式簡單說明 第1 A圖至第1 F圖是繪示本發明之一較佳實施例的一種 具有P型閘極之N型通道金氧半導體電晶體的製造方法之流 程剖面圖。 【圖式標示說明】 100 :基底 1 0 2 :閘介電層 1 0 4 :銦摻雜多晶矽層 1 0 6 :金屬矽化物層 1 0 8 ··閘極結構 1 1 0 :淡摻雜區 1 1 0 a :濃摻雜區 1 1 2 :間隙壁 1 14 :源極/汲極區
11836twfl.ptc 第13頁

Claims (1)

1220792
1· 一種具有P型閘極之N贺通道金氧半導體電晶體的製 造方法，該方法包括： 提供一基底； 於該基底上形成一閘介電層， 於該閘介電層上形成一銦摻雜多晶矽層； 圖案化該銦摻雜多晶矽層與該閘介電層以形成一閘 極；以及 於該閘極兩側之該基底中形成一N型摻雜區。 2 ·如申請專利範圍第1項所述之具有P型閘極之n型通 道金氧半導體電晶體的製造方法，f中於該閘介電層上形 成該銦摻雜多晶矽層之方法包栝臨場植入銦離子之化學氣 相沈積法。 3 ·如申請專利範圍第1項所述之具有P型閘極之N型通 道金氧半導體電晶體的製造方法，其中於該閘介電層上形 成該铜換雜多晶碎層之方法包括· 於該閘介電層上形成一未#雜多晶石夕層；以及 於該未摻雜多晶矽層植入銦離子。 4·如申請專利範圍第1項所述之具有P型閘極之N型通 道金氧半導體電晶體的製造方法，其中於該閘介電層上形 成該銦摻雜多晶矽層之後與形成該閘極之步驟之前更包括 於該銦摻雜多晶矽層上形成一金屬矽化物層。 5·如申請專利範圍第4項所述之具有P型閘極之N型通 道金氧半導體電晶體的製造方法，其中於圖案化該銦摻雜 多晶石夕層與該閘介電層以形成該閘極之步驟中，更包括囷
11836twfl.ptc 第14頁 1220792 ----- 案號 92126145 Λ_日 鉻不__ 六、申請專利範圍 案化該金屬碎化物層。 6·如申請專利範圍第4項所述之具有P型閘極之N型通 道金氧半導體電晶體的製造方法，其中該金屬矽化物層之 形成方法包括化學氣相沈積法。 7 ·如申請專利範圍第4項所述之具有P型閘極之N型通 道金氧半導體電晶體的製造方法，其中該金屬矽化物層之 材質包括矽化鎢。 8· —種具有P型閘極之N型通道金氧半導體電晶體的製 造方法，該方法包括： 提供一基底； 於該基底上形成一閘介電層； 於該閘介電層上形成一銦摻雜多晶矽層，該銦摻雜多 晶矽層係以氣化銦（InCl3)作為摻雜氣體源，利用臨場植入 摻質之方式，以化學氣相沈積法形成之； 圖案化該銦摻雜多晶矽層與該閘介電層以形成一閘 極；以及 於該閘極兩側之該基底中形成一N型摻雜區。 9·如申請專利範圍第8項所述之具有P型閘極之N型通 道金氧半導體電晶體的製造方法，其中於該閘介電層上形 成該銦摻雜多晶矽層之步驟中，包括預先將氣化銦（IriCl3) 蒸發，再導入反應室。 10·如申請專利範圍第9項所述之具有P型閘極之N型通 道金氧半導體電晶體的製造方法，其中預先將氣化銦 (I11CI3)蒸發之溫度為28〇〇c左右。
第15頁
•如申請專利範圍第8 “導體電晶體的製造 播雜多晶矽層之後與 推雜多晶矽層上形成 •如申睛專利範圍第1 氧半導體電晶體的製 石夕層與該閘介電層以 該金屬矽化物層。 、如申請專利範圍第1 氧半導體電晶體的製 方法包括化學氣相沈 •如申請專利範圍第1 氧半導體電晶體的製 包括石夕化鎮。 道金氧 成該銦 於該銦 12 通道金 雜多晶 圖案化 13 通道金 之形成 14 通道金 之材質 項所述之具有Ρ型閘極之Ν型通 方法，其中於該閘介電層上形 形成該閘極之步驟之前更包括 一金屬矽化物層。 1項所述之具有ρ型閘極之Ν型 造方法，其中於圖案化該銦摻 形成該閘極之步驟中，更包括 1項所述之具有ρ型閘極之Ν型 造方法，其中該金屬矽化物層 積法。 1項所述之具有ρ型閘極之Ν型 造方法，其中該金屬矽化物層 15· —種具有ρ型閘極之ν型通道金氧半導體電晶體的 製造方法，該方法包括： 提供一基底； 於該基底上形成一閘介電層； 於該閘介電層上形成一銦摻雜多晶石夕層，其中於該閘 介電層上形成該銦摻雜多晶矽層之方法包括以氣化銦 (InCl3)作為摻雜氣體源，利用臨場植入摻質之方式，以化 學氣相沈積法形成之； 於該銦摻雜多晶矽層上形成一金屬i夕化物層； 圖案化該金屬矽化物層、該銦摻雜多晶石夕層與該閘介
11836twfl.ptc 第16頁 1220792 -----9219Q145 年 a g__ 六、申請專利範圍 電層以形成一閘極；以及 於該閘極兩側之該基底中形成一N型摻雜區。 1 6·如申請專利範圍第1 5項所述之具有P型閘極之N型 通道金氧半導體電晶體的製造方法，其中以氣化銦（InCl3) 作為播雜氣體源時，須將氣化銦（InCU)以2 8 0 °C左右之溫 度預先蒸發。 ' 、、、17·如申請專利範圍第15項所述之具有P型閘極之N型 通道金氧半導體電晶體的製造方法，其中於該閘介電層上 形成該銦摻雜多晶矽層之另一方法包括： 於該閘介電層上形成一未摻雜多晶矽層；以及 於該未摻雜多晶矽層植入銦離子。 、、、I8·如申請專利範圍第17項所述之具有P型閘極之N型 通道金氧半導體電晶體的製造方法，其中於該未摻雜多晶 石夕層植入銦離子之步驟之後，更包栝進行一回火製程與一 清洗製程。 、、1 9 ·如申請專利範圍第丨5項所述之具有P型閘極之N型 通道金氧半導體電晶體的製造方法，其中該金屬矽化物層 之材質包括矽化鎢。
第17頁
TW092126145A 2003-09-23 2003-09-23 Method for fabricating P-type gate NMOS transistor TWI220792B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW092126145A TWI220792B (en) 2003-09-23 2003-09-23 Method for fabricating P-type gate NMOS transistor
US10/708,175 US20050064637A1 (en) 2003-09-23 2004-02-13 [method of manufacturing nmos transistor with p-type gate]

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW092126145A TWI220792B (en) 2003-09-23 2003-09-23 Method for fabricating P-type gate NMOS transistor

Publications (2)

Publication Number Publication Date
TWI220792B true TWI220792B (en) 2004-09-01
TW200512937A TW200512937A (en) 2005-04-01

Family

ID=34114745

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092126145A TWI220792B (en) 2003-09-23 2003-09-23 Method for fabricating P-type gate NMOS transistor

Country Status (2)

Country Link
US (1) US20050064637A1 (zh)
TW (1) TWI220792B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6639751B2 (en) * 2001-10-19 2003-10-28 Spectra Logic Corporation Data cartridge library
US20050280100A1 (en) * 2004-06-17 2005-12-22 Michael Artaki Laterally diffused MOS device
WO2007085008A2 (en) * 2006-01-20 2007-07-26 Advanced Technology Materials, Inc. Apparatus and method for use of indium chloride to deliver indium vapor to ion source
KR100808603B1 (ko) 2007-03-14 2008-02-29 주식회사 하이닉스반도체 모스펫 소자 및 그의 제조방법
JP2013051250A (ja) * 2011-08-30 2013-03-14 Elpida Memory Inc 半導体装置及びその製造方法
US11587869B2 (en) * 2019-10-31 2023-02-21 Ablic Inc. Semiconductor device and method of manufacturing the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0942460A1 (fr) * 1998-03-13 1999-09-15 STMicroelectronics SA Procédé de formation d'une couche de siliciure de titane de faible résistivité sur un substrat semiconducteur de silicium et dispositif obtenu
US6455330B1 (en) * 2002-01-28 2002-09-24 Taiwan Semiconductor Manufacturing Company Methods to create high-k dielectric gate electrodes with backside cleaning
JP2003282875A (ja) * 2002-03-27 2003-10-03 Toshiba Corp 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
US20050064637A1 (en) 2005-03-24
TW200512937A (en) 2005-04-01

Similar Documents

Publication Publication Date Title
US7271044B2 (en) CMOS (complementary metal oxide semiconductor) technology
TWI315083B (en) Offset spacers for cmos transistors
KR100775965B1 (ko) 모스 트랜지스터 및 그 제조 방법
JP5270086B2 (ja) ｐＦＥＴ材料としての金属酸窒化物を用いた半導体構造およびその製造方法
US9337108B2 (en) Semiconductor device with metal gate and high-k dielectric layer, CMOS integrated circuit, and method for fabricating the same
JP5427148B2 (ja) 半導体装置
KR20080094894A (ko) 도전성 전극의 일함수를 변경하기 위한 금속 불순물 도입
JP2006148077A (ja) 延伸スペーサを利用した半導体デバイスおよびその形成方法
JP2007005534A (ja) 半導体装置
JP2004158487A (ja) 半導体装置の製造方法
JP2008518487A (ja) 高誘電率ゲート誘電体層及びシリサイドゲート電極を有する半導体デバイスの製造方法
JP2007220755A (ja) 半導体装置及びその製造方法
US7935591B2 (en) Method for fabricating PMOS transistor and method for forming dual gate using the same
JP2009181978A (ja) 半導体装置およびその製造方法
US20080142910A1 (en) Semiconductor device
KR100753558B1 (ko) 씨모스 트랜지스터 및 그 제조 방법
KR100791007B1 (ko) 금속 실리사이드 나노 결정을 구비하는 비휘발성 메모리소자, 상기 금속 실리사이드 나노 결정 형성 방법 및 상기비휘발성 메모리 소자의 제조방법
TWI220792B (en) Method for fabricating P-type gate NMOS transistor
US8928051B2 (en) Metal oxide semiconductor (MOS) device with locally thickened gate oxide
JP2009054609A (ja) Ｐチャネルｍｏｓトランジスタ、ｎチャネルｍｏｓトランジスタ及び不揮発性半導体記憶装置
KR100725369B1 (ko) 다층 게이트 구조를 구비하는 반도체 소자 및 그 제조 방법
JP5063913B2 (ja) 多層ゲート構造を備える半導体素子及びそれの製造方法
KR100586178B1 (ko) 쇼트키 장벽 관통 트랜지스터 및 그 제조방법
TW502323B (en) Si stacked gate structure of P-type MOSFET
CN102054680A (zh) 一种克服钼基金属栅叠层结构制备中钼与硅反应的方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees