TW591510B

TW591510B - Control method for data transfer control unit

Info

Publication number: TW591510B
Application number: TW092105981A
Authority: TW
Inventors: Takeo Kusumi
Original assignee: Nec Electronics Corp
Priority date: 2002-03-19
Filing date: 2003-03-18
Publication date: 2004-06-11
Also published as: JP3703439B2; US7249237B2; US20030182506A1; JP2003271536A; TW200305818A

Description

五、發明說明（1) 一、【發明所屬之技術領域】本發明係關於一種用以控制一資料傳輪栌制單元之担機等之裝置讀取資料，並接受來自二、【先前技術】普及近表的資訊電子設備已相當位化資料為基❹運作。 >數的#訊電子設備能夠以數為大知備連結如硬碟機等之裝置亦日益增加的資料傳輸量 f機等裝置讀取時，導因於處理較高傳輸迷率之P 2貝料傳輪之介面係基於能夠控制該介面，中η::控制上述介面之主機方，為作。然而’由於要求較高；：二料傳輸程序的控制工處理量每單位時間電腦所能處理資料傳輸之主機執行傳輪控制程序的影變 =里酼之下降。於由問題。 y"下，這種情形成為嚴重的習知之資料傳輸栌第07—0 1 3898號或曰本1開早專^八露於如日本公開專利公報知之資料傳輸控制單元將表；=1"45091號中。習圖3顯示一習知範例中之資料值^至圖6說明如下。圖！至則顯示習知範例中另一資料專上控制單元’而圖4至圖6 圖，顯示習知範例中資輸控制單元。圖1為—_ 貝科傳輪控制單元之結構圖2:構 59l5l〇五、發明說明（2) 知範射f料傳輸控制單元之運作；而圖元之’、、、》卢作曰列圖表’顯不習知範例中資料傳輸控制單

。同樣地’圖4為一架構圖，顯示習知範例中另一負料傳輸控制單元之社槿· R 羽+ M ; 心、、口稱，圖5為一流程圖，顯示上=!f 一資料傳輸控制單元之運作；而圖6則為- 示習知範例中另-資料傳輸控制單元之如圖1所示，大型積體電路】為一上層主機，例如個人電腦等，#包含—中央處理單元Π作為控制單元，以及一用以控制例如硬碟機或光碟機等之ATA (Advanced Technology Attachment，進階技術接附規格）/ΑΤΑρι (Advanced Technology Attachment Packet Interface，進階技術接附封包介面規格）裝置2之作業的 ΑΤΑ主機控制器3。而經由ATA主機控制器3自ΑΤΑ/ΑΤΑΠ裝置2中之儲存媒體讀取資料之程序或資料傳輸程序，係依據來自於中央處理單元10之指令而執行。 μ 於圖2中，步驟Α1至Α6與Α8係關於中央處理單元1〇針對建構於大型積體電路1中之ΑΤΑ主機控制器3之一控制流程。又’步驟Bl、Β2與Β7係關於ΑΤΑ主機控制器3之一控制流程。於此，用於本發明中之資料傳輸意指傳輸資料^特別是指當上層主機1自ΑΤΑ/ΑΤΑΡΙ裝置2讀取資料時。步驟Α1為中央處理單元10於ΑΤΑ/ΑΤΑΡΙ裝置2上設定資料傳輸所需之參數，包含資料傳輸中之啟始區段碼、區段大小、資料量大小與狀態等，俾以執行資料傳輸程序。第7頁 JL· 發明說明（3) 料傳輪所需2 處：：7010於ATA主機控制器3上設定資之資料量：含至ata/atapi裝置2的資料傳輸中步驟Α3“ί ί 俾以執行資料傳輸程序。步驟Α^ίΐϊί;單元1〇經由ΑΤΑ主機控制器3寫入以 ατ"ατ二裝疋置=數啟始實際上傳輸程序之指令至驟A3!r:i=::ATA/mPI裝置2是否正常地接受步 ^ ^ ^序的啟始動作之流程目標。步驟A5為將ATA主機控制器3 式）以使ΑΤΑ主機控制器3開始讀取資料專輸模式“取模 ATA/ATA^rm ==:單:1 : J :ΑΤΑ 主機控制器3 自之中斷訊號。、夸偵測來自於ΑΤΑ/ΑΤΑΡΙ裝置2 接著，於傳輪預先設定之讀取容量的 =ΓΛ，，_ταρι裝置2發出中斷訊號機控制器3中之緩7記傳:體W料J否儲存於設置於ΑΤΑ主體6狀態的暫存器之值。接亦即讀取-指示緩衝記憶判斷緩衝記ί!體6之狀態是 Κ驟Α 8莫於步驟A 9 體6之狀態為空置狀態，中:如果緩衝記憶下來則執行傳輸終止程序斷备序將啟始（未圖示）。接 ΑΤΑ主機控制器3藉由接受來自驟Α5之指令，於步將本；於步式。意即，ΑΤΑ主機控制μ 轉換為資料傳輸模市j 轉換為資料傳輸模式。 591510 五、發明說明（4) 於步驟B2，ΑΤΑ主機控制器3依據ΑΤΑ協定執行資料傳輸程序，以自ATA/AT API裝置2讀取資料。接著，於步驟 B7，依據於步驟A2所設定之資料大小，判斷步驟B2是否需重複執行。依循此種方式，作為主機之大型積體電路1得以自AT A/AT API裝置2讀取資料。然而，先前技術具有下列缺點。即，於步驟A8與A9，由於中央處理單元10針對ΑΤΑ主機控制器3狀態之輪詢程序 (polling process)，將出現資料傳輸速率降低的問

題，直到於步驟A9識別出ΑΤΑ主機控制器3中之緩衝記憶體 6的狀態為空置狀態為止。 — 意即，如圖3之時間序列圖表所示般 I /V、万^一吞ΐ 序中之週期D8伴隨著一中央處理單元匯流排9之上之一料訊號17，週期D8與資料傳輸週期於中央處理單元匯a 9上同時發生，導致資料傳輸速率降低的問題。此外，於先前技術中，中央處理單^ 、=衝記憶體6之狀態的輪詢程序，而是於ΑΤΑ二二2 發出中斷訊號後等待一段固定的時間後始進行。裝置然而，於此種情況下，由於ΑΤΑ幸撒仃。

憶體6的大小或中央處理單元匯流排9之工遠裔3 =緩衝1 需要個別設定自識別到中斷至啟始 =速率的不同輪詢程序之間的時間安排。當ΑΤΑ主 \憶。體6之狀態的系統，由於處理方式隨著系統而有所工J态3轉移至其4 失去控制程式之可攜性（移轉性）的缺=的緣故，存在^ 如圖4所示，為解決上述問題，為夫口靶例中使用設置

第9頁 591510 發明說明遮蔽電路13以遮蔽輸入到ΑΤΑ/ATAPI裝置2之中斷訊號12，直到ΑΤΑ主機控制器1 6中之傳輸結束為止的方法。藉由使用自緩衝記憶體6所輸出，並指示緩衝記憶體6為空置狀態之一空置狀態訊號14 (請參閱圖4)，由ατα/ΑΤΑΡΙ裝置2 所輸出之中斷訊號12得以控制之。意即，當一屬於ΑΤΑ主機控制器16内部訊號之先進先出（FIF〇，First In First Ou t )佇列空置狀態訊號1 9為「高」（[j )時，基於圖6中來自於ΑΤΑ匯流排15之中斷訊號12，一中斷訊號2〇將輸出至中央處理單元匯流排9。相對應地，於圖5中則加入用以遮蔽中斷訊號12之步驟Β10，與於步驟“之後用以移除中斷訊號12之遮蔽的步驟Β11。因此，可實現減免圖1中於步驟Α8與Α9中央處理單元10針對ΑΤΑ主機控制器16之輪詢程序，並避免資料傳輸速率下降。然而，當來自於ΑΤΑ/ΑΤΑΡΙ裝置2之中斷訊妒視ΑΤΑ主機控制器1 6中之緩衝記憶體6的狀態而被遮蔽時'如 ΑΤΑ/ΑΤΑΡΙ裝置2因資料傳輸錯誤而產生中斷，運用資料傳輸方式存在中斷訊號於緩衝記憶體6空置狀態前益法識別的缺點。因此’由中央處理單元10所處理之錯誤處理程序隨之延誤，導致系統效能下降等不便。如果經由中央處理單元匯流排9之資料傳輸非為某些緣由，則中 ^ 全不被識別，導致系統被凍結的問題。〜、兀三、【發明内容】本發明之目的之"""^為提供一資料傳仏咖止丨。r 寸得輪控制單元之控制

卫·、f叨說明（6) :法’其可抑制資料傳輸速率下降的情形且運作維持穩輸控制方法本=:2:了-個用以控制資料傳輸的資料傳的控制單元，ί= 一用以控制一上層主機本身之：ΐ 大小之資料至一裝=置讀取預先決定資料量之主機控制器的緩衝記憶“，並：：裝置作業 2控制器後’接受-自上述裝置發出=傳輪資料予包含一資料讀取限制步驟，其係為。控制方法憶體中遺留—部分從±述裝置之^ ^ 1器内之緩衝記量、而依所需之每單位量讀；先：：的讀取預定資料係為控制單元讀取暫存於緩衝記怜體;C輸步驟，其驟’其係為主機控制器偵測?資=偵測步以及一剩餘資料讀取步驟，1 f體疋否為空置狀態；摘測步驟摘測到緩衝記憶體^空n緩衝記憶胃資料量自上述裝置讀取與讀取預定資G旦=L，則由主機控制器的資料至緩衝記憶體中。里的剩餘資料部分相對應一此時，於資料讀取限制步驟，遺資料的資料量以讀取之最小單位為A :上述裝置之部分此外，本發明亦提供一用以控二輸控制方法，其係藉由一用以控7 —貝料傳輸之一資料傳的控制單元，以便控制單元自— ^層主機本身之作業大小之資料至一裝設於上層主機2置讀取預先決定資料量用以控制上述裝置作業 591510 五、發明說明（7) — j主機控制器的緩衝記憶體中，而主機控制器寫入一循環冗餘碼（CRC，Cyclic Redundancy Code)值於上述裝置中，且控制單元接受自已接收循環冗餘碼值之上述裝*置所考X出之中斷，其中循環冗餘碼值為傳輸所讀取之資料時之錯誤偵測資料。控制方法包含一資料完全讀取步驟，其係為由主機控制器自上述裝置讀取讀取預定量當中的全部資 :斗=緩衝記憶體中；一資料傳輸步驟，其係由控制單元讀取暫時留存於緩衝記憶體中每單位量之資料；一與資料傳輸步驟平行進行之緩衝記憶體資料量偵測步驟，S係由主機控制器偵測緩衝記憶體是否為空置狀態；以及一循環冗餘碼寫入步驟，其係為如於緩衝記憶體資料量偵測步驟偵測到緩衝記憶體為空置狀態，則主機控制器便將循環冗餘碼值寫入上述裝置。、茲將參照附隨的圖示，以說明本發明。在圖示中，似的參考符號指示類似的元件。四、【實施方式】

本發明係為一控制單元之控制方法，用以使資料傳輸至如硬碟機與光碟機等符合ATA (Advance(i Techn〇1〇gy ’ Attachment，進階技術接附規格）/ATApi (Advanced

Technology Attachment Packet Interface，進階技術接包介面規格）標準之儲存裝置。申言之，本發明係為二讀取控制方法，用以於傳輸終止前立即自儲存裝置讀取資料’以使資料傳輸之執行不致造成傳輸速率下降，詳如

第12頁

丄J 五、發明說明（8) 以下所述。第一請參閱圖7至圖9所示” 實施例之資料傳輸罝：以下將說明-依據本發明第一實施例之資料傳輪押凡。圖7為顯示依據本發明第一依據本發明第一每二早疋的結構之架構圖。圖8為顯干圖。_顯示心元的訊號運作之時間序列圖。實施例之身料傳輸控制單首先，以下將概述第一竇咬料讀取電路的運作之流：圖實：例。凊參閱圖8顯示-資機控制器3暫」亭對於ATA/ATAPI裝置2之資料貝傳輸寺控，=主，後先刚讀取之資料自一緩衝記憶體6傳輸至一中央 :理單：10。接著’如果緩衝記憶體6為空置狀態，"A主機控制器3恢復資料傳輸控制以再次自ΑΤΑ/ΑΤΑρι裝置2 取資料。 ^ 從而，可隨時抑制對於ΑΤΑ主機控制器3狀態之輪詢程序（polling process )，直到識別出ΑΤΑ主機控制器3中之緩衝記憶體6之狀態為空置狀態為止，因此避免了資料傳輸速率的下降。此外，申央處理單元丨〇亦能夠立即識別出導因於資料傳輸過程中之錯誤所產生的中斷。結構如圖7所示 ’本發明之一資料傳輸控制單元係設置於 i^mi ικΜίι 第13頁 591510 五、發明說明（9) 一如大型積體電路丨等之上層主機中，並具有控 ATA/ATAPI裝置2之功能。申言之，本發明之資料傳輸控制單元包含中央元10，其係作為控制上層主機！本身運作的控制元，及ΑΤΑ主機控制器3，其#柞盔k在丨Μ文！_ β 裝置2之運作的主機控其帝Γ器作為控制供予上層主機1之某些 ΑΤΑ/ΑΤΑΡΙ裝置2係為符合ΑΤΑ/ΑΤΑρι標準光碟機。而ΑΤΑ/ΑΤΑΡΙ裝置2係、、經由一m匯流排 ΑΤΑ主機控制器3。逆按至 ΑΤΑ匯流排15包含一符合ΑΤΑ標準之控制訊號、一傳遞資料之資料訊號η以及一中斷訊號12。於大型積路1中’ ΑΤΑ主機控制器3與中央處理單元1〇係經由一中處理單元匯流排9相連接。中央處理單元匯流排9包含一、、Ιίί理：疋1〇至ΑΤΑ主機控制器3之控制訊號、-用以傳遞負料之 > 料訊號1 7以及一中斷訊號1 。 ΑΤΑ主機控制器3之、结構如下所述。即ΑτΑ主機控制器3 包3 -利用ΑΤΑ匯流排15以傳遞資料之m介面部4、一利用中央處理單元匯流排9傳遞資料之中央處理單元介面 5、:用以暫存傳輸至ΑΤΑ匯流排15與中央 9的資料之緩衝記憶體6、以及一用以控制m匯中央處理單元匯流排9運作之控制部7。一 Μ昧ί 記憶體6之控制部7具有一週期等待訊號Β，暫時#止來自於緩衝記憶體6經由m匯流排15之資料傳輸。用以暫存經由m®流排15與中央處理單元匯流排9所

I 第14頁 591510 五、發明說明（ίο) 傳輸的資料之緩衝記憶體6係由一依據輸入順序處理資料之先進先出（FIFO，FirSt In First 〇ut)佇列8所組成。於此，以下將說明資料傳輸控制單元之基本功能。嘗先，ΑΤΑ主機控制器3具有依據來自於中央處理單元1〇之指 =，自ΑΤΑ/ΑΤΑΡΙ裝置2讀取資料至緩衝記憶體6中之功能。應用此種方式，來自於ΑΤΑ/ΑΤΑΡΙ裝置2的資料將首先被讀取至緩衝記憶體6中。又，中央處理單元1〇具有讀取館存於緩衝記憶體6中的資料，以及管控ατα/△ TAPI裝置2 於傳輸資料至ΑΤΑ主機控制器3之後所輸出之中斷的功能。從而’中央處理單元10能夠自ΑΤΑ/ΑΤΑΡΙ裝置2讀取資料，並管控來自於ΑΤΑ/ΑΤΑΡΙ裝置2之中斷。然而，如上所述地存在輪詢程序所生關於遲延的問題。於此實施例中，ΑΤΑ主機控制器3更具有··一資料讀取限制功能’其係為主機控制器3内之緩衝記憶體6中遺留一部分從ΑΤΑ/ΑΤΑΡΙ裝置2之預先設定的讀取預定資料量、而依所需之每單位量讀取資料；以及一剩餘資料讀取功能，其係藉由將緩衝記憶體6中之資料傳輸至中央處理單元 10 ’而债測緩衝記憶體6為空置狀態，並從ΑΤΑ/ΑΤΑρι裝置 0將相當於讀取預定資料量之剩餘部分的資料讀取至緩衝記憶體6中。輔以這些功能，於本實施例中之資料傳輸控制單元以如下所述之方式運作。於此種關係中，提供予中央處理單兀10與ΑΤΑ主機控制器3之功能係以將渠等之功能程式合併

第15頁 591510

為一運作處理部分（中央處理單元10太身之控制部7 ) 、— 于儿1 u本身或緩衝圯憶體β 積體電路1中：方3二：署：該等程式係預先儲存於大型 /之一儲存裝置中（未圖示）。㈢則#參閱圖8與圖9，本發明之篦奢妳糊^、富☆攸於以下作詳細的π日日 +知/之第一實施例之運作將内容期Η :❸'兒月。圖9為一時間序列圖，顯示圖8處理間’經由ΑΤΑ匯流排與中央處理單元匯流排的訊號

元ίο ί ?二於圖8 ’步驟A1為如圖7所示般，於中央處理為所傳輸之對象ATA/ATAPI裝置2上設定資料傳赛，而j數’包含資料傳輸中之—啟始區段碼、―區段^ 小 =貝料量大小與一狀態等。此時，ATA/ATAPI裝置2依據一ATA/ATAPI裝置2之傳協疋：將一指示實際上欲傳輸之區段的啟始位址之區段f f =及一指不自此區段碼開始欲傳輸之區段數量的區我大小寫入由針對ATA/ATAPI装置2所訂定之AT 之一暫存器中。干叮疋義

步驟2為設定資料傳輸所需之參數，包含至ATA/atapi 裝置2之資料傳輸中之一資料量大小與一狀態，以於ata主機控制器3上執行資料傳輸程序。此處，中央處理單元1 〇，步驟Α1所設定之區段大小與每一區段之資料量計算資料量大小’並將其設定於ΑΤΑ主機控制器3上。步驟A3為中央處理單元1〇以與ΑΤΑ標準相符之傳輸方式寫入一指令至一ATA/ATAPI裝置2之暫存器中，以指示啟始至ATA/ATAPI裝置2之實際傳輸程序。此時，將讀取一

第16頁 591510 五、發明說明（12) ATA/ATAPI裝置2之狀態暫存器，以確認於步驟…之傳輸程序的啟始是否正常地由ATA/ATAPI裝置2所接收。於此，如果發生錯誤’資料傳輸程序將立即暫停以進行一錯誤程序 (步驟A4 )。如果並無錯誤產生，則一資料傳輸模式（讀，模式）將於步驟A5設定至ΑΤΑ主機控制器3，以便ΑΤΑ主機控制器3傳送用以傳輸資料之上述狀態予ΑΤΑ/ΑΤΑΡΙ裝置

、如，9所示，上述步驟係於中央處理單元匯流排9之一運作狀悲C7下之一時段S4期間内執行。其後，於完成步驟之後’運作過程進行至偵測來自於ΑΤΑ/ATAP I裝置2之中斷=號的步驟。而如圖g所示，此步驟係於中央處理單元匯流排9之一運作狀態C7下之一時段S5期間内執行。接著，於步驟B2，將依據ΑΤΑ協定進行資料傳輸至 ΑΤΑ/ΑΤΑΡΙ裝置2。於此，由於ατα/ΑΤΑΡΙ裝置2與ΑΤΑ主機控制器3已於步驟八3與人5轉變為資料傳輸模式，因此渠等將針對=貝料傳輸執行交握商議（hand shaking )，以依據步驟A2與A3所設定之資料量大小傳輸資料。

、如圖9所示，該等步驟係於中央處理單元匯流排9之一運作狀態C7下之一時段S5期間内，以及ATA匯流排15之一運作狀態C3下之一時段si期間内執行。此時，步驟B2將重 f執行直到於步驟B3所欲傳輸之資料量大小剩餘一個字元為止（資料讀取限制步驟）。

、意即，於步驟A2與A3所設定之資料量大小的所有資料並非一次加以傳輸，而是以將部分資料留存於AT A/AT API

第17頁 591510

ΐ J2:的二式一將其讀入緩衝記憶體6中。於此使用之術語士，-所能讀取之最小單位的資料。舉例而口個子兀荨同於32位元。即η輪之資料的資料量大小僅剩餘-個字元時，期Ι)2: Γ所示之m匯流排15之-資料訊號11中之-週將轉】為「ΐΑΤΑΛ1控t1器3内部訊號之週期等待訊號19 肝釋^马回」（「Η」）（上升態）。 Q Φ ^於、週期等待訊號19為「高」之時段中時（請參閱圖 m mi #ATA匯流排15之資料訊號11被當作等待訊號使 ΙΪα ATAy" D2 ° 5 , 自ATA/ATAPI裝置2讀取資料的動作便一度暫停。押此時，於步驟B2自ATA/ATAPI裝置2傳輸至ATA主機控制菇3之資料儲存於為ATA主機控制器3所準備之緩衝記憶體6中。中央處理單元10則經由中央處理單元匯流排9讀取此儲存資料直到緩衝記憶體6空置狀態為止（資料傳輸程序）。 △當緩衝記憶體6之控制部7識別出緩衝記憶體6為空置狀癌、時（緩衝記憶體容量偵測程序），即，如圖9所示般當中央處理單元匯流排9上之資料訊號1 7之週期D3結束

時，週期等待訊號1 9將轉變為「低」（「L」）（下降訊號）。。從而，所剩餘的一個字元的資料自AT A/AT API裝置2傳輸至ΑΤΑ主機控制器3，即，如圖9所示，資料訊號u之週期D2自等待狀態脫離，週期D2結束（剩餘資料讀取程序

第18頁 591510 五、發明說明（14) 暫存如所示2央處理單元10讀取儲存於緩衝暫t 中一個字元的資料，完成中央處理單元匯流排9上之資料訊號17之週期D4。 a肌排g上予ΑΤΑ如主圖機9 LV如··1裝置2將所有資_ 15之運:上:則經過一輸出中斷訊號之ΑΤΑ匯流排二匯流排15之中斷制唬），以通知ατα主機控 u, 生。意即，上述作業係於ΑΤΛ匯流排丨5之運作狀悲C3 =回復時段83中一中斷訊號輪出時間。接著，如圖9所示，ΑΤΑ主機控制器3接收來自於 Γ上ΓΑΡ中1 ϊ置2之中斷訊號12 ’並將中央處理單元匯流排 ATA/aH處驶理早7010接到此訊號，結束步驟A6，並讀取二Λ置2之狀態暫存器，以判斷資料傳輸是否為正 ϋΛ^圖9所示，運作過程進行至中央處理單元匯 ΞΓ輸·大束態C7中之一狀態S6。如果沒有錯誤，則資 =此種方式，於正值ΑΤΑ主機控制器3内之資料傳輪妹資次的傳輸時，使來自於ΑΤΑ/ΑΤΑΡΙ裝置2的二[ί ϊ次i專待。如果緩衝記憶體6成為空置狀態則執 =最後的貝料傳輸的步驟被添補上去，因之，直到最炊負科傳輸至緩衝記憶體6為止，並未有來自於ata/atap、 591510 五、發明說明（15) 置2之中斷程序的輸出。相應地，減免中央處理單元1〇對 ΑΤΑ主機控制器3之狀態的輪詢程序是可行的。由ΑΤΑ/AT API裝置2所傳輸的最後的資料為一個字元。因此於其傳輸至緩衝記憶體6後，上述資料便立即被傳輸至中央處理單元1〇。即便輸出一中斷，A主機控制器3 衝=憶體6的狀態亦立即成為空置狀態。因此，輪詢 ^ /、=貝料傳輸並未同時於中央處理單元匯流排9上執订’因t又有效地抑制資料傳輸速率的下降是可行的。 n f緩,°己憶體之大小或中央處理單元之效能而定，上同。一般而言’在CPU10於ATA主機控制資料傳輸期間檢測動2=2千位兀組（Kbyte)、而於傳輸資料之大小個週期執行一次的情況下’如的大小，傳輸速率較衝器之大小’則不問資料量資料之大小大於或C術可增加大約10%。當傳輸百萬位元組（Mbne)的、衝器之大小’於資料量大小為1 傳輸不進行輪冑μ ’針對最後512千位元組的大約5 %。因之傳輸速率較諸習知技術可增加

於先别技術中，^目Λ Φ A 的狀態而定，必須具右jA主機控制器3中之緩衝記憶體6 置2中斷訊號，使、其益\一播用以遮蔽一來自於ATA/ATAPI裝蔽電路。、.，，、去傳遞至中央處理單元10之單一遮於本發明中，並不愛能夠立即識別出導因於；：：：路’ ®之：央處理單元10 貝科傳輸期間之錯誤而產生之中

591510 五、發明說明（16) 斷。因此，降低錯誤中此外，於本發明：斷；理過程中之延誤是可行的。傳輸結束之前剩餘的U =值ATA主機控制器3中之資料於缕偷々陪縣β i的一次傳輸時，資料傳輸—度等待，廿驟”。…“空置狀態時執行最後的資料傳輪的步' 之狀K空==ATA主機控制器3中之緩衝記憶肩對ΑΤΑ主機批制·^夺為止，無須隨時由中央處理單元丨〇針中央處理：一1二之狀態執行輪詢程序’因之-用以讀取針斟ί仙I兀L排9上之程式的唯讀記憶體存取程序或 "面之控制程序與輪詢程序並不會同時於中央處 $早元匯流排9上執行。因此，得以提升如系統穩定性等整體糸統之效能。、此傳輸控制方法係以自ΑΤΑ/AT API裝置2傳輸資料之次數為基礎進行控制，而與用於ΑΤΑ主機控制器3之缓衝記憶體6的大小無關，因此無須倚靠傳輸的時間安排。因此，具有無須視用於ΑΤΑ主機控制器3之缓衝記憶體 6的大小而定，更動流程之時間安排的效果。意即，本控制單元與方法能夠應用於所有的ΑΤΑ/ΑΤΑΡΙ裝置2，具有更大的普遍性。第，一貫施例請參閱圖1 〇至圖11，以下將說明本發明之第二實施例。圖1 0為顯示本發明第二實施例之運作的流程圖，而圖 11為顯示第二實施例中訊號運作的時間序列圖。

第21頁 591510 五、發明說明（17) 本發明第二實施例之結構基本上與第一實施例之灶構相同。然而，於本發明第一實施例之結構中，於步$ 餘之資料量大小或來自於ATA/ATAP I裝置2尚未讀取之資料量為一個字元，而如圖10所示，於本發明第二實施之社構中，於步驟B6剩餘之資料量大小為二個字元。 " 於圖11中，針對ΑΤΑ匯流排15上之資料訊號u，於輸貧料剩餘二個字元時，即，當ATA匯流排〗5上之期為週期D1時，週期等待訊號丨9轉變為「高」。、’ ° f參考圖10所示，以下將詳細說明其。。於圖1〇中，y驟人1至步驟A6係關於中央處理單元1〇之一程’供建構於大型積體電路i中之m ; m/ATAPI裝置2的運作。又，步驟B1、Bm 關於ΑΤΑ主機控制器3之一控制流程。 Bl、B6係驟All匕於士發明之第二實施例中，如圖7所示般，步驟A1係關於於中央處理單元10執行資料傳輸之對象 ATA/ATAPI裝置2上碍索次祉你认a a寸侧心可豕上”又疋貝枓傳輸所需之參數，包含資料傳輸中之一啟始區段碼、一 F P 士丨 ^ 態等。巧又大小、一資料量大小與一狀 λ’於本發明之第二實施例中，ATA/ATAPI裝置2依據ATA/ATAPI裝置2：^ ,一德仏+力— 之區段的啟始位址；巴！：協將一指示實際上欲傳輸欲傳輸之區段數i—指示自此區段竭開始 ΛΤΛ诚准π 的&奴大小，寫入由ATA/ATAPI裝置2之 ΑΤΑ 準所定義之一暫存器中。於本發明之第二實施例中，步驟Α2係關於設定資料傳 591510

ϊϊίί ί，包含至ATA/ATAPI裝置2之資料傳輸中之一二枓：大小與-狀態，以於ATA主機控制器3上執行資料傳輸程^此處’中央處理單元1G由步驟設定之區段大小與母一區段之資料量計算資料量大 ΑΤΑ主機控制器3上。八叹疋於於本發明之第二實施例中，步驟Α3係關於中央處理身 7〇10以與ΑΤΑ標準相符之傳輸方式寫入一指令至一 ΑΤΑ/ΑΤΑΡΙ裝置2之暫存器中，以指示啟始sATA/ATApi裝置2之實際傳輸程序。此時，將讀取一ΑΤΑ/ΑτΑρι裝置2之

狀態暫存器，以確認於步驟“之傳輸程序的啟始^否正谭地由ATA/ATAPI裝置2所接收。 —於此，如果發生錯誤，資料傳輸程序將立即暫停以進行了錯誤程序（步驟A4 )。於本發明之第二實施例中，如果並無錯誤產生，則於步驟A5將於ΑΤΑ主機控制器3中設定一資料傳輸模式（讀取模式），以便ΑΤΑ主機控制器3變更為傳輸資料予ΑΤΑ/ΑΤΑΡΙ裝置2之模式。於本發明之第二實施例中，於步驟Α6，則偵測來自於ΑΤΑ/ΑΤΑΡΙ裝置2之中斷訊號。經由接受步驟Α5，ΑΤΑ主機控制器3執行轉換至資料傳輸模式的程序（步驟Β1 )。接著，執行步驟Β2以依據ΑΤΑ 協定傳輸資料至ΑΤΑ/ΑΤΑΡΙ裝置2。於本發明之第二實施例中，於步驟Β3，就步驟Α2所設定之資料量大小而言，判斷步驟Β2是否重複執行，直到欲傳輸之資料剩餘二個字元為止。意即，於本發明之第二實

591510 五、發明說明（19) =中’首先執行之f料傳輸量少二個字元之資料量。 T G預疋欲傳輸之資料接著，於本發明之第二實施業暫時等待，直到巾一於γ驟“，上述作料自A T A主機控制器3中二K =步取=所傳^之資明之第二實施例中，如果較預先決定：傳取為止。於本發元之資料量的資料已傳輸至中央處理單，=二字體6成為空置狀態時，則如同步驟β2 憶 ATA/ATAPI裝置2執行所剩餘的-個宝_从依^ATA協疋向上吓〜餘的一個子7〇的資料傳輸。 Βΐΐί 已結束，來自於ATA/ATAPI裝置2之中订因：2情況7 ’由於緩衝記憶體6立即成〜、中斷程序能夠迅速地執行（步驟A6 )。 2用此種方式，於本發明之第二實施例中，將增加一餘的二個字元時，緊接於主機控制器3中之傳輸、、-。束之則，等待來自於ATA/ATAPI裝置2之資料傳輸一次，而如果緩衝記.憶體6成為空置狀態，則執行最後的資料傳輸的步驟。、因此’直到最後的資料傳輸至緩衝記憶體6為止，並沒有輸出自ATA/ATAPI裝置2的中斷，從而抑制了中央處理單元10針對ΑΤΑ主機控制器3的狀態之輪詢程序。由於由ΑΤΑ/ΑΤΑΡΙ裝置2所傳輸的最後的資料為二個字元’上述資料於傳輸至緩衝記憶體6後，立即被傳輸至中央處理單元10。因此，即便輸出一中斷流程，用於ΑΤΑ主機控制器3之緩衝記憶體6的狀態亦立即變更為空置狀態。

第24頁 591510 五、發明說明（20) 二之上劫輪詢程序與Λ料傳輸不會同時於中央處理單元匯流订，從而侍以有效地抑制資料傳輸速率的下降。之此^如?於系統結構中延遲來自於ΑΤΑ/ΑΤΑΡΙ裝置2 點，即，如圖11中所示之ΑΤΑ匯流排15上之運作狀態C3中之時段S2 f龢且、 ^ # ^ ^ ^ (較長），則於步驟B2之資料傳個大Λ可小於或等於步驟B3之「減決定的資料量大小個子兀」，從而獲致相同的效果。 ατα/λτλ" ^ ^ ^ ^ ^ 資料不限於個是二ΠΑ:Α/Α:Αρι裝置… 八^ ^ 于 /、要疋預先決定之傳輸量的一部 =對於資料量便沒有限制，以便巾央處理單元 T寺間内自緩衝記憶體6傳輸資料。然、時’將能夠更有效率地抑制輪詢程序。、第三實施例請參考圖1 2與圖1 3所示，以下將說明本發明之施例。圖12為|頁示本發明第三實施例之運#的流程圖丁而圖1 3為顯示第三實施例中訊號運作的時間序列圖 .此第三實施例與第一實施例之不同點在於所有的資料係如圖1 2所不般於步驟B7傳輸，而於第―實施例中，如圖 8所示般於步驟B3所傳輸的資料大小為僅剩餘—個字元。此外，於步驟B8，更將所傳輸的資料之循環冗餘碼 (CRC，Cycllc Redundancy Code)值寫入ΑΤΑ/ΑΤΑρι 裝置 2，而於第一實施例中，則於步驟B5完成剩餘資料之資料 ^mm 第25頁 591510 五、發明說明（21) 傳輸。再者’如圖1 3所示之第三實施例與如圖9所示之第一貫施例之不同點在於當所有資料的傳輸結束時，一ATA匯流排資料週期等待訊號C4被變更為「高」，即，結束ata 匯流排1 5上之資料訊號丨〗中的週期D 2，一來自於主機之循環冗餘碼輸出週期D8存在於ata匯流排15上之資料訊號11 中’且一來自於主機之循環冗餘碼接收等待時段S8存在於 ΑΤΛ匯流排15上之運作狀態㈡中，與第一實施例有所差、異0 第三實施例中之ΑΤΑ主機控制器3具有因此、一，r, w v乃刀針對讀取自AT A/AT API裝置2之資料，將用於錯誤偵測之循環冗餘碼值寫入ATA/ATAPI裝置2的功能。此=能特別係為一當緩衝記憶體6中之資料傳輸至中央處理單元1 0時’藉由偵測到緩衝記憶體6為空置狀態，將循環冗餘碼值寫入ΑΤΑ/ΑΤΑρι裝置2的循環冗餘碼值^入功能。 ’ 争定： = : =能係為ATA主機控制器3中所提供之將預先 Ϊ ^ Λ Λ :斤有資料以每單位量的方式自ata/atapi 裝置2 δ貝取至緩衝記憶體6中的功能。取至之第三實施例中’所有的資料均被讀何資料，與本發明之第一與第二實施例不同中並未遺留任中央處理單元丨〇具有接收輸出之ATA/ATAPI裴置: 〇筏怃俯％几餘碼值衣直Ζ之中斷的功旎。意即，於本

第26頁 591510 冗餘碼值後，發出

五、發明說明（22) 實施例中，ATA/ATAPI裝置2於接收循環一中斷的請求予主機1。請參閱圖12所示，以下將詳細說明其運作。於中，步驟A1至步驟A6係關於中央處理單元1〇之一抑程，供建構於大型積體電路i中之ATA主機 ;ς ΑΤΑ/ΑΤΑΜ裝置2的運作。又，步驟Β1、β2、β4、Β7==係關於ΑΤΑ主機控制器3之一控制流程。首先，於本發明之第三實施例中，如圖7所示般，步驟Α1係關於於中央處理單元〗〇執行資料傳輸之對象 ΑΤΑ/ΑΤΑΡΙ裝置2上設定資料傳輸所需之參數，包含資料傳輸中之一啟始區段碼、一區段大小、一資料量大盥一態等。机此時，於本發明之第三實施例中，ΑΤΑ/ΑΤΑρι裝置2依據ΑΤΑ/ΑΤΑΡΙ裝置2之一傳輸協定，將一指示實際之區段的啟始位址之區段碼，以及一指示自此區段碼：：欲傳輸之區段數量的區段大小，寫入由ΑΤΑ/ΑΤΑρι裝置2之 ΑΤΑ標準所定義之一暫存器中。 •於本發明之第三實施例中，步驟A 2係關於設定資料傳，所需之參數，包含至ΑΤΑ/ΑΤΑίΜ裝置2之資料傳輸中之一資^量大小與一狀態，以於ATA主機控制器3上執行資料傳輸程f。此處，中央處理單元1〇由步驟A1所設定之區段大小與每一區段之資料量計算資料量大小，並將其設定於 ΑΤΑ主機控制器3上。步驟A3係關於中央處理單元1〇以與ΑΤΑ標準相符之傳

第27頁 591510

五、發明說明（23) 輸方式寫入一指令至一 ATA/ATAPI裝置2之暫存器中，以示啟始至ATA/ATAPI裝置2之實際傳輸程序。於本發明之^ 三實施例中，此時，將讀取一ATA/ATAPI裝置2之&態暫器，以確認步驟A3之傳輸程序的啟始是否正常地由" ATA/ATAPI裝置2所接收。 — 於此，如果發生錯誤，資料傳輸程序將立即暫停以進行一錯誤程序（步驟A4 )。如果並無錯誤產生，則於步驟 A5將於ΑΤΑ主機控制器3中設定一資料傳輸模式（讀取^式 ),以便ΑΤΑ主機控制器3變更為傳輸資料予ατα/αταρι^ 置2之模式。於步驟A6，則偵測來自於ata/ATAPI裝置2之中斷訊號。經由接受步驟A5，ΑΤΑ主機控制器3執行轉換至資料傳輸模式的程序（步驟B1 )。接著，執行步驟Β2以依據ατα ，定傳輸資料至ATA/ATAPI裝置2。接著，於本發明之第三實施例中’於步驟B7，判斷步驟B2是否重複執行，吉5|丨、查到於^驟A2所設定之資料量大小為止。意即，預先決定讀取量當中的所有資料均由ATA/ATAIM裝置2讀取至憶體6中。夜衡a己接f 於本發明之第三實施例中，於步驟B4，上述作業暫時等待’直到於步驟B2所傳輸之資料自設於ATa主控制器3中之緩衝記憶體6經由中央處理單元匯流排9 至中央處理單7〇 1 〇為止。如果所有的資料皆已傳輪步獅？於ΑΤΑ主機控制器3中計算而得之關於所傳輪= 料的循ί哀冗餘碼值寫入ΑΤΑ/ΑΤΑρι裝置2中。、

591510

於此依據ATA標準之高速直接記憶體存取（ui tra DMA )傳輸協定，需要於資料傳輸結束後，於步驟B8自ata 主機控制器3將所傳輸之資料的循環冗餘碼值入 ΑΤΑ/ΑΤΑΡΙ裝置2中。杏僂鈐下赍从—# r 田得翰正吊地完成，於ΑΤΑ/ΑΤΑΡΙ裝置2接受循環冗餘碼值的寫入後，將輸出一中斷訊號。本發明=第三實施例利用此種處理流程之上述特徵。 μ即’所有預先設定的資料均自At a/at ΑΡI裝置2讀取至設，、主機控制器3中之緩衝記憶體6中，並=中;取處，态匯流排9傳輸至中央處理器丨〇。接著，上述作業暫

時等待，直到識別出所有的資料均已傳输且循於步驟B8輸出為止。從而，於如圖13所示之ΑΤΛ匯流排15上之資料訊號U ΑΤΛ之一週期D2結束後，一屬於ATA主機控制器3内部訊號之 ΑΤΑ匯流排。資料週期等待訊號C4變更為「高」，因之，當中央處理單元1 〇經由中央處理單元匯流排9讀取儲存於設於ΑΤΑ主機控制器3中之緩衝記憶體6中之資料時，一來自 = ΑΤΑ主機控制器3之循環冗餘碼輸出週期⑽κατα匯流排一貝料週期等待訊號C4為「高」的時段内等待。

次而當識別出緩衝記憶體6為空置狀態時，貝UTA匯流排二料週期等待訊號C4變更為「低」，即，於如圖13所示之中央，理單元匯流排9上之資料訊號17中之一週期D4結束，’從，解除來自於ATA主機控制器3之循環冗餘碼輸出週 Λ 8的等待狀態’以便循環冗餘碼值輸出至裝置2，以及來自於ΑΤΑ/ΑΤΑΡΙ裝置2之中斷輸出至主機J。

五、發明說明（25) 於此種情形之下，自緩衝記憶體6 π 之f輸已然結束，緩衝記憶體6為空置狀離、处理早兀1 0 理單元10能夠立即執行中斷以達到相同的、效，因之中央處於本發明中’當資料自緩衝記憶體傳ς 。… 日、，首先，資料由ΑΤΑ/ΑΤΑρι裝置讀取至^控制單元體中’留下預先決定之機控制器之緩裝置中。的一部分於上述次此f於緩衝記憶體空置後，主機批接丨时 :二：量當令剩餘的部分自ATA/ATAPI裝將預先決定憶體中，而該資料立屐置％取至緩衝記 ;著預先決定之傳輸資料= = 即便緊夠立即被處理。 … 成為工置狀態，此中斷能因之:^少可達到抑制輪詢程序與資料傳鈐从了達成於抑制資料傳輸速率下降方同時發生，果。卬乃面獲致更佳的效此外，於本發明傳輸期間之錯“產=“=單元能夠立即識別出因資料需遮蔽中斷訊號之電m，從而與習知範例不同，無延。路’並減少由錯誤中斷所導致的遲他介面之控二土：J機中執行之程式的步驟，或其行’從而可以達到程序等不會於主機中同時執由於此傳輪控^ t系統穩定度等之整體系統效能。控制方法係以自ATA/ATAPI裝置傳輸資料 591510 五、發明說明（26) 的次數為基礎進行控制，而與主機控制器的緩衝器大小無關’因而無需視緩衝記憶體的大小變更處理流程的時間安排。因此，本控制單元與方法能夠適用於所有的 ΑΤΑ/ATAPI裝置，具有更佳的普遍性。依據ΑΤΑ標準之咼速直接記憶體存取傳輸協定，需要於 > 料傳輸結束後’將所傳輸之資料的循環冗餘碼值由主機控制器寫入ΑΤΑ/ΑΤΑΡΙ裝置中的步驟。、然而’與此種情況下’預先決定之資料量當中 = 裝置讀取至緩衝記憶體中，並傳輪至二制早兀。接者，於緩衝記憶體空置狀態後，餘碼值寫入ATA/ATAPI裝置中，而t於桩胳u / 、衣几 /古义" 句具於接收此循環冗铋说值之後則發出一中斷請求。此時，盾：几餘碼狀態，中齡 >主书处执六如}占、緩衝σ己憶體為空置甲斷碩求旎夠立即被處理，從而可磕h ^ f + 速率下降的效果。攸而了達抑制資料傳輸

第31頁圖式簡單說明 ^圖式簡單說明】上址、二=附隨之圖示參照下列本發明之1¾么述與其他物件、特之砰細說明，本發明圖1為顯示習知範例中資#1而易見，其中：構圖。例中貝枓傳輸控制單元的結構之架早π的運作之流程圖圖2為顯μ知範例中資料傳輸控制之時間序:列、員丁。習知範例中資料傳輸控制單列圖顯元的訊號運作之架構圖。習知範例中資料傳輸控制單元的結構之流程圖4_ f知範例中f料傳輸控制單元的運作運作:6時為:序示列V,知範例 — 圖7為顯示依據本發 · 元的結構之架構圖。 ⑫列之資料傳輸控制單一圖8為顯示依據本發明笛一眘始^ - 元的運作之流程圖。列之資料傳輸控制單一圖9為顯示依據本發明笛一宭# ^ ^ 疋的訊號運作之時間序列圖。 &列之資料傳輸控制單圖1 〇為顯示依據本發元的運作之流程圖。實施例之資料傳輸控制單圖11為顯示依據本發明第二 J〈貝科傳輸控制單 591510 圖式簡單說明元的訊號運作之時間序列圖。圖1 2為顯示依據本發明第三實施例之資料傳輸控制單元的運作之流程圖。圖1 3為顯示依據本發明第三實施例之資料傳輸控制單元的訊號運作之時間序列圖。元件符號說明： 1 上層主機 2 ATA/ATAPI 裝置 3 ΑΤΑ主機控制器 _ 4 ΑΤΑ介面部 5 中央處理單元介面部 6 緩衝記憶體 7 控制部 8 FIFO佇列 9 中央處理單元匯流排 10 中央處理單元 11 資料訊號 12 中斷訊號 13遮蔽電路參 14 空置狀態訊號 15 ΑΤΑ匯流排 16 ΑΤΑ主機控制器 17 資料訊號 _

第33頁 591510 圖式簡單說明 18中斷訊號 19 20 C3 C4 C7 D1 D2 D3 D4 D5 D8 51 52 53 54 55 56 S8 週期等待訊號中斷訊號運作狀態（ΑΤΑ匯流排15 ) 週期等待訊號（A Τ Α主機控制器3之内部訊運作狀態（中央處理單元匯流排9 ) ^ ΑΤΑ匯流排1 5上之資料訊號11的週期之一 ΑΤΑ匯流排15上之資料訊號1丨的週期之一中央處理單元匯流排9上之資料訊號丨7的週 — 中央處理單元匯流排9上之資料訊號17的助，屬於ΑΤΑ主機控制器3之内部訊號牲之— 週期之一寻待矾號19的中央處理單元匯流排9上之資料訊號丨7的週 (循環冗餘碼輸出週期） ’ I 一 ΑΤΑ匯流排15之運作狀態C3之時段之一 ΑΤΑ匯流排15之運作狀態C3之時段之一 ΑΤΑ匯流排15之運作狀態C3之時段之一中央處理單元匯流排9之運作狀態C7之時段之一中央處理單元匯流排9之運作狀態C7之時段之— 中央處理單元匯流排9之運作狀態C7之時段之— ΑΤΑ匯流排15之運作狀態C3之時段之一（接收等待狀態） & t竭

第34頁

Claims

591510 六、申請專利範圍 1. 一種用以控制資料控制一上層主機本身之兮铷又控制方法，其係藉由一用以自一裝置讀取預先决a運控制單元，以便該控制單元主機中之主機控制器、疋$ f，量的資料至一裝設於該上層資料予該主機控制器=了緩，記憶體中，並於該裝置傳輸該控制方法包含·· ° < ’接雙一由該裝置所發出之中斷，一資料讀取限制步騾，发憶體中遺留一部分從 /、係為主機控制器内之緩衝記量、而依所需之每單位預先設定的讀取預定資料資料=之限制下自該裝；係由該主機控制器於該緩衝立控制單元讀取暫時留存於认本峨緩衝:己憶體資料量偵測步驟，其係平行於該資料傳 f y 由5亥主機控制器偵測該緩衝記憶體是否為空置狀態；以及一剩餘資料讀取步驟’其係如於該緩衝記憶體資料量偵測步驟偵測到該緩衝記憶體之容量為空置狀態時，則由該主機控制器自該裝置讀取與該讀取預定量的^餘資料部分相對應的資料至該緩衝記憶體中。 2·如申請專利範圍第1項之用以控制資料傳輸之控制方法，其中於該資料讀取限制步驟’遺留於該裝置之部分資料的資料量為該主機控制器一次能夠自該裝置讀取之最小單位數量的資料。

第35頁 591510 六、申請專利範圍 3·如申請專利範圍第2項之用以控制資料傳輸之控制方法，其中該資料之最小單位為32位元的一個字元。 4 ·如申睛專利範圍第2項之用以控制資料傳輸之控制方法，其中該 > 料之最小單位為二個字元，而一個字元為3 2位元0 5 ·如申請專利範圍第1項之用以控制資料傳輸之控制方法，其中

該震置為一儲存裝置。 6·如申請專利範圍第5項之用以控制資料傳輸之控制方法，其中該儲存裝置為一符合進階附封包介面規格（ATA/ATAPI7 ·如申5月專利範圍第5項之用法，其中技術接附規格/進階技術接 )標準之硬碟機。以控制資料傳輸之控制方，儲存裝置為一符合進階技術接附規格/進階技術接附封匕介面規格標準之光碟機。

t⑹一種用以控制資料傳輸之控制方法，其係藉由一用以 =二壯上層主機本身之運作之控制單元，以便該控制單元 !:!置讀取預先決定之資料量的資料至-裝設於該上層將一％ t ΐ機控制器之一緩衝記憶體中，且該主機控制器人兮:ί 2 餘碼（CRC，CyCl iC RedundanCy Code )值寫 ^ ’而该循環冗餘碼值係為傳輸所讀取之資料時

第36頁 >10 >10 11 法六、申請專利範圍之錯誤偵測資料，且該主機該循$衣几餘碼值後所發出之一資料完全讀取步驟，將事先設定之預先決定的讀至該緩衝記憶體中；一資料傳輸步驟，其係該緩衝記憶體中每單位量之一緩衝記憶體資料量偵輸步驟，由該主機控制器偵態；以及 ' 循環冗餘碼值寫入步料量偵測步驟偵測到該緩則由該主機控制器將一彳盾環 9 ·如申請專利範圍第8項法，其中貝之、於該資料讀取步驟，量為該主機控制器一的資料。人把夠 10·如申請專利範圍第9 法，其中該資料之最小單位為如申請專利範圍第‘9項其中 ' 該資料之最小單位為一控制器中斷，其係由取資料由該控資料；測步驟測該緩驟，其記憶體冗餘碼用以控留於該自該裝之用以位元的之用以接受一由該裝置於接收 $控制方法包含：該主機控制器自該裝置里當中全部的資料讀取制單元讀取暫時留存於 ’其係平行於該資料傳衝記憶體是否為空置狀係如於該緩衝記憶體資之容量為空置狀態時，值寫入該裝置中。制資料傳輸之控制方裝置之部分資料的資料置讀取之最小單位數量控制資料傳輸之控制方一個字元。控制資料傳輸之控制方個字元，而一個字元為32 位別51〇

12· 如申請專利範圍第8 法，其中項之用以控制資料傳輪之控制方該裝置為一儲存裝置。 3法如其申，專利範圍第12項之用以控制資料傳輸之控制，儲存裝置為一符合進階技術接附規格/進階技術接 Η匕介面規格標準之硬碟機。方法，其中 •如申請專利範圍第1 2項之用以控制資料傳輸之控制附i 5亥儲存裝置為一符合進階技術接附規格/進階技術接子包介面規格標準之光碟機。

第38頁