TW582077B - Flip-chip substrate and the flip-chip bonding process thereof - Google Patents

Flip-chip substrate and the flip-chip bonding process thereof Download PDF

Info

Publication number
TW582077B
TW582077B TW091136481A TW91136481A TW582077B TW 582077 B TW582077 B TW 582077B TW 091136481 A TW091136481 A TW 091136481A TW 91136481 A TW91136481 A TW 91136481A TW 582077 B TW582077 B TW 582077B
Authority
TW
Taiwan
Prior art keywords
wafer
substrate
bumps
scope
patent application
Prior art date
Application number
TW091136481A
Other languages
English (en)
Other versions
TW200411786A (en
Inventor
Yu-Wen Chen
Ming-Lun Ho
Chun-Yang Lee
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW091136481A priority Critical patent/TW582077B/zh
Priority to US10/605,215 priority patent/US20040119171A1/en
Application granted granted Critical
Publication of TW582077B publication Critical patent/TW582077B/zh
Publication of TW200411786A publication Critical patent/TW200411786A/zh
Priority to US10/908,336 priority patent/US20050282311A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/048—Self-alignment during soldering; Terminals, pads or shape of solder adapted therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

五、發明說明（1) 並屬之技術 本發明是有關於一錄舜曰 -種可以提高晶片歲其封裝基&，且特別是有關* 覆晶接合製程。，、基板接合可靠度的覆晶封裝基板及其 技術 IC)的生半產導體主產要業\\，一積體f K(Integrated Circuits， 積 體電路uc)的製作？及三:Λ段：裸晶片(die)的製造 等。盆 、θ 及積脰電路（1C)的封裝（Package) 本罢=^ 稞曰曰片係經由晶圓（W a f e r )製作、電路設計、 光罩製作以及切割n日圓癸止 _ y ^ 日®專步驟而完成，而每一顆由晶圓切 的裸晶片，在經由裸晶片上之接點與外部訊號電 i可再以封膠材料將裸晶片包覆著，其封裝之目 、曰於防止裸晶片党到濕氣、#量、雜訊的影響，並提供 :曰曰片與外部電路之間電性連接的媒彳，如此即完成積體 電路的封裝（Package)步驟。 、
Ik著積體電路之積集度的增加，晶片的封裝結構也是 越來越夕樣化，而覆晶技術由於具有縮小晶片封裝面積及 縮短訊號傳輸路徑等優點，目前已經廣泛應用於晶片封举 領域’例如晶片尺寸構裝（Chip Scale Package，CSP)、 ，片直接貼附封装（Direct Chip Attached, DCA)以及多 晶片模組封裝（Multi-Chip Module, MCM)等型態的封裝模 組’均了以利用覆晶技術而達到封裝的目的。 在習知的覆晶接合製程中，係先將多個凸塊製作在晶 片的接點上’之後再以網板印刷的方式形成一焊料到基板
582077 五、發明說明（2) --- 的接點上，接著便翻覆晶片，使晶片上的凸塊對準焊料並 使凸塊附著在焊料上，之後再進行迴焊的製程，使得焊料 可以與凸塊結合而形成多個接合塊，透過凸塊與焊料所構 成的接合塊可以使晶片固定在基板上，並使晶片與基板電 性連接。 在習知的覆晶接合製程中，基板的設計方式皆為視晶 片上之凸塊間距的大小，而基板的接點間距亦隨之設計為 相同的大小’然而，對於晶片面積較大的覆晶結合製程而 言，由於晶片與基板之熱膨脹係數的差異甚大，因而在晶 片外圍的凸塊無法與基板上的對應接點良好的接合，使得 凸塊產生與基板剝離的現象。或是接合時之結構形狀不 佳，彳< 而造成晶片與基板間的接合可靠度甚低，並進而造 成信賴性測試的失敗。 發明内容 有 其覆晶 點係能 基板能 為 於與 面上具 個凸塊 基板接 準對應 鑑於此，本發明的 接合製程，在凸塊 夠正對晶片上對應 夠良好的接合，進 達本發明之上述目 晶片接合，其中晶 有複數個晶片接點 ，於此覆晶封裝基 點，其中於凸塊的 之基板接點。 目的是提出一種覆晶封 的炫點溫度下，基板上 之凸塊（晶片接點），以 而改善信賴性測試的良 的，提出一種覆晶封裝 片具有一主動表面，且 ，晶片接點上係個別配 板係具有對應晶片接點 溶點溫度時，此些晶片 裝基板及 的基板接 使晶片與 率。 基板，適 於主動表 置有複數 之複數個 接點係對
582077 五、發明說明（3) 本發明提出一種覆晶接合製程，適於接合一晶片與一 基板，其中晶片具有一主動表面，且於主動表面上具有複 數個晶片接點，此些晶片接點上係個別配置有複數個凸 塊，並以其中之一凸塊作為第一對準點，基板係配置有對 應凸塊之凹孔，並以對應第一膨脹基準點之凹孔作為第二 膨脹基準點，此覆晶裝製程係以晶片之第一膨脹基準點對 準基板之第二膨脹基準點，將晶片配置於基板上，接著進 行一迴焊製程，以使凸塊與對應之凹孔結合，其中於迴焊 製程中之一預定溫度，例如是凸塊的熔點溫度時，此些凹 孔中之任意二凹孔係對準對應之任意二凸塊。 .本發明提出一種晶片，適於與一基板接合，此基板配 置有複數個凹孔，此晶片係具有對應凹孔之複數個晶片接 點，其中晶片接點係配置於晶片之一主動表面上，且晶片 接點上係個別配置有凸塊，其中於一預定溫度例如是凸塊 的熔點溫度時，此些凸塊中之任意二凸塊係對準對應之任 意二凹孔。 如上所述，由於本發明之覆晶封裝基板是藉由考慮到 晶片與基板的熱膨脹係數差異，使得基板上的凹孔（基板 接點）間的間距在常溫狀態下係設計為小於晶片上對應凸 塊（晶片接點）間的間距，而在迴焊製程中，晶片與基板到 達凸塊的熔點溫度時，基板上的凹孔與晶片的凸塊係為完 全對準，因而能夠使得基板與晶片能夠良好的接合，以避 免凸塊由於接合不佳而斷裂，進而提高晶片與基板接合的 可靠度。
10039twf.ptd 第6頁 582077 五、發明說明（4) *- 為讓本發明之上述目@、特徵、和優點能更明顯易 懂，下文特舉-較佳實施 <列，並配合所附圖式，作詳細說 明如下： f施方式 ： 第1圖至第4圖所繪示為使用本發明較佳實施例之一種 覆晶封裝製程的剖面放大示意圖。請先參照第1圖，第1圖 所繪示為本發明較佳實施例之覆晶封裝基板與晶片在常溫 下的剖面不意圖。 於第1圖中，晶片110係具有一主動表面112，且晶片11〇還 具有複數個晶片接點1 1 4、晶片接點1 1 6與晶片接點11 8， 此些晶片接點均配置在晶片1 1 〇之主動表面i j 2上，然後在 各個晶片接點114、116、118上，係形成有對應的凸塊 1 4 4、凸塊1 4 6與凸塊1 4 8。於本發明較佳實施例中，晶片 接點114、晶片接點116與晶片接點i 18與其上的凸塊} 44、 凸塊146與凸塊1 48例如是以面陣列的方式排列，其中位於 凸塊配置範圍中心的晶片接點1 1 4 (凸塊1 4 4 )係用以作為後 續迴焊製程的膨脹基準點。 接著，請繼續參照第1圖，本發明較佳實施例的基板 1 2 0係具有一基板表面1 2 2，而晶片1 1 〇則適於配置在基板 120上。基板120具有凹孔124、凹孔126與凹孔128，此些 凹孔均配置在基板120之基板表面122上。並且基板120還 具有基板接點1 3 4、基板接點1 3 6與基板接點1 3 8，透過凹 孔124可以暴露出基板接點134，透過凹孔126可以暴露出 基板接點1 3 6，並且透過凹孔1 2 8可以暴露出基板接點
l〇〇39twf.Ptd 第7頁 582077 五、發明說明（5) 一 ---- 1 Q Ο \ / ’亚且’較佳為再形成焊料丨50到基板12〇之凹孔124、 凹孔^6與凹孔128中，其中焊料15〇例如為膏狀的形式。 於本么明較佳實施例中，凹孔1 2 4、凹孔1 2 6與凹孔1 2 8例 如同f是以面陣列的方式排列，其中位於凹孔配置範圍中 〜的曰曰片接點1 1 4 (凸塊1 4 4)係用以作為後續迴焊製程的膨 服基準點。依此設定的話，在常溫的狀態下，當以基板 1 2 〇上之凹孔配置範圍中心的凹孔1 2 4作為膨脹基準點而對 準於晶片1 1 0上的晶片接點1 1 4時，其餘的晶片接點n 6、 晶片接點11 8與凹孔1 2 6、凹孔1 2 8則會處於未對準的狀 態。 於本發明較佳實施例中，在常溫下將基板丨2 〇上的兩 凹孔之間距設定為小於晶片11 〇上對應之兩凸塊間距的理 由，係由於考慮到基板1 2 0的熱膨脹係數大於晶片1 1 〇甚 多，經由此設計的話，在晶片1 1 〇與基板1 2 0加熱到一高 溫，例如是凸塊1 4 4、凸塊1 4 6與凸塊1 4 8的熔點溫度時， 則能夠使基板1 2 0上的凹孔1 2 4、凹孔1 2 6與凹孔1 2 8，膨脹 至與晶片110上對應之凸塊144、凸塊146與凸塊148全部對 準的正確位置。 接著，請參照第2圖，接下來係為翻轉晶片丨丨〇 ,將晶 片110上的晶片接點114對準基板120上的凹孔124，以使晶 片110上的凸塊114、凸塊116與凸塊118與基板120上的凹 孔1 2 4、凹孔1 2 6與凹孔1 2 8 (焊料）接觸，再送入迴焊爐以 進行迴焊的製程。如第2圖所示，由於晶片1 1 〇與基板1 2 〇 之熱膨脹係數的差異，基板1 2 0上之任意二凹孔間的間距
i〇〇39twf.ptd 第8頁 582077 五、發明說明（6) j °又定為小於晶片1 1 0上對應之任意二凸塊間的間距，再 、位於外圍之凹孔1 2 8與對應凸塊1 1 8間的距離，將會大 於^側之凹孔1 2 6與對應凸塊1 1 6間的距離。因此，除了 作為％服基準點的凸塊丨4 4 (晶片接點丨丨4 )與凹孔1 2 4 (基板 接點1 3 4)之外，其他的凸塊與凹孔係處於未對準的狀態。 尚且’對本發明較佳實施例而言，當晶片1 1 〇與基板1 2 〇互 相接觸時’位於最外側的凸塊1 1 8與凹孔丨2 8尚保持部分接 觸，因此，當本發明之晶片丨丨〇與基板丨2〇於接合時係能夠 採用一般所使用的接合製程。 接著，請參照第3圖，在進行迴焊的製程中，由於基 板1 2 〇的膨脹係數大於晶片1 1 0的膨脹係數，且晶片11 〇的 膨脹量與基板1 2 0相比甚小，故而能夠忽略晶片丨丨〇的膨脹 量不計，因此當到達凸塊1 4 4、凸塊1 4 6與凸塊1 4 8的熔點 溫度時，基板1 2 0上的凹孔1 2 6 (基板接點1 4 2 )、凹孔 1 2 8 (基板接點1 4 4)係隨著基板1 2 0的熱膨脹而偏移至如圖 所示之凹孔126a(基板接點142a)、凹孔128a(基板接點 1 44a)的位置，而在此時凹孔1 26a係對準凸塊1 46，並且凹 孔1 2 8 a係對準凸塊1 4 8，而使得在凸塊的熔點溫度時，晶 片1 1 0上的所有晶片接點係對準於基板1 2 0上的所有凹孔 (基板接點）。 接著，於凸塊的熔點溫度，凸塊144係可以與基板120 之凹孔1 2 4内的焊料1 5 0接合’以形成接合塊1 5 4，且凸塊 1 4 6可以與基板1 2 0之凹孔1 2 6 a内的焊料1 5 0接合，以形成 接合塊156，並且凸塊148亦可以與基板120之凹孔128a内
10039twf.ptd 第9頁 582077 五、發明說明（7) 的焊料150接合，以形成接合塊158，在上述所有凸塊 144、146、148與對應之凹孔124、126a、128a係為完全對 準的狀態進行迴焊的話，所形成的接合塊將能夠具有良好 的接合形狀，而形成如第4圖所示的覆晶封裝結構。 在本κ施例中進行迴焊製程時，由於本發明之覆晶封 fjt120的設計’在凸塊144、凸塊146與凸塊! 48的熔點 /皿又日寸且土板1 2 〇係為線性膨脹的情況下，晶片1 〇 〇上之 凸塊144、凸塊146與凸塊148係正對基板120上的二L 124凹孔12 6a與凹孔1 28a，因而得以補正習知由於基板 r板與接晶點片^門0 i ΐ=係數不同所造成之外圍晶片接土點與 ίίΞΐΐΓ的問題，以提高晶片η°與基板12〇之 一於前述較佳實施例中，係揭示—種覆晶封農，並 设计使覆日】封裝基板上的凹孔與晶片上對 二 對準，…本發明亦可== 日日片 並0又。十使日日片上的凸塊與覆晶封梦美把L 孔於凸塊㈣點溫度時為完全對準。&上對應的1^ 而且，於前述本發明較佳實施例中，係夂 的熱膨脹量不計，而僅考慮覆晶、曰日片 化，然而本發明並非限定於此，本脹，到 晶片110严覆晶封裝基板12〇的膨脹量，經由適：二； 後，使付在凸塊的熔點溫度時，基板丨2〇上田，°又β 11 D上對應的凸塊係為完全對準。 、凹孔與晶片 並且’於前述的較佳實施例中，晶片接點（凸塊)與基
10039iwf.ptd 第10頁 / / 五、發明說明（8) ------- 板接點（凹孔）係捃— ^ 於此，口要在、褐不以面陣列排列’然而本發明並不限定 板120’上對應、之凸凹塊孔的您點溫度時，晶片110上的凸塊與基 接點（凹孔）的排歹丨Γ可完以全^準土，曰曰曰片接點（⑽）與基板 ‘ 糸了以為任意形狀。 部對準 然而 對應之凸塊於凸塊的溶點溫度時為全 於確保所ξ成的i!:=限定於在炫點溫度時對準， 明之ΠΠ J丨伽m〇塊具有良好接合形狀的情形下’本發 的延伸。/、 Μ之凸塊對準時的溫度町由熔點溫度作適當 點-:ΐ阶ί:f的較佳實施例,，凸塊與凹孔於凸塊熔 構之間、然而本發c晶片與基板為承載器的結 合地接合結構亦可以並不限於，…塊與凹孔緊配 Η ，十本介π、^ 應用在以二晶片為承載器的結構之 :二:以2用在以二基板為承載器的結構之間。 1.本發明之覆晶封ίςί有下列的優點·· 的熱膨脹係數差異，因二二，J是措由考慮到晶片與基板 程中晶片與基板到達凸塊的設計上，使得在迴焊製 (基板接點）與晶片的晶片接點二基板上的凹孔 得晶片與基板之接點在接合時為正^ ^ ^準’目而能夠使 2 ·本發明之覆晶封裝基板，由於曰° 係位於完全對準的狀態，蚀彡曰 Β9片/、基板於接合時
1定1寻此覆晶逢+壯 J 好的凸塊結合狀態而增力π其 衣結構能夠保持良 ^鬼接合的可靠度，從而使得
10039twf.ptd $ 11頁 582077 五、發明說明（9) 此覆晶封裝結構於信賴性測試例如是溫度循環測試時，能 夠避免凸塊由於接合不佳而斷裂。 雖然本發明已以一較佳實施例揭露如上，然其並非用 以限定本發明，任何熟習此技藝者，在不脫離本發明之精 神和範圍内，當可作各種之更動與潤飾，因此本發明之保 護範圍當視後附之申請專利範圍所界定者為準。
10039twf.ptd 第12頁 582077 圖式簡單說明 第1圖至第4圖所繪示為使用本發明較佳實施例之一種 覆晶封裝製程的剖面放大示意圖。 圖式標示說明： 1 1 0 :晶片 1 1 2 :主動表面 1 1 4、1 1 6、1 1 8 :晶片接點 1 2 0 :基板 1 2 2 ··基板表面 124、126、126a、128、128a :凹孔 134、136、136a、138、138a :基板接點 1 4 4、1 4 6、1 4 8 ·•凸塊 1 5 0 :焊料 154、156、158 :接合塊
10039twf.ptd 第13頁

Claims (1)

  1. 582077 六、申請專利範圍 1 · 一種覆晶封裝基板，適於與一晶片接合，其中該晶 片具有一主動表面，且於該主動表面上具有複數個晶片接 點，該些晶片接點上係個別配置有複數個凸塊，該基板包 括： 於該基板配置有對應該些凸塊之複數個凹孔，其中於 該凸塊之熔點溫度時，該些凹孔中之任意二凹孔係對準對 應之任意二凸塊。 2. 如申請專利範圍第1項所述的覆晶封裝基板，其中 該基板之熱膨脹係數大於該晶片之熱膨脹係數。 3. 如申請專利範圍第2項所述的覆晶封裝基板，其中 於一常溫時，該些凸塊中之任意二凸塊之間距係大於對應 之二凹孔之間距。 4. 如申請專利範圍第1項所述的覆晶封裝基板，其中 該些凹孔係呈面陣列排列。 5. 如申請專利範圍第1項所述的覆晶封裝基板，其中 該些凸塊係呈面陣列排列。 6. 如申請專利範圍第1項所述的覆晶封裝基板，其中 該些凹孔之其中之一凹孔係作為一第一膨脹基準點，該些 凸塊之其中之一凸塊係作為一第二膨脹基準點，並且該基 板上之該第一膨脹基準點係對準該晶片之該第二膨脹基準 點。 7. 如申請專利範圍第1項所述的覆晶封裝基板，其中 該第一膨脹基準點係設置於該些凹孔所構成範圍之中心。 8. 如申請專利範圍第1項所述的覆晶封裝基板，其中
    10039twf.ptd 第14頁 582077 六、申請專利範圍 該第二膨脹基準點係設置於該此 9. 如申請專利範圍第i項戶Γ述的鬼电所構成範圍之中心。 該基板具有複數個基板接點，且哕復晶封^基板’其中 該些基板接點。 μ基板之該些凹孔暴露出 10. —種覆晶接合製程，適於接 s 其中該晶片具有一主動表面，且於-曰曰片與-基板’ 晶片接點’該些晶片接點上係個別^ =有複數個 ^ . ^ n ^ 〜沉置有複數個凸塊，並 t Ϊ:: 為一第一膨脹基準㉝，該基板係配置有 對應該些凸塊之複數個凹孔，並以其中 二膨脹基準點，該覆晶接合製程包括： 孔作馮弟 以該晶片之該第一膨脹基準點對準該基板之該第二膨 脹基準點’將該晶片配置於該基板上；以及 進行迴焊製程，以使該些凸塊與對應之該些凹孔結 合，其中於該迴焊製程中之凸塊之熔點溫度時，該些凹孔 中之任意二凹孔係對準對應之任意二凸塊。 11 ·如申請專利範圍第丨〇項所述的覆晶接合製程，其 中該基板之熱膨脹係數大於該晶片之熱膨脹係數。 1 2 ·如申請專利範圍第1 1項所述的覆晶接合製程，其 中於一常溫時，該些凸塊中之任意二凸塊之間距係大於對 應之二四孔之間距。 1 3 ·如申請專利範圍第1 〇項所述的覆晶接合製程，其 中該第一膨脹基準點係設置於該些凹孔所構成範圍之中 心° 1 4 ·如申請專利範圍第1 〇項所述的覆晶接合製程，其
    10039twf.ptd 第15頁 582077 六、申請專利範圍 中該第二膨脹基準點係設置於該些凸塊所構成範圍之中 心° 1 5 —種晶片，適於與一基板接合，該基板配置有複數 個凹孔，該晶片包括： 複數個晶片接點，其中該些晶片接點係配置於該晶片 之一主動表面上，且該些晶片接點上係個別配置有複數個 凸塊，其中於該凸塊之熔點溫度時，該些凸塊中之任意二 凸塊係對準對應之任意二凹孔。 1 6 .如申請專利範圍第1 5項所述的晶片，其中該基板 之熱膨脹係數大於該晶片之熱膨脹係數。 1 7 .如申請專利範圍第1 6項所述的晶片，其中於一常 溫時，該些凸塊中之任意二凸塊之間距係大於對應之二凹 孔之間距。 1 8 .如申請專利範圍第1 5項所述的晶片，其中該些凹 孔係呈面陣列排列。 1 9 .如申請專利範圍第1 5項所述的晶片，其中該些凸 塊係呈面陣列排列。 2 0 .如申請專利範圍第1 5項所述的晶片，其中該些凹 孔之其中之一凹孔係作為一第一膨脹基準點，該些凸塊之 其中之一凸塊係作為一第二膨脹基準點，並且該基板上之 該第一膨脹基準點係對準該晶片之該第二膨脹基準點。 2 1 .如申請專利範圍第1 5項所述的晶片，其中該第一 膨脹基準點係設置於該些凹孔所構成範圍之中心。 2 2 .如申請專利範圍第1 5項所述的晶片，其中該第二
    10039twf.ptd 第16頁 582077
    10039twf.ptd 第17頁
TW091136481A 2002-12-18 2002-12-18 Flip-chip substrate and the flip-chip bonding process thereof TW582077B (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW091136481A TW582077B (en) 2002-12-18 2002-12-18 Flip-chip substrate and the flip-chip bonding process thereof
US10/605,215 US20040119171A1 (en) 2002-12-18 2003-09-16 [flip-chip substrate and flip-chip bonding process thereof]
US10/908,336 US20050282311A1 (en) 2002-12-18 2005-05-09 Flip-chip substrate and flip-chip bonding process thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW091136481A TW582077B (en) 2002-12-18 2002-12-18 Flip-chip substrate and the flip-chip bonding process thereof

Publications (2)

Publication Number Publication Date
TW582077B true TW582077B (en) 2004-04-01
TW200411786A TW200411786A (en) 2004-07-01

Family

ID=32590565

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091136481A TW582077B (en) 2002-12-18 2002-12-18 Flip-chip substrate and the flip-chip bonding process thereof

Country Status (2)

Country Link
US (2) US20040119171A1 (zh)
TW (1) TW582077B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2308110A1 (en) * 1997-10-30 1999-05-14 Immunex Corporation Svph1-26 dna and polypeptides
IL143769A0 (en) * 1999-01-21 2002-04-21 Immunex Corp Metalloproteinase-disintegrin family members: svph dnas and polypeptides
JP2005340674A (ja) * 2004-05-28 2005-12-08 Toshiba Corp 半導体装置とその製造方法
US7408243B2 (en) * 2005-12-14 2008-08-05 Honeywell International Inc. High temperature package flip-chip bonding to ceramic
US8178392B2 (en) * 2007-05-18 2012-05-15 Stats Chippac Ltd. Electronic system with expansion feature
US8446007B2 (en) * 2009-10-20 2013-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Non-uniform alignment of wafer bumps with substrate solders
US20110186899A1 (en) * 2010-02-03 2011-08-04 Polymer Vision Limited Semiconductor device with a variable integrated circuit chip bump pitch
JP6077436B2 (ja) * 2013-11-28 2017-02-08 京セラ株式会社 配線基板および配線基板への半導体素子の実装方法
TWI813341B (zh) * 2022-06-16 2023-08-21 福懋科技股份有限公司 覆晶接合方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1025587T1 (de) * 1997-07-21 2001-02-08 Aguila Technologies Inc Halbleiter-flipchippackung und herstellungsverfahren dafür
US6507119B2 (en) * 2000-11-30 2003-01-14 Siliconware Precision Industries Co., Ltd. Direct-downset flip-chip package assembly and method of fabricating the same
US6699732B2 (en) * 2002-04-17 2004-03-02 Celerity Research Pte. Ltd. Pitch compensation in flip-chip packaging

Also Published As

Publication number Publication date
US20040119171A1 (en) 2004-06-24
TW200411786A (en) 2004-07-01
US20050282311A1 (en) 2005-12-22

Similar Documents

Publication Publication Date Title
JP3186941B2 (ja) 半導体チップおよびマルチチップ半導体モジュール
US6208025B1 (en) Microelectronic component with rigid interposer
US6084308A (en) Chip-on-chip integrated circuit package and method for making the same
KR100424058B1 (ko) 반도체장치 및 그의 제조방법
TW490822B (en) Integrated circuit package formed at a wafer level
US6717252B2 (en) Semiconductor device
JP2002353398A (ja) 半導体装置
KR100630684B1 (ko) 솔더 접합 신뢰도(ｓｊｒ)를 높일 수 있는 인쇄회로기판및 이를 이용한 반도체 패키지 모듈
JP2000058589A (ja) 半導体装置及びその製造方法
JP2001250836A (ja) 半導体装置およびその製造方法
TW582077B (en) Flip-chip substrate and the flip-chip bonding process thereof
TW200901396A (en) Semiconductor device package having chips
US20040245651A1 (en) Semiconductor device and method for fabricating the same
JP3547303B2 (ja) 半導体装置の製造方法
US6818999B2 (en) Semiconductor device having multiple semiconductor chips in a single package
JP2007123407A (ja) 半導体装置の製造方法
KR100434201B1 (ko) 반도체 패키지 및 그 제조 방법
JP3395747B2 (ja) 半導体集積回路の製造方法
JP3968321B2 (ja) 半導体装置およびその製造方法
TWI277184B (en) Flip-chip leadframe type package and fabrication method thereof
TWI283048B (en) New package system for discrete devices
TWI395319B (zh) 避免封裝堆疊接點斷裂之半導體組合構造
JP2001015627A (ja) 半導体装置および半導体装置の製造方法
JP2003133509A (ja) 半導体パッケージ及びその製造方法
TW432555B (en) Method and structure of semiconductor package

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent