TW577142B - Pad layout on sawing street - Google Patents

Pad layout on sawing street Download PDF

Info

Publication number
TW577142B
TW577142B TW092102930A TW92102930A TW577142B TW 577142 B TW577142 B TW 577142B TW 092102930 A TW092102930 A TW 092102930A TW 92102930 A TW92102930 A TW 92102930A TW 577142 B TW577142 B TW 577142B
Authority
TW
Taiwan
Prior art keywords
metal layer
cutting
layout
lane
layer
Prior art date
Application number
TW092102930A
Other languages
English (en)
Other versions
TW200415745A (en
Inventor
Ming-Shuoh Liang
Tze-Liang Lee
Shih-Chang Chen
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Priority to TW092102930A priority Critical patent/TW577142B/zh
Application granted granted Critical
Publication of TW577142B publication Critical patent/TW577142B/zh
Publication of TW200415745A publication Critical patent/TW200415745A/zh

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

577142
發明所屬之技術領域 本發明係有關於一種 局’特別是有關於一 割巷之測試墊佈局。 切割巷(Sawing Street)之測試墊佈 種可降低晶片切割時之碎裂面積的切 先前技術: ^半導體製程中,為了提升積體電路元件之電性品質,目 剛大都係採用低介電常數材料來作為多重金屬連線結構中 $隔離材料’藉以降低金屬層與金屬層間所產生之寄生電 各來改善電阻電容延遲時間(Resistance Capacitance Delay Time ;RC Delay Time),而達到提高元件之操作速 度以及降低功率消耗的目的。因此,在積體電路元件之多 重金屬内連線結構中,低介電常數材料的使用相當地廣 泛0 然而,低介電常數薄膜通常係為鬆散的孔洞(pore)结構, 受到此種材料結構特性的影響,導致低介電常數薄膜之機 械強度較差。因此,在製程期間,低介電常數薄膜極易因 外力或能量而破裂’造成製程良率的降低。 此外,由於低介電常數薄膜之結構相當脆弱,且強度較 差,而位於低介電常數薄膜上下之金屬層的硬度與結構強 度均較高,且機械強度遠較低介電常數薄膜大。此存在低 介電常數薄膜與金屬層間之機械強度的懸殊差異,會大幅 增加製程的困難度。 ' 舉例而言’位於晶粒之間的切割巷上,通常均佈植有測試 鍵之測試墊,用以供檢測晶粒之電性品質。在完成晶粒之
577142 五、發明說明(2) 電性檢測後,可沿著晶粒之間的切割巷進行晶粒切割,而 將整片晶圓分成一顆顆的晶粒。在進行晶粒切割的同 切割器也會切過切割巷上之測試墊。而在多重内連線結構 中,位於每一層金屬層之測試墊大都係為方形金屬薄^, 且每一層金屬層之測試墊間均隔著介電層,每一層之測試 墊則利用介層插塞予以電性連接。當沿著切割巷切割晶^ 時,由於目前所使用之低介電常數材料與金屬層間^:械 強度差異相當大,低介電常數材料與金屬層之材料的一致 性低,再加上材料破裂之應力往切割線兩旁傳遞的影響, 以及在低介電常數材料之結構實在相當脆弱的情況下,將 導致切割的碎裂面積變大,而侵犯到晶粒,可能使得外界 之水氣進入晶粒内部,影響元件之電性。嚴重的話,碎裂 面積甚至會擴展到晶粒内部,而損害到晶粒内部之電路。 如此一來,製程可靠度與良率均會受到相當嚴重之衝 發明内容: 罕 ΐϊΐΐ之先前技術中,由於切割巷上之測試墊的低介電 电數材料之結構強度遠低於金属材料,而導致在切割晶圓 率下$生較大之碎裂面積,進而造成製程可靠度與產品良 =此,本發明的主要目的之一就是在提供一種可提高切割 ::區域開設數個窄溝槽。如此一來,可降低金屬層;:中 性,並兼顧針測面積。 本發明之另一目的就是在提供一種切割巷之測試墊佈局, 577142 五、發明說明(3) 其係於測試墊之 缓衝區。因此, 避免切割之碎裂 靠度與產品良率 本發明之又一目 其係減少測試墊 降低測試墊中間 積。 本發明之再一目 其係在測試墊邊 放切割時材料斷 檢測的可靠度。 根據以上所述之 墊佈局,至少包 之第一金屬層上 及複數個緩衝區 緩衝區至少包括 金屬層與上述第 的方向與切割巷 在本發明切割巷 切割線,亦可垂 第二金屬層可與 連接。此外,每 少包括有多個鋸 金屬層邊緣順著切割巷之方向提供較寬之 可以釋放切割時材料斷裂所產生之應力, 面積擴展到晶粒内部,進而可提升製程可 〇 的就是在提供一種切割巷之測試墊佈局, 中間區域之介層窗數量。如此一來,可以 區域之結構強度,進而縮減切割之碎裂面 的就是在提供一種切割巷之測試墊佈局, 緣形成鋸齒狀緩衝區。因此,可在有效釋 裂所產生之應力的同時,兼顧晶粒之電性 目的,本發明更提供了一種切割 金屬層,複數個溝槽 括:一第一 ,其中這些 位於上述第 一第二金屬 一金屬層之 之一切割線 之測試墊佈 直於切割巷 第一金屬層 一個緩衝區 齒部,並藉 溝槽中填有一第一介 一金屬層之兩側,其 層以及一第二介電層 間’且這些緩衝區較 的方向平行。 局上,溝槽可平行於 之切割線,且每一個 連接’亦可不需與第 之第二金屬層可呈鋸 這些鋸齒部與第一金 巷之測試 位於上述 電層;以 中每一個 位於第二 長之一邊 切割巷之 緩衝區之 一金屬層 齒狀,至 屬層連
577142 五、發明說明(4) 接。而當每一個緩衝區之第二金 時’可在第二金屬層上設置多個介】?金屬層連接 藉由介層插塞並透過其他層切割 使第二金屬層 層電性連接,it而確保針測時;間接與第-金屬 測結ι 電u ’獲得優良之檢 ,在本發明切割巷之測試墊佈局上 數置,並將介層窗設置在第一金屬 夕介層由之 巷之測試墊的結構強度,同時並:有較大:隼:::切割 積。而且,每一個緩衝區之第二金集中之針測面 較佳是大於第一金屬層較長之一邊的長 的長度 於晶圓切割時,利用第二金屬層阻捭 ^ 了來,可 料碎裂應力的斜向傳遞,而有效阻:::區域之材 至晶粒。 力双阻止切割之碎裂面積擴散 實施方式: 本發明揭露一種切割巷之測試墊佈局,其係在測試墊上嗖 置數個窄溝槽,以降低測試墊結構之韌性。並於測試墊之 邊緣順著切割線之方向加入較寬之緩衝區域,以釋放切割 時材料斷裂所產生之應力,進而避免切割之碎裂面積擴^ 到晶粒内部。再減少測試墊之介層窗數量,以降低測試墊 結構之機械強度。因此,可有效提升製程可靠度與產品良 率。為了使本發明之敘述更加詳盡與完備,可參照下列描 述並配合第1圖至第3圖之圖示。 清參照第1圖’第1圖係緣示本發明第一較佳實施例之切割 巷之測試墊佈局示意圖。測試墊100主要係由金屬層1〇2與
第8頁 577142 五、發明說明(5) β· 位於金屬層1 〇 2兩側之緩衝區1 0 4所構成。其中,金屬層i 〇 2 之中間區域上至少開設有至少一個寬度較窄之溝槽1〇6胃,
槽106中填充有介電材料,且溝槽1〇6之較長邊與^割巷(未 緣示)之切割線116約為平行。此外,金屬層102之兩侧邊緣 上設置有介層窗114,以供製作介層插塞,而使測試墊1〇〇 與其他上下層之測試墊電性連接。其中,介層窗丨丨4係介於 溝槽106與緩衝區1〇4之間,且介層窗114之數量僅需可順利 進行晶粒之檢測即可,不需過多。緩衝區1 〇 4則至少包括金 屬層108與較寬之介電層11〇,其中金屬層1〇8與金屬層1〇2 連接,且介電層110為金屬層102與金屬層1〇8所包圍。緩衝 區104之較長邊同樣與切割線116約略平行。另外,金屬層 108中更至少包括數個介電層112,以降低金屬層丨〇8與金屬 層102之連接區域的結構強度,其中介電層112係位於金屬 層108上並與金屬層1〇2接合,如第1圖所示。 藉由較窄之溝槽106的開設,可在對針測面積影響相當細微 的情況下’獲得有效降低金屬層1 〇 2之韌性的效果。其次, 由於緩衝區104之介電層11〇的材料結構強度遠低於金屬,
且介電層11 0之寬度較大,因此可在沿切割線116進行晶圓 切割時,有效釋放測試墊100之結構遭破壞所產生之應力, 而達到緩衝材料碎裂應力的目的。而位於測試墊丨〇 〇兩侧邊 緣之金屬層1 08的部分,其結構強度較大,可阻擋材料碎裂 應力的傳遞,並阻止碎裂面積的擴大。另外,介層窗114數 量的減少,則可減低測試墊1 0 〇堆疊結構的強度。 请參照第2圖,第2圖係繪示本發明第二較佳實施例之切割
第9頁 577142 五、發明說明(6) 巷之測試墊佈局示意圖。同樣地,測試墊2 〇 〇主要係由金屬 層202與位於金屬層202兩侧之緩衝區204所組成。金屬層 202上至少設置有約略垂直於切割線218之數個寬度較窄的 溝槽206 ’其中溝槽206填充有介電材料,且這些溝槽206將 金屬層202分隔成多個部分。金屬層2〇2之兩侧邊緣上更至 少設置有多個介層窗214,其中介層窗214係用以供製作介 層插塞,而使測試墊200與其他上下層之測試墊間得以電性 連接。在測試墊200中,介層窗214鄰近於緩衝區204,且介 層窗2 1 4之數量可依製程需求進行調整,僅需可順利進行晶 粒之檢測即可,不需過多。另外,緩衝區2〇4至少包括鋸齒 狀之金屬層208與介電層212,其中金屬層208之鋸齒部210 直接與金屬層20 2連接,且介電層212受到金屬層208形狀之 影響而同樣呈現鋸齒狀,而介電層212位於金屬層202與金 屬層208之間。金屬層208上更至少包括複數個介層窗216, 可用以形成介層插塞,如此一來,可在不增加金屬層2〇2區 域之結構強度下,提升針測之準確度。此外,緩衝區204之 較長邊同樣與切割線21 8約略平行,且緩衝區2 0 4之金屬層 208的較長邊的長度略長於金屬層202之金屬區域,而可將 金屬層2 0 2之金屬區域涵蓋住。 相同地,藉由較窄之溝槽206的開設,可在對針測面積影響 相當小的情況下,有效降低金屬層202之韌性。再藉由緩衝 區2 04中,範圍較廣且材料結構強度遠低於金屬之介電層 212,可在沿切割線218進行晶圓切割時,將測試墊2〇〇之結 構遭破壞所產生之應力有效釋放,進而達到緩衝材料碎裂
第10頁 577142 五、發明說明(7) 應力之效果。並藉由位於測試墊2〇 〇兩側邊緣結構強度較大 之金屬層2G8 ’可阻擋材料碎裂應力的傳遞,並阻止碎裂面 H播大。另外’減少介層窗214之數量,則具有降低測試 墊2 00堆疊結構強度的效果。 研參照,3圖,第3圖係繪示本發明第三較佳實施例之切割 巷之測試墊佈局示意圖。測試墊3〇〇主要係由金屬層3〇2與 位於金屬層30 2兩侧之緩衝區3〇4所構成。其中,金屬層3〇2 之中間區域上至少開設有多個寬度較窄且排成一列之溝槽 306 ,溝槽306中填充有介電材料,且此列溝槽3〇6與切割線 31 8約略平行。在本發明之第三較佳實施例中,此列溝槽 306位於測試墊3〇〇之中間,且切割線318通過此列溝槽 306。此外,金屬層3〇2之兩側邊緣上設置有多個介層窗 312,可供製作介層插塞,藉以使測試墊3 〇〇與其他上下層 之測試墊得以進行電性連接。其中,介層窗312係介於溝槽 306與緩衝區3〇4之間,且介層窗312之數量可依製程需求進 j亍調整,僅需可順利進行晶粒之檢測即可,不需過多。緩 衝區304則至少包括金屬層3〇8以及較寬之介電層31〇,其中 金屬層308與金屬層302為介電層310所隔開。金屬層3〇8上 更至少設置有數個介層窗314 ,可供製作介層插塞,使金屬 層3 08透過介層插塞並藉由上下層之測試墊而間接與金屬層 302電性連接。如此一來,可在不增加金屬層3〇2區域之結 構強度下’達到提升針測之準確度的目的。此外,緩衝區 3 04之較長邊同樣與切割線318約略平行,且緩衝區3〇4之金 屬層3 08的較長邊的長度略長於金屬層3〇 2 ,金屬層3〇8上下
1 I _ Η 1 1 1^· Hi Sli 1111 ill 11 隱画 1H 第11頁 577142 五、發明說明(8) 方各較金屬層302長約一個介電層316的寬度,而使得金屬 層308之範圍可將金屬層302之範圍涵蓋住,如第3圖所示。 =同地,由於較窄之溝槽306設置,可在對針測面積影響相 备小的情況下,有效降低金屬層30 2之韌性。而由於緩衝區 304 ’範圍較廣且材料結構強度遠低於金屬之介電層“ο之 設置,可在沿切割線318進行晶圓切割時,有效釋放測試墊 3〇〇a之結構遭破壞所產生之應力,而具有緩衝材料碎裂應力 之能力。另外,由於測試墊3〇〇之兩侧邊緣設置有結構強度 較大之金屬層308 ,因此可阻擋材料碎裂應力的傳^,並$ 有效阻止碎裂面積持續擴大而侵犯到晶粒。另外,由於介 層窗312數量的減少,可降低測試墊3〇〇堆疊結構之強度。 值得注意的一點是,雖然上述分為本案之三個較佳實: 例然其中間金屬層之溝槽以及緩衝區之金屬層等佈局設 計可依需求相互為用。舉例而言,第i圖之緩衝區丨〇4之佈 局設計可取代第2圖之緩衝區204以及第3圓之緩衝區3〇4的 佈局設計,第1圖之金屬層102之佈局設計亦可取代第2圖之 金屬層202以及第3圖之金屬層3〇2的佈局設計。本發明之精 神在於利用窄溝渠來減低測試區之結構韌性,並利用測試 墊兩侧之寬緩衝區來釋放切割時所產生之應力與阻擋結構 碎裂的蔓延,以及利用減少介層窗的數量來降低整;^試 墊結構之結構強度。 、 因此,本發明之一優點就是因為藉由降低金屬層之处構韌 性,可提高切割巷之測試墊材料之一致性,並兼顧=測面 積0
577142 五、發明說明(9) 本發明$ _ js 的机 乃一優點就是因為藉由測試墊兩側較寬之緩衝區 # "又置’可釋放切割時材料斷裂所產生之應力,因此可避 碎裂面積擴展到晶粒内部,進而達到提升製程可靠度與 產品良率的目的。 本f日月之又一優點就是因為藉由減少測試墊中間區域之介 層齒數量’可降低測試墊中間區域之結構強度,進而達到 縮減切割碎裂面積的目的。 本^明之又一優點就是因為可在測試墊兩侧邊緣形成鋸齒 狀緩衝區,因此可在有效釋放晶圓切割所產生之應力的同 時’兼顧晶粒電性針測之可靠度。 如热悉此技術之人員所瞭解的,以上所述僅為本發明之較 佳實施例而已,並非用以限定本發明之申請專利範圍;凡 其它未脫離本發明所揭示之精神下所完成之等效改變或修 飾,均應包含在下述之申請專利範圍内。 第13頁 577142 圖式簡單說明 本發明的較佳實施例已於前述之說明文字中輔以下列圖形 做更詳細的闡述,其中: 第1圖係繪示本發明第一較佳實施例之切割巷之測試墊佈局 不意圖, 第2圖係繪示本發明第二較佳實施例之切割巷之測試墊佈局 不意圖,以及 第3圖係繪示本發明第三較佳實施例之切割巷之測試墊佈局 示意圖。 圖號對照說明: 100 測試墊 102 金屬層 104 緩衝區 106 溝槽 108 金屬層 110 介電層 112 介電層 114 介層窗 116 切割線 200 測試墊 202 金屬層 204 緩衝區 206 溝槽 208 金屬層 210 鋸齒部 212 介電層 214 介層窗 216 介層窗 218 切割線 300 測試墊 30 2 金屬層 304 緩衝區 306 溝槽 308 金屬層 310 介電層 312 介層窗 314 介層窗 316 介電層 318 切割線
第14頁

Claims (1)

  1. 577142
    •一種切割巷(Sawing Street)之測試墊佈局, 一第一金屬層; 夕匕祜 j數個溝槽位於該第一金屬層上,其中該些溝槽中填有_ 複數個緩衝區位於該第一金屬 衝區至少包括一第二金屬層以 金屬層與該第一金屬層之間, 方向與該切割巷之一切割線的 層之兩側,其中每一該些緩 及一第二介電層位於該第二 且該些緩衝區較長之一邊的 方向平行。 2.如申請專利範圍第丨項所述之切割巷之測試墊 該些溝槽位於該第一金屬層之中間區域,且該些溝槽較長 之一邊的方向與該切割巷之該切割線的方向平行。曰 3·如申請專利範圍第丨項所述之切割巷之測試墊佈局,其中 該些溝槽較長之一邊的方向與該切割巷之該切割線的方向 4·如申請專利範圍第丨項所述之切割巷之測試墊佈局, 該些緩衝區之數量為2 ,且該些緩衝區分別位於該第一金I 層之兩侧。 兔屬 5.如申請專利範圍第丨項所述之切割巷之測試墊佈局, 每一該些緩衝區之該第二金屬層與該第一金屬層連接。、
    第15頁 577142 六、申請專利範圍 6·如申請專利範圍第1項所述之切割巷之測試墊佈局,其中 每一該些緩衝區之該第二介電層隔開該第一金屬層與每、一 該些緩衝區之該第二金屬層。 7 ·如申請專利範圍第丨項所述之切割巷之測試墊佈局,其中 每一該些緩衝區更至少包栝複數個第三介電層位於每一該 些緩衝區之該第二金屬層中,且該些第三介電層與該第」 金屬層接合。 8·如申請專利範圍第丨項所述之切割巷之測試墊佈局,其中 每一該些緩衝區之該第二金屬層較長之一邊的長度大於該 第一金屬層較長之一邊的長度。 9·如申請專利範圍第1項所述之切割巷之測試墊佈局,其中 每一該些緩衝區之該第二金屬層至少包括複數個鋸齒部, 且每一該些鋸齒部與該第一金屬層連接。 1 〇 ·如申睛專利範圍第1項所述之切割巷之測試墊佈局,其 =更至少包括複數個介層窗位於該第一金屬層之邊緣以及 每一該些緩衝區之該第二金屬層上。 π · —種切割巷之測斌墊佈局,至少包括·· 一第一金屬層; · 複數個溝槽位於該第一金厲廣之中間⑤域,其中該些溝槽
    第16頁 577142 六、申請專利範圍 - ~ i 中填有一第一介電層;以及 複數個緩衝區位於該第一金屬層之兩側,其中該些緩衝區 ,長之一邊的方向與該切割巷之一切割線的方向平行,且 每一該些緩衝區至少包括: 一第二金屬層; •第二介電層,其中該第二介電層位於每一該些緩衝區之 該第二金屬層與該第一金屬層之間,且每一該些緩衝區之 該第一金屬層與該第一金屬層連接;以及 一第三介電層,其中該第三介電層位於每一該些緩衝區之 該第二金屬層中並與該第一金屬層接合。 1 2·如申請專利範圍第1丨項所述之切割巷之測試墊佈局,其 中該些溝槽較長之一邊的方向與該切割巷之該切割線的方 向平行。 1 3 ·如申請專利範圍第丨丨項所述之切割巷之測試墊佈局,其 中該些緩衝區之數量為2,且該些緩衝區分別位於該第一金 屬層之兩側。 14·如申請專利範圍第丨丨項所述之切割巷之測試墊佈局,其 中更至少包括複數個介層窗位於該第一金屬層之邊緣上, 且該些介層窗位於該些溝槽以及每一該些緩衝區之該第二 介電層之間。
    第17頁 577142 申請專利範圍 1 5 · —種切割巷之測試墊佈局,至少包括 一第一金屬層; 複數個溝槽位於該第一金屬層上,其中該些溝槽中填有一 第一介電層;以及 複數個緩衝區位於該第一金屬層之兩側,其中該些緩衝區 較長之一邊的方向與該切割巷之一切割線的方向平行,且 每一該些緩衝區至少包括: 一第二金屬層,其中該第二金屬層至少包括複數個鋸齒 部’且每一該些鋸齒部均與該第一金屬層連接;以及 一第二介電層,其中該第二介電層位於每一該些緩衝區之 該第二金屬層與該第一金屬層之間。 1 6·如申請專利範圍第1 5項所述之切割巷之測試墊佈局,其 中該些溝槽較長之一邊的方向與該切割巷之該切割線的方 向垂直。 17·如申請專利範圍第15項所述之切割巷之測試墊佈局,盆 中該些緩衝區之數量為2,真該些緩衝區分別位於該^ 一^ 屬層之兩侧。 18.如申請專利範圍第15項所述之切割巷之測試墊佈局,其 中該些溝槽將該第一金屬層分成複數個金屬區,且每一誃、 些緩衝區之該第二金屬層之該些鋸齒部分別與該些金屬= 連接。
    577142 六、申請專利範圍 19.广申請專利範圍第15項所述之切割巷之測試墊佈局 中母一該些緩衝區之該第二金屬層較 、 該第-金屬層較長之一邊的長度。長之邊的長度大於 2中0·Λ申丨H利11圍第15項所述之切割巷之測試墊佈局,其 更至乂匕括複數個介層窗位於該第一金屬層之 每一該些緩衝區之該第二金屬層上。 、· 21· —種切割巷之測試墊佈局,至少包括·· 了金屬層之中間區域,其中該些溝槽 緩:區位於該第一金屬層之兩側,其中該 C方向與該切割巷之-切割線的方向;行,且 每一該些緩衝區至少包括: 叮且 一第二金屬層;以及 第-介電層’其中該第二介電層 一 該第二金屬層與該第一金屬層之間,且:楚:二:衝£之 每一該些緩衝區之該第二金屬 電層隔開 複數個介層窗位於該第一金層;以及 區之該第二金屬層上。 層之邊緣以及母一該些緩衝 2 2 ·如申請專利範圍第21項沐 喝所迷之切割巷之測試墊佈局,其 577142 六請專利範圍~ "一-’ 中該些溝槽較長之一邊的方向與該切割巷之該切割綠的方 向平行。 23.如申請專利範圍第21項所述之切割^測試塾佈局,其 :該些緩衝區之數量為2,直該婆缓衝區分別位於該第-金 屬層之兩側。 2:如申請專利範圍第21項所述〜切/長巷之之測:塾佈局’其 中每一該些緩衝區之該第;金肩層較長之一邊的長度大於 該第一金屬層較長之一邊的長度。
TW092102930A 2003-02-12 2003-02-12 Pad layout on sawing street TW577142B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW092102930A TW577142B (en) 2003-02-12 2003-02-12 Pad layout on sawing street

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW092102930A TW577142B (en) 2003-02-12 2003-02-12 Pad layout on sawing street

Publications (2)

Publication Number Publication Date
TW577142B true TW577142B (en) 2004-02-21
TW200415745A TW200415745A (en) 2004-08-16

Family

ID=32847855

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092102930A TW577142B (en) 2003-02-12 2003-02-12 Pad layout on sawing street

Country Status (1)

Country Link
TW (1) TW577142B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI417975B (zh) * 2009-12-30 2013-12-01 Raydium Semiconductor Corp 測試墊結構、晶片封裝結構、測試墊結構製作方法以及晶片封裝結構製作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI417975B (zh) * 2009-12-30 2013-12-01 Raydium Semiconductor Corp 測試墊結構、晶片封裝結構、測試墊結構製作方法以及晶片封裝結構製作方法

Also Published As

Publication number Publication date
TW200415745A (en) 2004-08-16

Similar Documents

Publication Publication Date Title
CN101740562B (zh) 划线中的散热器结构
US7391114B2 (en) Electrode pad section for external connection
CN103681661B (zh) 晶圆中的划线
CN110047911B (zh) 一种半导体晶圆、键合结构及其键合方法
CN113523597B (zh) 晶圆切割方法
TW202036697A (zh) 形成及封裝半導體晶粒的方法
US20050179213A1 (en) Non-repeated and non-uniform width seal ring structure
CN101150094A (zh) 半导体晶圆结构
CN104299898B (zh) 半导体晶片、半导体ic芯片及其制造方法
US7316940B2 (en) Chip dicing
TW201513242A (zh) 晶片及晶片製造方法
JP2003068740A (ja) 半導体集積回路装置およびその製造方法
TW519727B (en) Semiconductor wafer, semiconductor device and manufacturing method therefor
CN101554756B (zh) 一种可提高切割成品率的切割道
US7314811B2 (en) Method to make corner cross-grid structures in copper metallization
TWI637478B (zh) 晶圓及其形成方法
DE102010040062B4 (de) Eine Substratzerteilungstechnik für das Separieren von Halbleiterchips mit geringerem Flächenverbrauch
US6235612B1 (en) Edge bond pads on integrated circuits
CN102569209B (zh) 防裂结构
CN110660815B (zh) Cmos图像传感器晶圆的设计方法
JPH06232250A (ja) 半導体装置の製造方法及び半導体装置
TW200415745A (en) PAD layout on sawing street
JP2005311117A5 (zh)
CN115547928B (zh) 提高晶圆切割性能的方法及晶圆结构
CN117476556A (zh) 芯片及其形成方法、半导体结构及其形成方法

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent