TW576925B - Test structure for evaluating antenna effects - Google Patents

Test structure for evaluating antenna effects Download PDF

Info

Publication number
TW576925B
TW576925B TW091116638A TW91116638A TW576925B TW 576925 B TW576925 B TW 576925B TW 091116638 A TW091116638 A TW 091116638A TW 91116638 A TW91116638 A TW 91116638A TW 576925 B TW576925 B TW 576925B
Authority
TW
Taiwan
Prior art keywords
test structure
electrode
layer
oxide layer
patent application
Prior art date
Application number
TW091116638A
Other languages
English (en)
Inventor
Chong-Jen Huang
Kuang-Wen Liu
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Application granted granted Critical
Publication of TW576925B publication Critical patent/TW576925B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

576925 五、發明說明(l) 發明之領域 本發明係關於一種測試晶圓,.用以< 評估並監測晶圓表 面之電漿勢能(plasma potential),尤指一種類 NR0M(NR0M-1 ike)天線測試結構,其係形成於一測試晶圓 上’可針對電漿造成之電荷累積進行高靈敏度監測並且提 供定量資料。 背景說明 隨著積體電路的微小化,多層内連線技術也越來越複 雜。此時’高密度非等向性電漿蝕刻即在半導體製程中扮 f重要=角色。電漿蝕刻技術可在介電層中定義出極小線 寬的溝渠結構,並產生直立的溝渠剖面側壁。舉例而言, 反應性離子蝕刻(reactive—ion_etching,RIE)電漿即常 被:ΐί導體製程中以達到精密的尺寸控制。電漿的形成 通㊉=错助無線電波的誘發,然而,近來也發現電漿處理 會造成晶圓表面元件的傷害。 μ韻天ΐ ϊ i、tntr^、ef f ect)是半導體製程中常發生的 漿,子的轟,,此時會產生許多的帶電粒子表例如電以電 電聚環境中之内連線金屬4所夺被 丨队呆,並累積在兀件結構
576925 五、發明說明(2) 上,進而導致元件的電性受到影響,嚴重時甚至會傷害元 件本身。天線效應的強弱基本上可用下列關係式表達: R = A a/ A g 其中R稱為電線比值(antenna ratio); A是所謂的連 接閘極的電荷收集電極(charge collection electrode, CCE)面積;A找表的是閘極面積。 習知監測電漿天線效應是採用電荷監測晶圓(Charge monitor wafer),有時又稱為CHARM wafer。習知電荷監 測晶圓係以E 2P R 0 Μ為主要的單位測試架構,其可重複寫入 及重複使用。相關的文獻可參考"CHARM wafer characterization丨丨 Reedholm Technical Note TN-1, June 1 9 9 6,在此不多贅述。習知該行業者均知e2PROM結 構基本上包括浮動閘極以及控制閘極堆疊在浮動閘極上 方。浮動閘極與半導體基材之間為一氧化層,控制閘極與 浮動閘極之間由另一層介電層隔開。然而,習知採E 2PR〇M 結構之電荷監測晶圓具有下列缺點。首先,習知採E 2p R 〇 Μ 結構之電荷監測晶圓之E2PR0M單元的耦合比(coupi ing rati 〇)不足,因而導致電荷監測晶圓之偵測靈敏度大打折 扣。一般,可以利用啟始電壓差(△ V t)來換算天線效應之 電漿衍生電荷,其關係式如下:
576925 五、發明說明(3) total
△ Vt = (Rx Qf)/C I矣卩々二:電何監測晶J5之E2pR0醇元的搞合比;Q我 φ : 2 '予^二玉之電何數量;Ct°ta代表E2pR0M單元的整體 iltt'' 行業者所知,E2pR0M單元的搞合比約介 丨ϊ! 間,此乃電荷監測晶圓之偵測靈敏度不足之 卜。^ :習知採E 2PR0_構之電荷監測晶圓結構較為 |複雜,這表示需要較多的製程步驟以及較高的製造成本。 由上可知,習知採E 2PR〇m結構之電荷監測晶圓具有很 I大的^進空間,目前業界也迫切需要一種更低成本、可提 |供更同偵測靈敏度並且可準確定量分析之電荷監測晶圓, |以提高產品良率以及降低生產成本。 I發明概述 據此’本發明之主要目的在於提供一種類 NROM(NROM-like)天線測試結構,其係形成於一測試晶圓 |上’可針對電漿造成之電荷累積進行高靈敏度監測並且提 |供定量資料。 依據本發明之目的,本發明之較佳實施例係揭露一種 疋ΐ憤測電漿天線效應之高感度測試結構,該測試結構包 |含有:一基底;一 0Ν0介電層,形成於該基底上,其中該
576925 五、發明說明(4) ΟΝΟ介電層係由一下層氧化層、一氮化矽層以及一上層氧 化層所構成;一電極,形成於該〇 Ν 〇介電層之上;以及一 天線結構’電連接該電極,用來收集由一電漿所誘發之電 荷。 依據本發明之目的,本發明係揭露一種一種測試晶 圓’用於定量評估電漿誘發電荷效應,該測試晶圓包含 有:一石夕晶圓;以及一測試結構陣列,形成於該矽晶圓表 面,用來偵測由一電漿所誘發之電荷效應,其中每一該測 試結構包含有:一基底;一 0Ν0介電層,形成於該基底 上,其中該0Ν0介電層係由一下層氧化層、一氮化矽層以 構成;一電極,形成於該0Ν0介電層之 i负:ΐ;5 ·,電連接該電極,用來收集由-電漿 所誘發之電何。 明確當:讓ΐ ^:i上述以及其它目❼、特徵與優點能更 二V 特舉—較佳實㈣,配合所附圖式,作詳 發明之詳細說明 如前所述’習知採E 2PR0M結構之雷 之一在於需要製作兩層㊅乡曰曰曰石夕堆疊^何=測晶圓之缺點 浮動閘極以及控制閑極結構。因&,:制亦即要分別定義 I製作過程中需要至
第7頁 576925 五、發明說明(5) 少多一,黃光餘刻製程以及清洗步驟,造成成本的增加。 此外、’#估累積在晶圓表面之電漿衍生電荷亦需要有更靈 敏^測試結構來完成。本發明之測試結構具有高靈敏度、 低製作成本以及可定量分析之優點,可完全彌補習知技藝 之不足。 請參閱圖一,圖一為本發明測試結構之上視示意圖。 如圖一所示,場效電晶體丨2係提供於一基底丨〇上。基底丄〇 係為一矽基底構成。電晶體1 2包含有一閘極1 4經由一接觸 插塞1 6電連接一天線結構1 5。閘極丨4由多晶矽所構成。天 線結構1 5可為單層内連線結構或多層内連線結構,用以收 集以電漿製程中所衍生之電荷。源極2 2以及汲極2 4分別提 供於閘極1 4兩側的基底1 〇中。另有一擴散區2 6形成於基底 1 0靠近電晶體1 2之處。 一 請參閱圖二,圖二為圖一中測試結構沿著切線A a,之 剖面示意圖。如圖二所示,閘極1 4係由一 〇 N 〇介電層3 〇與 基底10隔開。ΟΝΟ介電層30包括一底氧化層32、一上氧化 層3 6以及一氮石夕層3 4介於底氧化層3 2及一上氧化層3 6之 間。圖中,源極、沒極、閘極以及金屬電極分別以S、ρ、 G以及Ρ表示。0Ν0介電層30係以習知之製法完成。例如, 美國專利第5 9 6 6 6 0 3號中所提之步驟,包括在低、、w握你丁 積一氮矽層於該底氧化層上’隨後在利用氧化方式或者沈
第8頁 576925 五、發明說明(6) ,方式在氮矽層上形成一上氧化層。上氧化層3 6的厚度建 4在8 0到1 〇 〇埃之間,較佳在9 〇埃左右。氮矽層3 4的厚度 介於60至80埃,較佳在7〇埃左右。底氧化層32厚約5〇至7〇 埃間極1 4以及源極〉及極區域2 2及2 4皆以傳統黃光步驟及 蝕刻法形成。 當進仃一電漿操作時,電漿衍生電荷,例如電子,會 累積於天線結構1 5,導致電荷累積在〇N〇介電層3〇之一側 以及電位,形成在基底丨0以及閘極丨4之間。帶能量的帶電 粒子射入氮矽層3 4並被捕陷於其中,進而導致啟始電壓偏 移(△ V ’其可用下列關係式表達:
△ Vt 二 Q/C 其中Q為捕陷於氮矽層3 4中的電荷量;C為閘極1 4與基 底1 0之間的電容。利用量測啟始電壓偏移(△ v t),吾人即 可定量計算出捕陷於氮矽層3 4中電聚衍生電荷總量Q,亦 即Q = △ V κ c。相較於習知採e 2PR〇M結構之電荷監測晶 圓’本發^之測試結構可產生較大幅度的啟始電壓偏移 (△ V t) °這是由於本發明類測試結構之耦合值接近1 所致。 進行啟始電壓(V t)量測時,源極2 2以及基底1 0都是接 地。大約1 · 6 V的正電壓被施加於汲極2 4。逐步增加的正電
576925
五、發明說明(7) ,被施加在閘極14上。啟始電壓偏移(△ v〇可由比較一參 啟=電壓與/里測之啟始電壓值而得到。由於啟始電壓 t)里測為該行業者所熟知,因此其細部不再贅述。 八明 > 考圖二,圖三顯示本發明另一較佳實施例中具有 、;1電層的CV測試結構剖面示意圖。如圖三所示,電容 式測試結構50係形成於基底1〇上。基底1〇可為一 p型摻雜 矽基底。電容50具有一以多晶矽構成之上電極54。此外, ^電極54亦可由金屬或金屬矽化合物所構成。上電極54電 連接一電荷收集天線結構(未顯示於圖三中)。在基底1 〇 中,一扮演下電極之摻雜井5 2形成於上電極5 4下方。上電 極54與下電極52之間為一 0N0介電層3〇。同樣地,〇N〇介電 層30包括一底氧化層32、一上氧化層36以及一氮矽層34介 於底氧化層3 2及一上氧化層3 6之間。大致上,測試結構5 〇 佔據約1 0 0微米X 1 0 0微米之晶片面積。習知的C 一 v量測方 法可有效地執行在本發明之測試結構5 〇上。進行〇1測試 時,一般係將基底1 0接地,利用一探針量測閘極5 4之啟始 電壓值。接著,再以習知的,’平帶偏移”計算方法 (flat-band shift)相較於一參考啟始電壓計算出啟始電 壓偏移(△ Vt)。 ^ 簡言之,本發明之主要技術特徵在於提供一具有高靈 敏度之類NROM測試結構或以此概念衍生之具有〇N〇介電層 之電容測試結構。由於靈敏度的提昇,本發明之測試結胃構
第10頁 576925 五、發明說明(8) 即使在只有少量電漿衍生電荷的環境中亦可以利用C-V法 或者習知的啟始電壓量測步驟進行定量及分析。
V 以上所述僅為本發明之較佳實施例,凡依本發明申請 專利範圍所做之均等變化與修飾,皆應屬本發明專利之涵 蓋範圍。
576925 圖式簡單說明 圖式之簡單說明 圖*為本發明上視不意圖,' :^ 圖二為本發明剖面示意圖;及 圖三為本發明第二實施例之剖面示意圖。 圖式之符號說明
第12頁 10 晶圓 12 場效電晶體 14 閘極 15 天線結構 16 接觸插塞 22 源極 24 汲極 26 擴散區 30 ΟΝΟ介電層 32 下氧化層 34 氮矽層 36 上氧化層 50 電容測試結構 52 摻雜井 54 上電極

Claims (1)

  1. 576925 六、申請專利範圍 1. 一種定量偵測電漿天線效應之高感度測試結構,該測 試結構包含有: 一基底; < % 一 ΟΝΟ介電層,形成於該基底上,其中該ΟΝΟ介電層係 由一下層氧化層、一氮化石夕層以及一上層氧化層所構成; 一電極,形成於該0Ν0介電層之上;以及 一天線結構,電連接該電極,用來收集由一電漿所誘 發之電荷。 2. 如專利申請範圍第1項之測試結構,其中由該電漿所 誘發之電荷將穿過該上層氧化層注入該氮化矽層中。 3. 如專利申請範圍第1項之測試結構,其中該電極係由 多晶石夕構成。 4. 如專利申請範圍第1項之測試結構,其中該電極係由 金屬所構成。 5. 如專利申請範圍第1項之測試結構,其中該0Ν0介電層 之上氧化層的厚度約介於8 0至1 0 0埃(a n g s t r 〇 m )之間,該 氮化矽層的厚度約介於6 0至8 0埃之間,該下氧化層的厚度 約介於5 0至7 0埃之間。 6. 如專利申請範圍第1項之測試結構,其中該天線結構
    第13頁 576925 六、申請專利範圍 之上氧化層的厚度約介於8 0至1 0 0埃(a n g s t r 〇 m)之間,該 氮化矽層的厚度約介於6 0至8 0埃之間,該下氧化層的厚度 約介於5 0至7 0埃之間。 < 1 2.如專利申請範圍第8項之測試晶圓,其中該測試結構 另包含有一汲極以及一源極形成於該電極兩側之該基底表 面。
    第15頁
TW091116638A 2002-04-17 2002-07-25 Test structure for evaluating antenna effects TW576925B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/063,389 US20030197175A1 (en) 2002-04-17 2002-04-17 Test structure for evaluating antenna effects

Publications (1)

Publication Number Publication Date
TW576925B true TW576925B (en) 2004-02-21

Family

ID=29214352

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091116638A TW576925B (en) 2002-04-17 2002-07-25 Test structure for evaluating antenna effects

Country Status (4)

Country Link
US (1) US20030197175A1 (zh)
CN (1) CN100421230C (zh)
HK (1) HK1057290A1 (zh)
TW (1) TW576925B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090013881A (ko) * 2007-08-03 2009-02-06 주식회사 동부하이텍 테스트 웨이퍼, 그 제조 방법 및 이를 이용한 플라즈마데미지 측정 방법
CN102054083B (zh) * 2009-10-30 2015-07-01 新思科技有限公司 集成电路的天线效应的检查方法及其装置
US8889021B2 (en) * 2010-01-21 2014-11-18 Kla-Tencor Corporation Process condition sensing device and method for plasma chamber
US9070652B2 (en) * 2012-04-13 2015-06-30 United Microelectronics Corp. Test structure for semiconductor process and method for monitoring semiconductor process
CN102800658B (zh) * 2012-08-29 2016-12-07 上海华虹宏力半导体制造有限公司 测试键结构以及晶圆测试方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5966603A (en) * 1997-06-11 1999-10-12 Saifun Semiconductors Ltd. NROM fabrication method with a periphery portion
TW379399B (en) * 1998-07-08 2000-01-11 United Microelectronics Corp Structure for monitoring antenna effect

Also Published As

Publication number Publication date
US20030197175A1 (en) 2003-10-23
HK1057290A1 (en) 2004-03-19
CN1452230A (zh) 2003-10-29
CN100421230C (zh) 2008-09-24

Similar Documents

Publication Publication Date Title
US10777393B2 (en) Process condition sensing device and method for plasma chamber
JP5837012B2 (ja) モニタリング方法、プラズマモニタリング方法、モニタリングシステム及びプラズマモニタリングシステム
US6586765B2 (en) Wafer-level antenna effect detection pattern for VLSI
US8878258B2 (en) Detector of biological or chemical material and corresponding array of detectors
US8193824B2 (en) Monitoring plasma induced damage during semiconductor wafer processes
JP5407019B2 (ja) プラズマモニタリング方法
WO2012119455A1 (zh) 一种提取mos管沿沟道电荷分布的方法
US6806101B2 (en) Ferroelectric capacitor plasma charging monitor
US8241928B2 (en) Test structure and method for detecting charge effects during semiconductor processing
JP2009059850A (ja) 半導体装置の製造方法
TW576925B (en) Test structure for evaluating antenna effects
US8004290B1 (en) Method and apparatus for determining dielectric layer properties
TW455976B (en) Endpoint detection method of chemical mechanical polishing process
JP3846016B2 (ja) 電子シェーディングダメージの測定方法
US5904490A (en) Method of measuring electron shading damage
CN100590828C (zh) 浅沟槽隔离结构平坦化性能检测方法
JP2005142304A (ja) トランジスタの評価方法
KR101875837B1 (ko) 실리콘 관통전극의 측면 비균일성 감지 방법 및 측면 비균일성을 감지하는 프로그램을 저장한 컴퓨터 판독가능 기록매체
US6582977B1 (en) Methods for determining charging in semiconductor processing
Yang et al. An investigation of plasma charging effect on FinFET front-end-of-line processes
Tsai et al. Charge splitting in situ recorder (CSIR) for real-time examination of plasma charging effect in FinFET BEOL processes
CN111753576B (zh) 半导体指纹传感器及其形成方法
Cacciato Minimizing the effects of hardware marginality on charging damage during plasma-enhanced chemical vapor dielectric deposition
Tsai et al. Direct Non-Contact Electrical Measurement of Low-k Damage in Patterned Low-k Films by a Near-Field Scanned Microwave Probe
JP2000307130A (ja) Mos半導体装置及びその製造方法

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent