TW573395B - Integrated circuit with a differential amplifier - Google Patents

Description

573395 A7 " " ---—------ 五、發明說明（1 ) 本發明涉及一種積、體電路，其處於一種參考電位且具有 一種差動放大器，此差動放大器包括：二個輸入電晶體， 一個負載元件及一個電流源。各輸入電晶體並聯在負載元 件和電流源之間，此電流源具有一個N-通道MOS電晶體， 其受控制之區段是與輸入電晶體及電流源之供電端相連 接，該電晶體之控制端是與一種相對於參考電位是正的電 位用之接點相連接。 在積體電路中差動放大器大部份是用在不同之應用中 。特別是新一代之半導體記憶體模組由於較新之技術而 具有較小之內部電源電壓。在此種積體電路'中，差動放 大器特別是操作成輸入信號放大器（亦稱爲輸入-接收器） ，這是因爲其依據規定亦可用在較小之內部電源電壓中。 輸入-接收器之功能通常是偵測一種可變之輸入信號 且須要時加以放大。與此有關之此種構造之差動放大器 類似於一種反相器而具有一種高的輸入電阻。此種差動 放大器主要用在較新之應用中，其具有一種所謂SSTL (Stub-Serial-Terminated-Logic)介面，特別是用在較 新之DRAM次代（Generation)中。該處主要是使用此種差 動放大器作爲所謂高速接收器。 差動放大器之各種不同之構造形式在原理上具有習知 形式之相同之基本電路，其含有二個輸入電晶體，一個 電流源及一個主動或被動負載。施加至輸入電晶體之輸 入信號之電位差在差動放大器之輸出端造成一種電位差 。這些輸入電晶體通常是以NM0S技術製成。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------- (請先閱讀背面之注意事項再填寫本頁) 線· 經濟部智慧財產局員工消費合作社印製 573395 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（2 ) 差動放大器之電流源使流經二個輸入電晶體之總電流 持續地保持定値。通常使用N-通道MOS電晶體作爲電流源 ，其汲極-源極-區段是與輸入電晶體及電流源之供電端 相連接。由於差動放大器之電流源主要之作用是保持定 値之電流，則電流源之電晶體須在其飽和區中操作。輸 入信號之控制區因此在此二個輸入電晶體之一之中不會 受到太多限制，此電晶體之在汲極-源極-區段上之電壓 降應保持儘可能低。 爲了使電晶體可在飽和區中操作，則習知方式是電壓 須滿足以下之條件：

Vds^Vgs，Vth 此處D是汲極，S是源極而G是閘極。在目前之應用中 ，電流源之供電端大多與此積體電路之參考電位用之接 點相連接。如上所述，由於VDS較小，則須選取Vcs，使 此電壓較該導通電壓VTH不是大很多。這樣特別會產 生此種問題：在一種流經此電流源之預設之電流中以及 閘極-源極-電壓較小時，此電晶體之寬度/長度比 (r a t i 〇 )須選擇成較大。此外，由於汲極-源極-電壓持續 地較積體電路之參考電位還大，則各輸入電晶體上之輸 入信號範圍在每一情況中都受到限制。由於電流源之電 晶體是接近其導通電壓而操作，則閘極-源極-電壓須小 心地選取。若其選擇成太小，則此差動放大器電路對輸 入信號和電流源之電位變動（π雜訊"）會特別敏感。 在 Tietze’Shenk : Halbleiter-Schaltungstechnik， -4- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----------------—Awl (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 573395 A7 _ B7 五、發明說明（3 ) II.Auf1 age , Berlin, u. a . ： Springer, 1999，page 361 ,401，402,419中描述各種差動放大器之基本電路， 其分別具有二個輸入電晶體，一個負載元件及一個電流 源，其中各輸入電晶體並聯在負載元件及電流源之間。 此外，描述一些具有電晶體之電流鏡，其可用作差動放 大器之電流源。上述之差動放大器可以正或負之電源電 壓來操作。 本發明之目的是提供一種具有差動放大器之積體電路 ，其中由上述之基本電路開始使上述有關電流源之N-通 道-MOS電晶體之大小以及此差動放大器之操作上之缺點 不會發生且一種較穩定之電源電壓可用在DRAM記憶體電 路中。 此目的藉由一種具有差動放大器（其處於參考電位處） 之積體電路來達成，此差動放大器具有二個輸入電晶體 ，一個負載元件及一個電流源；各輸入電晶體並聯在負 載元件和電流源之間。電流源具有一個N-通道-MOS電晶 體，其受控制之區段是與輸入電晶體及電流源之供電端 相連接，其中此電晶體之控制端是與一種相對於參考電 電壓爲正之電位用之接點相連接；此積體電路包含在積 體動態記憶體之電路配置中且此電流源之供電端是與一 種電壓源相連接以便使積體動態記憶體之記憶胞陣列電 晶體斷開，該電壓源具有一種相對於參考電位爲負之電 位。 有利之其他形式描述在申請專利範圍各附屬項中。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------tr---------線—# (請先閱讀背面之注意事項再填寫本頁) 573395 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（4 ) 此電流源之電晶體之源極端因此是與一種相對於Μ考 電位所言是負的電位相連接。這樣可在其它電源電i不 變時以及輸入信號和控制信號之電位亦不變時使閘極-源 極-電壓變大。因此在流經電流源之電流已設定時此電晶 體之寬度/長度比（ratio)可保持很小。此外，由於此 電晶體不再接近其導通電壓處而操作，則對"雜訊"之敏 感性可降低。 本發明之積體電路可用在積體動態記憶體（DRAM)之電 路配置中。在現代之DRAM電路中，有時爲了關閉記憶胞 陣列中之電晶體，則需要一種較參考電位還負之電位。 此種所謂'’負字元線低電壓（Nega t i ve wo rd 1 i ne Low Vo It age (Vnwl )”通常形成在半導體晶片上成爲高穩定之 負電壓。此種有利之特性特別可用在差動放大器中，其 過程是此電流源之供電端須與電壓源相連接以便使此積 體記憶體之記憶胞陣列中之電晶體關閉。 本發明之差動放大器之有利之特性特別是可用在積體 電路之輸入-接收器之電路配置中。各輸入電晶體之一 之閘極端是與輸入-接收器之輸入信號用之接點相連接。 本發明以下將依據圖式來詳述。 圖式簡單說明： 第1圖 差動放大器之基本電路。 第2圖本發明之差動放大器之電路配置。 第1圖是差動放大器1之基本電路，其包括：各輸入電 晶體ΤΙ，T2，一個電流源3以及一個負載元件2。此差動 -6_ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) .. ;線- 573395 A7 B7 五、發明說明（5 ) (請先閱讀背面之注意事項再填寫本頁) 放大器1以負載元件2連接至內部電源電壓VI且以電流源 3連接至此積體電路之參考電位GND。此差動放大器1之 輸入信號1 0施加至輸入電晶體T1之閘極端11，一種參考 電位20施加至輸入電晶體T2之閘極端。各輸入電晶體T1 和T2並聯在負載元件2和電流源3之間。 電流源3具有NMOS型式之電晶體T3，其汲極-源極-區 段是與輸入電晶體T1或T2以及電流源3之供電端3 1相連 接。電晶體T3之控制端G是與一種較參考電位GND還正 (positive)之電位V3用之接點相連接。電流源3之供電 端3 1是與參考電位GND用之接點相連接。 第2圖是一種差動放大器1，其構造原理與第1圖者相 同。但不同之處是電流源3之供電端31是與一種較參考 電位GND還負之電位V2用之接點相連接。電位V2或GND 之値例如是V2= -0.5V或GND= 0V。電壓VGS較第1圖者還 大，在流經電流源3之電流I已設定時，電晶體T3之寬度 /長度比（r a t i 〇 )較第1圖者還小。此外，此電晶體T3不 像第1圖中那樣靠近其導通電壓VTH處而操作。第2圖中相 對於電位變動之敏感性因此較第1圖者還小。 經濟部智慧財產局員工消費合作社印製 電流源3之供電端3 1是與電壓源4相連接以便可使積體 動態記憶體之記憶胞陣列中之電晶體關閉。 符號之說明 1 .......差動放大器 2 .......負載元件 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 573395 A7 _B7 五、發明說明（》 3 .......電流源 4 .......電壓源 10......輸入信號 20......參考電位 ΤΙ，T2...輸入電晶體 Τ3......電晶體 -------訂---------線— (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

1. A8SSD8 573395 六、申請專利範圍 1.一種具有差動放大器之積體電路，其處於一種參考電 位（GND)處， -此差動放大器（1)具有：二個輸入電晶體（T1 ’ T2) ，一個負載元件（2 )和一個電流源（3 )， -各Λ入電晶體（T1，T2)並聯在負載元件（2)和電流 源（3 )之間， -電流源（3)具有一種Ν-通道-MOS電晶體（Τ3) ’其受 控制之區段是與各輸入電晶體（ΤΙ，Τ2)及電流源 (3 )之供電端（3 1 )相連接， -電晶體（Τ3 )之控制端（G )是與一種較參考電位（GND ) 還正（posit ive)之電位（V3)用之接點相連接’其特 徵爲： 此積體電路包含在積體動態記憶體之電路配置中且 電流源（3 )之供電端（3 1 )是與電壓源（4 )相連接以便使 積體動態記憶體之記憶胞陣列中之電晶體關閉’此供 電端（31 )具有一種較參考電位（GND)還負之電位（V2)。 2 .如申請專利範圍第1項之積體電路，其中 -此差動放大器（1)包含在此積體電路之輸入-接收器 之電路配置中， -各輸入電晶體（T1，T2)之一之閘極端（11)是與輸入 -接收器之輸入信號（1 〇 )用之接點相連接。 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公釐） --------------I (請先閱讀背面之注意事項再填寫本頁) . 線· 經濟部智慧財產局員工消費合作社印製