TW563223B - Methods for regulating surface sensitivity of insulating films in semiconductor devices - Google Patents

Methods for regulating surface sensitivity of insulating films in semiconductor devices Download PDF

Info

Publication number
TW563223B
TW563223B TW089111284A TW89111284A TW563223B TW 563223 B TW563223 B TW 563223B TW 089111284 A TW089111284 A TW 089111284A TW 89111284 A TW89111284 A TW 89111284A TW 563223 B TW563223 B TW 563223B
Authority
TW
Taiwan
Prior art keywords
layer
ozone
deposition
film
thickness
Prior art date
Application number
TW089111284A
Other languages
English (en)
Inventor
Sasangan Ramanathan
Joseph Ellul
Asharf R Khan
Hariram Krishnamoorthy
Dilip Vijay
Original Assignee
Quester Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quester Technology Inc filed Critical Quester Technology Inc
Application granted granted Critical
Publication of TW563223B publication Critical patent/TW563223B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)

Description

563223 五、發明說明（2 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 可觀察表面敏感度。另夕卜，Si〇2T摻雜㈣以製成摻雜鱗 之矽酸鹽玻璃（，，PSG”），摻雜有硼以製成摻雜硼之矽酸鹽 坡璃（"BSG”）或PSG與BSG之組合以及旋開玻璃（”S〇G")。 Si〇2在此類基材上之沉積亦可顯示表面敏感度。對於在氮 化物層包括氮化矽及含氧氮化矽上之沉積亦可觀察表面敏 感度。 右干消除或減少TEOS/〇3沉積之表面關連性之方法已説 月大邵份解決方法需要附加設備及/或預處理步驟。 Maeda (US專利5,05 U80 ;此專利案完全併入本文供參考） 説明一種雙層CVD_Si〇2薄膜，其中第一層之以〇2係在〇5 容積。/。及溫度400X：下使用A濃度沉積，第二層之te〇s/〇3 則使用較高〇3濃度沉積。 已知用低臭氧製成之薄膜可具良好一致性，其可配合所 =知於上之基材的形狀。然而，已知低臭氧薄膜之品質較 咼，氧薄膜者差。低臭氧薄膜容易具有更多水份及/或較 低密度，導致未來積體電路操作中之潛在可靠性問題，因 貝幸乂差。相對照地’咼品質薄膜之特性爲較低品質薄 膜具有更低水份組合物及較高密度。 、由表面敏感度造成之問題可從淺溝槽隔離用之Si〇2薄膜 之不均勻沉積觀察出。淺溝槽隔離（"STII，）爲一種藉刻凹槽 ^溝槽於基材中電分離半導體晶元上之活化裝置，然用介 _貝如Si〇2填充溝槽之方法。希望是具有半導體特性如 氧化物層或氮化物層在基材上。溝槽法可造成若干不同類 足半導體材料之存在曝露至Si〇2沉積之狀況：若存在時， -5- I X 297公釐） ——.---l·----參-裝 (請先閱讀背面之注意事項再填寫本頁) ----訂--- 聲 563223 經濟部智慧財產局員工消費合作社印製 A7 — —__B7__ 五、發明說明（4 )
Si〇2，但顯示許多缺點，包括空隙115及表面粗度1 π。 根據·3 80專利，具有一在低臭氧濃度下沉積之不能減縮 的最小厚度之te〇s/〇3薄膜之第一層。在相同族群之刊物 中（Fujino等人，J· Electrochemical Society 138(2):550-554 (1991)，低臭氧TEOS薄膜之最小厚度被視爲ιοοοΑ。隨著 溝槽結構變成更小，例如，低於2〇〇〇A (0.2 # m)時，具有 低臭氧TEOS之1000人原層之溝槽此時無法填充自TE〇St 向臭氧沉積衍生之高品質氧化物。需要高臭氧氧化物對沉 積薄膜提供高度電安定性。因此，對於塡充低於〇.丨8 /, m 間隙之未來需求，在低臭氧薄膜對較佳品質高臭氧薄膜之 沉積後，在溝槽内將具不足空間。 圖1 f顯示一如圖1 e所示之習用半導體晶元1 〇〇，其包含 石夕基材1 04，具有熱氧化物i 06襯墊並具有根據習知方法製 成足低臭氧S i Ο2層1 12之溝槽。溝槽之其餘部份填滿高臭 氧Si〇2 116。低臭氧Si〇2之厚度被示爲wooA。 由於裝置之幾何形狀被減至次四分之一微米尺寸以下， 使用此等方法填充之無空隙之間隙很困難，因爲溝槽内沉 積之薄膜類型主要由低Os之薄膜所組成。爲了性質之一 致’低〇3薄膜容易自溝槽之側填充間隙，當間隙填充完成 時’其會造成弱縫及空隙之形成。此弱缝使表面雜質更易 移過薄膜’可能到達積體電路組件之電活化區。因此，縫 或任何可使雜質移行之結構缺點不受歡迎。另外，若間隙 僅蜞充高臭氧氧化物時，表面敏感度導致不良間隙塡充、 弱、’逢工隙及/或粗链表面。沉積在熱氧化物上之高臭氧 -------------裝--------訂--------- 著· (請先閱讀背面之注意事項再填寫本頁)
563223 A7 B7 五、發明說明（9 經濟部智慧財產局員工消費合作社印製 本發明將參照其特殊具體 、 特性及優點參照説明書及二。發明之其他目的、 曰次附圖當可更加明白，並中· 圖la-lg説明習用半導體之淺溝槽隔離。' 槽圖1 a況月根據S知万法具有低臭氧氧化物薄層之淺溝 用=明在低臭氧氧化物層填充溝槽後如圖I所示之習 離圖説明具有高臭氧氧化物層之習用半導體之淺溝槽隔 _ 兑明在高臭氧氧化物層填充溝槽後如圖㈣ 用半導體之淺溝槽隔離。 圖le説明填充有沉積在溝槽内之熱氧化物上 化物之習用淺溝槽。 。穴孔乳 圖1 f説明具有熱氧化物層及低臭氧氧化物層之沉積 後高臭氧氧化物層之習用淺溝槽。 圖U説明使用傳統低臭氧沉積企圖填充未來半導體裝 之淺溝槽隔離用之窄溝槽相關之問題。 圖2a-2d説明使用不同沉積速率之習用淺溝槽隔離。 圖2 a説明在溝槽填充TEOS/〇3薄膜後習用矽與氮化物 表面之淺溝槽。 人 圖2 b說明在退火以形成襯熱氧化物層於溝样内/ 。 所述之習用淺溝槽。 1 口圖 圖2c說明在用Si〇2填充溝槽前附加具有形成於溝槽内 熱氧化物之襯熱氧化物層之如圖2 a所述之習用：、、、彝才接 請 訂 置 頂 2 之 έ 1 2 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 563223 五、發明說明（1〇 ) 圖2 d言先明—*多金+匕、 ^ 1 #无用熱氧化物層襯底且隨後填充有低臭 氧Si〇2之溝槽之習用方法。 。爲' ί根據本發明具體例之碎、氮化物及熱氧化物之 基材之氧’辰度與丁E〇s/〇3沉積速率間之關係之圖表。 "圖4馬根據本發明之具體例對在矽上爲0.9在氮化物及熱 乳化物上需要達成生長速率比之臭氧濃度與超低臭氧 ("SLO”）層厚度間之關係之圖表。 t圖：> a馬根據本發明之一具體例在臭氧濃度爲1 沉 牙貝之SLO層厚度與高臭氧Si〇2在氮化物·及熱氧化物上之生 長速率比間之關係。 圖：> b說明根據本發明之一具體例臭氧濃度爲3 沉 積心SL〇層厚度與高臭氧Si〇2在氮化物與熱氧化物上之生 長速率比間之關係。 圖6况明根據本發明之一具體例te〇s/〇3薄膜在氮化物上 几和溫度與生長速率比間之關係。 圖7說明根據本發明之一具體例沉積之SLO層厚度、熱氧 化物之生長速率比及Si02薄膜之沉積溫度間之關係。 圖8说明本發明具體例之半導體晶元，其中窄溝槽填充 有襯熱氧化物、SLO層及高臭氧丁e〇S/〇3。 圖9説明本發明之一具體例之半導體晶元，其具有氮化 物層及一具有襯熱氧化物層、SL〇層與高臭氧TE〇s/〇3之 窄溝槽。 圖10a爲一圖表，其説明在4〇0°c下於氮化物上生長之根 據本發明之一具體例之高臭氧薄膜之沉積速率與生長速率 t--------訂---------· (請先閱讀背面之注意事項再填寫本頁) -13- 563223 A7 其 五、發明說明（11 ) 比上層厚間之關係。 圖10b爲一圖表，其説明在35〇χ：τ於氮化物上生長之本 發明之一具體例之高臭氧薄膜之沉積速率與層厚度間之關 係。 Η 圖10c爲一圖表，其説明在350°C與400°C下本發明之一具 體例之高臭氧薄膜之沉積速率、層厚度與生長速率比上之 溫度間之關係。 圖1 1爲一圖表，其説明SL〇種籽層在高臭氧Si〇2薄膜生 長之溫度關連性方面之功效。· · 圖12a-12c説明具有多類型表面物質之習用半導體晶元。 圖12a説明具有沉積在整個晶元上之矽基材、氧化物 層、氮化物層及Si〇2薄層之習用晶元。 圖12b説明顯示在不同類型底層材料上非平面性之具有 沉積在晶元上之Si〇2較薄層之圖12a所示之習知晶元。 圖12c説明具有較圖12b所述之層更薄之心：如圖… 及12b所示之習用晶元。 圖1 3説明根據本發明之一具體例製成之半導體晶元 中Si02層係在相對低溫下沉積。 圖1 4説明根據本發明之一具體例製成之半導體晶元 中s i 02層係在較用於圖i 3所述之晶元更高溫^ ^ =二。 圖1 5a-丨5c説明具有根據本發明之—具體例沉積之^e〇s/ 臭氧薄膜之半導體裝置。 0 1 5 a说明在TE〇S/臭氧薄膜之沉積前之半導體裝晋。 圖15b説明在TE〇S/〇3層根據本發明之一具體二氧濃 -1 4 - 裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 其 563223 A7
閱 讀 背 之 注 意 項 再 填 寫 本 頁 裝 563223 A7 B7_____ 五、發明說明（13 ) 溫度及沉積速率亦能影響表面敏感度。藉組合SL〇層之用 途及完全控制高臭氧薄膜沉積之條件，薄膜沉積之表面敏 感度可被完全調整以達成所欲薄膜特性，如水含量、薄膜 密度、間隙填充性、機械應力、薄膜材料間之介面品質及 所得低介電常數Si〇2薄膜之電性。 I.使用超低臭氧種籽層沉積Si〇2之方法 根據本發明之某些具體例，第一層之Si〇2,本文稱爲，，超 低臭氧，，或，’SLO，，Sih，可沉積在基材上，接著在較第一 SLO Si〇2薄膜更高臭氧濃度下製-成之另一層之以〇2，本文 稱爲高臭氧’’ Si〇2。低臭氧丁E〇s/臭氧之厚度可爲相對 小，留下足夠空間供欲用高臭氧TE0S臭氧介電薄膜填充 之溝槽之其餘部份。本發明具體例之新穎特性包括選擇較 先前使用更低濃度之臭氧供低臭氧薄膜用。在沉積時，藉 減少臭氧之濃度，例如，到達範圍爲約〇.〇1 gm/m3至約1〇 gm/m3，隨後沉積之高臭氧薄膜之厚度及黏附性可被調整 以適合特定應用需要。在本發明之其他具體例中，範圍爲 約0.05 gm/m3至約10 gm/m3之臭氧濃度適合，對其他具體 例，範圍爲約0·1 gm/m3至約5 gm/m3之臭氧濃度適合。在 另外具體例中，0.5 gm/m3或約3 gm/m3之臭氧濃度適人。 調節超低臭氧薄膜之沉積溫度亦可提供替代方法供調整 高臭氧薄膜之沉積及品質。可使用任何在Si〇2沉積在所欲 速率下進行且下面薄膜仍完整之範圍内之溫度。通常可^ 之溫度箣圍爲約300T：至約800°C，替代約35〇°c至約65〇 °C，在其他具體例中，約375°C至約600。(：。 -16- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------•裝 (請先閱讀背面之注意事項再填寫本頁) ----訂--- 經濟部智慧財產局員工消費合作社印製 563223 A7 B7 五、發明說明（Μ 利用本發明具體例之低臭氧濃度，SL〇薄膜之厚度可被 減至使用習用方法者之厚度以下。SL〇薄膜可以二^所^ 厚度製成，對欲填充之外觀或間隙之尺寸提供任何限制。 對於相對专間隙，具有厚度範圍爲約1〇〇A至約1〇⑽A之 SLO薄膜可適合，在其他具體例中，具有厚度範圍爲約 200A至約700A之SLO薄膜可適合，在另外具體例中，薄膜 可具有厚度範圍爲約300A至約600A，在其他具體例中，斤 度範圍爲約400A至500A。 τ 在SLO種籽層之沉積後，可形成具有-厚度足以提供所欲 王4厚度之S i〇2之弟二層。此第二層可被用以填充淺溝槽 内之間隙。例如，第二層可具有厚度範圍爲約1〇〇〇A至約 ΙΟ,ΟΟΟΑ或更厚，端視應用而定。 向臭氧薄膜通常可使用臭氧濃度範圍爲約20 gm/m3至約 120 gm/m3或更高製成。在本發明之其他具體例中，高臭 氧層可使用超高臭氧（"SHO”）濃度範圍爲約120 gm/m3至約 3 20 g m / m。’另一具體例中，約160 gm/m3内製成。 A ·種籽層沉積以減少表面敏感度 在一系列本發明之具體例中，氧化物薄膜之種軒層係使 用〇3濃度範圍爲約1 gm/m3至約5 gm/m3及種籽層厚度爲約 1 00人或以上沉積。在本發明之某些具體例中，厚度爲約 600A亦合適。隨後，未摻雜之矽酸鹽玻璃（”NSGn)或其他 類型之Si02可使用高臭氧TE〇S/〇3法沉積。 表1顯示本發明之低臭氧與高臭氧TE〇S/03薄膜之沉積之 若干加工變數。氮中之TEOS流速以標準每分種公升（SLM) -17- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----------- (請先閱讀背面之注意事項再填寫本頁) 訂--------- #. 經濟部智慧財產局員工消費合作社印製 563223
五、發明說明（15 ) 提供 經濟部智慧財產局員工消費合作社印製 表1 對TEOS/臭氧薄膜之沉積變數 加工變數 超低臭氧 向臭氧 超高臭氧 沉積溫度（°c) 300-800 300-800 300-800 〉辰度〇3 0.01-20 20-120 120-320 (gm/m3) T E〇S流速 0.1-10 ο.ι-ια 0.1-10 (N2載體氣體；SLM) 發明人等意外發現，使用傳統使用之臭氧濃度以下或以 上之臭氧濃度，Si〇2在氮化物上比較在矽上之生長速率比 可低至約0.2，及南至約丨·〇。藉改變si〇2沉積之條件，
Si〇2層之品質與厚度可被控制。 實例 下列貫例意圖例7F而非限制本發明之某種具體例。熟悉 此技藝者可研發本發明具體例之其他變化而不脱離本發S 之範圍。所有其他變化皆視爲本發明之部份。 實例1 :種籽層臭氧濃度對表面敏感度之功效 在表2所示之一實驗中，對在120 gm/m3臭氧濃度下在具 有不同臭氧濃度下生長之不同種黏層厚度之SL〇層上生長 之NSG測足生長速率比。沉積之溫度爲4〇(rc。 --------^--------- (請先閱讀背面之注意事項再填寫本頁}
563223 A7
五、發明說明（16 ) 臭氧濃度及種籽層厚度對Si〇2薄膜生長之功 〇3 (gm/m3) 種籽層厚 度(人） 薄膜厚度 (A) 生長速率比 生長速度比 石夕 熱氧化物 氮化物 熱氧化物/石夕 氮化物/石夕 1 350 5737 5335 5437 0.93 0.95 3 500 5983 5565 5754 0.93 〇 Qfi 5 600 6132 5393 .6063 ,0.88 0.98 表2 表2顯示當臭氧濃度從丨gm/m3增至5 gm/m3時，所得種 籽層之厚度從350A增至600A。沉積薄腊矽（Si)上之厚度從 5737A增至6132A，但在熱氧化物上之生長速率僅稍微不同 於在矽上之生長速率。Si〇2在氮化物上之生長速率從Μ” 增至6000A。Si〇2在熱氧化物上之生長速率較在矽上之生 長速率（生長速率比）略微減少（從〇.93至〇·88)，而對氮化物 之生長逯率則從〇 · 9 5增至〇 · 9 8。 圖3爲臭氧濃度（氧之臭氧/體積之％體積）與以〇2薄膜自 TEOS/〇3之沉積速率（nm/分鐘）之圖表。在臭氧濃度在工體 積％ (2〇 gm/m3)以下時，Si〇2薄膜之沉積速率幾乎相同二 三類型之基林，（△)，氮化矽（* )及熱氧化物。然 而，在臭氧濃度在約1體積％以上時，Si〇2在所有三種基 材上之沉積速率隨增加臭氧濃度而減少。在§丨上之沉積^ 率減少最輕微，生長速率之減少對氮化物最大，生長速率 之減少大部份對生長在熱氧化物上之薄膜。 ------------11^-裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 •19- 563223 A7 經濟部智慧財產局員工消費合作社印製 五、發明說明（17 ) 圖4爲一圖表’说明臭氧濃度（gm/m。）對熱氧化物及氮化 物必需達成生長速率比爲〇·9(比較在碎上之生長速率）之超 低臭氧（SLO) TEOS層之厚度上功效。對熱氧化物（□)上 之Si〇2生長’ SLO層之厚度大於在氮化物（♦)上生長所需 《厚度。此外，增加臭氧濃度可增加達成生長速率比爲 0.9所需之SLO之厚度。爲了達成生長速率比爲〇9，使用 臭氧濃度爲10 gm/m" (〇.5體積％ :體積），sl〇層之厚度爲 約 800A 〇 貫例2 :種籽層厚度對表面敏感度之功效 在另一系列研究中，測定SL〇層厚度對Si〇2在熱氧化物 及氮化物上之生長速率比之功效。高臭氧Si〇2之沉積係在 臭氧濃度爲120 gm/m3及沉積溫度爲4〇(rc下實施。選擇條 件以提供生長速率爲500入/分鐘，不論基材之類型。 圖5a爲1一圖表，說明研究結果，其中SL〇係在臭氧濃度 爲1 gm/m3下沉積。在任何SL〇層（〇A#SL〇層）不存在下， sih在熱氧化物（圓）上之生長速率爲約在矽上者之〇 35， si〇2在氮化物（〇）上之速率爲約在矽上者之〇·75。儿〇層 100Α厚i曰加在熱氧化物上之生長速率比至約〇·4及略微增 加在氮化物上之生長速率比。增加儿〇層之厚度至2⑻人實 質上增加在熱氧化物上之生長速率至約在矽上者之， 及增加生長速率在氮化物上至約〇·85。另外，儿〇層厚度 之增加可增加熱氧化物及氮化物上之生長速率比，加 之1¾度低方；厚度之增加。對si〇2在熱氣化物及氮化物上之 生長速率比不會增加在對SL〇厚度爲4〇〇人所得者以上。 丨丨丨一·· (請先閱讀背面之注意事項再填寫本頁) 裝 • n ϋ I · ---訂--------- -20- 563223 經濟部智慧財產局員工消費合作社印製 A7 _______B7 五、發明說明（18 ) 圖5b爲一圖表，其説明研究之結果，其中SL〇層係在濃 度爲3 gm/m。下沉積。顯示Si〇2在熱氧化物（)或氮化物 (〇）上之後續沉積。如圖5 a所示，Si〇2係在溫度爲400°C及 在臭氧濃度爲120 gm/m°下沉積速率爲5〇〇人/分鐘下沉積。 關於在1 gm/m3下沉澱之SLO層，對氮化物之生長速率比 爲一致地大於在熱氧化物上之生長速率比。此外，增加 SLO厚度在約40 0A以上不會造成生長速率比之進一步增 力口0 實例3 :高臭氧Si〇2薄膜之沉積-溫度對·表面敏感度之功效 在其他系列之具體例中，發明人等研究沉積溫度對Si〇2 薄膜之生長速率比之功效。在前述具體例中，高臭氧Si〇, 薄膜係在？皿度爲400 C下沉積。然而，藉選擇不同沉積溫 度，可改變生長速率比以配合特殊需求。 圖6爲一圖表，其説明鬲臭氧si〇2在氮化物上比較在矽 ()上者之沉積溫度（°C )與生長速率比間之關係。在沉積 溫度爲400 C下，對具有厚度爲5 〇〇〇 A之氧化物薄膜，生長 速率比爲約0.77。然而，將溫度降至35(rC可增加生長速率 比至約0.87。在中間溫度爲375。(：下，生長速率比s4〇(rc 與35(TC之間。將溫度增至50(rc，造成生長速率比略微降 至約0.74。 將沉積溫度增至約600 °C可減少氮化物上之GRR至约 〇·7。隨著增加溫度GRR在氮化物上之減少意外地不同於溫 度對熱氧化物上GRR之功效（參照以下），在某種溫度以上 時，GRR實際上隨增加之溫度而增加。 裝--------訂-------- (請先閱讀背面之注意事項再填寫本頁) -21- 563223 經濟部智慧財產局員工消費合作社印製 A7 B7__ 五、發明說明（19 ) 圖7爲一圖表，其説明在各種不同沉積溫度下SL〇之厚度 與在熱氧化物上之生長速率比間之關係。在各情況下， SLO層係使用臭氧濃度爲1 gm/m3沉積，而高臭氧si〇2層係 使用臭氧濃度爲120 gm/m3沉積。在沉積溫度爲400°C( ) 下，具有厚度爲100A之SLO層導致生長速率比爲約0.4。將 SLO層之厚度增至400A或500A可增加生長速率比至約 0.94。將溫度增至430°C(〇)及450°C導致研究之各SLO層厚 度進展改變至較低生長速率比。意外的是，將溫度進一步 增至500°C(A)實際上可增加生長速率比-。 I I ·使用超低臭氧種籽層之淺溝槽隔離 使用本發明之方法，現可製造具有較先前可得更小尺 寸，同時保持塡充溝槽之介電材料之所欲電與機械性之使 用淺溝槽隔離（STI)之半導體裝置。根據習知方法，考慮有 一種不可縮減最小厚度之低臭氧Si〇2層，其提供高臭氧 Si〇2在熱氧化物及氮化物上之滿意生長速率。意外的是， 本發明之SLO法容泎用咼品質si〇2填充具有較使用習用方 法可填充更窄尺寸之淺溝槽。 A .具有襯墊氧化物之溝槽之淺溝槽隔離 在石夕與CVD沉積之Si〇2間之介面可產生介面應力，其會 減少使用期限並可造成裝置間之電絕緣之失敗。爲了改良 介面之品質，襯墊氧化物層可使用例如熱氧化而形成。槪 墊氧化物可減少Si〇2與周圍矽基材間之機械應力。然而， 藉提供熱氧化物之襯誓氧化物層，CVD Si〇2之沉積可導致 上述若干問題，包括空隙及粗糙不平坦表面之形成。此 —.----------AWI --------訂---------. (請先閱讀背面之注意事項再填寫本頁) -22- 563223 A7
五、發明說明（2〇 ) 經濟部智慧財產局員工消費合作社印製 問題會降低STI之功效。 藉使用本發明具體例之超低臭氧薄膜取代傳統熱氧化 物’淺溝槽隔離可使用襯塾氧化物及高品質Si〇2實施，而 不會嚴重惡化電性能及習知方法之裝置使用期限。明確而 言’藉使用本發明之SL〇法，SLO薄層可沉積於淺溝槽内 並在溝槽内需有足夠空間供高品質臭氧Si〇2之沉積。因 此’例如’具有寬度爲0.1 8 " m或以下之溝槽可適當填充 適當SLO層及高臭氧材料。 實例4 :超低臭氧襯墊氧化物- - 圖8説明在用根據本發明具體例之超低臭氧si〇2填充後 之淺溝槽。裝置800包含具有寬度爲0.15 " m (150〇A)其内 刻有淺溝槽之矽基材104。襯墊氧化物層106形成於漕構内 並在晶元800之表面上。隨後，薄SLO層1 12a係使用選擇以 形成具有厚度爲約200A之SLO層之臭氧濃度來沉積。因 此，51>〇層112&之全部厚度爲2\ 200入或400人。此需下 1 500A-400A (1 100A)可用於欲沉積於溝槽内之高臭氧 Si〇2。隨後，溝槽之其餘部份填充高臭氧3丨〇2層丨16。用高 品質Si〇2填充溝槽可增加STI之電性能及整合性。 使用上述方法，SLO可被沉積具有厚度爲約100A，其適 於填充具有寬度範圍爲約3 0 0 A至約3 5 0 0 A或以上之溝槽。 在其他具體例中，溝槽之寬度可爲約1000A至約0.25 # m (2 500人），及在另外具體例中，其範圍爲約1 800A。因此， 藉使用此SLO層，可提供具有0.15" m或以下尺寸之STI供 未來積體電路之製造用。 -23- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） II ——I-----φ-裝 (請先閱讀背面之注意事項再填寫本頁) 訂---------. 563223 A7 經濟部智慧財產局員工消費合作社印製
經濟部智慧財產局員工消費合作社印製 563223 A7 ------ ---B7 ' ' ---- 五、發明說明（22 ) 定，增加高臭氧層之厚度可增加生長速率比，不頊溫度或 薄膜沉積速率。圖l〇a-l〇c顯示沉積變數與表面敏感度間之 若干關係。此外，表面敏感之降低視低臭氧薄膜之沉積與 後續況積之鬲臭氧薄膜間之時間而定。 A .薄膜厚度、沉積溫度及沉積速率對表面敏感度之功效 通常，對各沉積速率及溫度，表面敏感度，如生長速率 比所反映，當薄膜厚度增加到達一點時會增加。在本發明 之某些具體例中，該點可爲約30〇〇A。因此，對較厚薄 膜，可有較少GRR對薄膜厚度之-關連性。此外，較高的沉 積速率降低了 GRR。 實例6 :薄膜生長速率對表面敏感度之功效 圖1 Oa爲一圖表，其説明實驗之結果，其中用臭氧濃产 爲120 gm/m3製成之Si〇2薄膜之生長速率被沉積在具有裸矽 部份及氮化物之其他部份之晶元上。生長速率比係以在氮 化物上之生長速率（A /分鐘）除以在矽上之生長速率（A /分 鐘）表示。在此圖中，在沉積溫度爲4〇(rc下，對在3〇〇A/ 分鐘（，，），500A/分鐘（▲)及ιοοοΑ/分鐘（△)下沉積之薄 膜，測定生長速率比。以Si〇2層之厚度在水平軸線上而生 長速率比（GRR)在垂直軸線上描繪數據。 在沉積開始時，GRR對各沉積速率減少，直到最小grr 到達爲止。對於最高沉積速率（1000 A/分鐘），在薄膜厚度 爲約800A至1 100A時，最小GRR爲約0.4。對沉積速率爲 500A/分鐘’ GRR最小量在薄膜厚度爲約5〇〇A與約1200A之 間發生’對最低沉積速率（3〇〇A/分鐘），最小GRR爲約0.4 -25- I紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公爱） 裝--------訂---------. (請先閱讀背面之注意事項再填寫本頁) 563223 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明（23 ) 在薄膜厚度爲低於500A下發生。在各情況下，在到達最小 GRR後’ GRR隨著薄膜厚度增加而增加。grr之增加對最 问 >几積速率（1000A/分鐘）爲最低，對最低沉積速率（3〇〇人/ 分鐘）爲最鬲。對於沉積速率爲3〇〇A/分鐘及5〇〇A/分鐘， GRR對具有厚度爲約3〇〇〇a之薄膜實質上不會增加。然 而，在最高沉積速率（1000A/分鐘）下沉積之薄膜顯示薄膜 厚度爲大於約6000A時GRR之增加。然而，對在μοοΑ/分 鐘下沉積之薄膜之GRR仍在300人/分鐘或500A/分鐘下沉積 之薄膜之GRR以下。對在3 00A/分鐘及500A/分鐘下沉積之 薄膜之GRR間之差異很小。 實例7 :薄膜沉積溫度對表面敏感度之功效 圖1 0 b爲一圖表’其説明除了研究之獨立變數爲沉積溫 度以外’類似於上述實例6之圖1 〇a之實驗結果。Si〇2薄膜 係用臭氧濃度爲120 gm/m3製成並沉積在具有裸矽部份及 其他氮化物邵份之晶元上。生長速率比，GRR，以在氮化 物上之生長速率（A/分鐘）除以在矽上之生長速率（人/分鐘） 表不。在圖10b中，沉積溫度爲350°C，薄膜係在沉積速率 爲300A/分鐘（+ )，500A/分鐘（_)或1000A/分鐘（□)下沉 積。在此系列實驗中，當薄膜厚度增加時，Grr增加。然 而’在350°C下，在較400°C下看到最小量略低薄膜厚度下 看到最小GRR。不像在400T下沉積莫（圖l〇a)，GRR對350 °C下沉積之Si〇2薄膜厚度之圖表出現互相平行，不顧沉積 速率，看到GRR差異極小。 圖10c爲一圖表，説明在沉積溫度爲35〇°C及4〇(rc下對沉 -26· 木紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 裝--------訂---------· (請先閱讀背面之注意事項再填寫本頁) 563223 A7 五、發明說明（24 ) 積速率爲500A/分鐘及丨000人/分鐘呈現於圖1〇a及i〇b之若 干結果。在沉積溫度爲40(TC下所得之數據以實線表示: 對在較低溫度及沉積速率下沉積之薄膜，在較高溫度0⑻ C)及較高沉積速率（1000A/分鐘；△)下沉積之薄膜， 較低。對沉積速率爲1000人/分鐘（□)將沉積溫度降至35〇 可增加GRR至類似於對較低沉積速率所看到者之値（圖 l〇a及l〇b)。在沉積速率爲500A/分鐘下可看到類似溫"度之 功效（虛線）。將沉積溫度從40(rc(i4〇降至35(rc(麵加 GRR至類似於4〇〇°(：(口）所看到之値。- 曰 B ·後低臭氧薄膜沉積時間對表面敏感度之功效 訂 # 在本發明t低臭氧薄膜層之沉積後，本發明人等意外看 到若在高臭氧薄膜之沉積前有延遲時，低臭氧薄膜之有益 功效開始在效率上降低。若低臭氧層在約3〇分鐘内在升溫 (如400°C)下仍曝露至02/03/N2時，低臭氧層對表面敏感度 之功效降低，使後續沉積之高溴氧層顯示增加之表面敏感 度。若延遲長於3 0分鐘時，此功效更加顯著。因此，希望 在低犬乳層之 >几積後儘快施加高臭氧層。 替代解決方法爲提供高臭氧薄膜之蓋層。此蓋層可爲相 薄且不需提供完全間隙填充。反而，如有必要，可延遲最 後間隙塡充，只要提供蓋層即可。 在本發明之另一具體例中，可製造等級薄膜，其中最初 沉積係使用低臭氧濃度實施，然後當沉積Si〇2層時，連續 增加臭氧濃度。臭氧薄膜之等級可被調整以達成任何所欲 薄膜組合物。 -27- 本紙張尺度刺巾闕家標準（CNS)A4規格（2]·〇 x 297公爱） 563223
藉選擇上述沉積變數，製造廠商可形成較習知方法具有 改良平面性（二氧化矽層而不用擴大使用化學機械拋光或 替代平面化技術。甚至在具有互相靠近之不同類型半導體 材料之晶元上亦可完成改良平面性。 A ·平等ί匕對氧化物及氮化物之生長速率比 “半導姐I置可製成具有若干不同類型之表面於其上。通 常，半導體晶元可具有裸矽、熱或其他氧化物及氮化物 層。若干不同類型材料之存在可造成形成高臭氧Si〇2薄膜 之平面性問題。例如，如圖12a]2c所示，半導體晶元1200 可具有矽基材104，氧化物層106及氮化物層118。根據使 用TEOS/〇3之Si〇2之CVD沉積的習用方法，高臭氧以〇2相 對薄層之沉積（圖13a)可導致薄膜n6之形成，其不會適當 地填充氧化物1 06與氮化物π 8間之空間。結果可爲具有不 良平面性之不平坦薄膜1丨6。 經濟部智慧財產局員工消費合作社印製 嘗試藉沉積較厚高臭氧Si〇2層（圖12b)來補救此情況會造 成其他問題。Si〇2在矽上比較在氮化物上之不同沉積速率 (參照圖3，5 a及5 b )可容許薄膜之沉積，其在矽基材1 〇4 及ΪΙ化物層1 1 8上相對地平坦。然而，因爲高臭氧g丨〇2在 氧化物106上之生長速率可低於在矽或氮化物上之生長速 率（參照圖3,5&及51))，高臭氧3丨〇2層116在氧化物層1〇6 上較在氮化物層118或矽基材1〇4上更薄。因此，Si〇2層 116之表面爲非平面。 進一步加厚在氧化物層106上之Si02層116之嘗試可造成 絕緣層之進一步非平面。圖l2c説明在使較厚高臭氧si〇2 _____29_ 本紙張尺度週用中關家標準（CNS)A4規格（ χ 297公爱） 563223 A7 五、發明說明（27 ) 層116沉積於其上後之圖UaKUb習知半導體晶元12〇〇。雖 然層116在氧化物層1〇6上之厚度大於圖12b者，惟以〇2在 (請先閱讀背面之注意事項再填寫本頁) 石夕基材104及氮化物層118上之附加沉積可導致Si〇2層太 厚，特別矽104之區上。因此，不同沉積之習用方法對具 有不同類型半導體材料互相靠近之半導體晶元，其應用性 有限。 在另一系列本發明之具體例中，在對氧化物與氮化物在 矽上之生長速率比間之差異可減少。根據本發明之方法， 希望利用氮化物比較氧化物之不·同表面敏感度。藉使用本 發明之SLO層，Si%生長速率在熱氧化物與氮化物上之差 異可減少，使沉積速率在二表面上類似。 圖1 3説明具有矽基材104、氮化物層1〇6及氮化物層i 18 之本發明之半導體晶元1300。參照圖3，5a，5b或表2， 製造廠商可選擇在選定厚度下用選定臭氧濃度製成之SL〇 層。例如，參照圖3，選擇臭氧濃度爲約i gm/m3或以下可 提供Si〇2在熱氧化物及氮化物上之生長速率比爲约〇.%。 藉選擇具有厚度爲約400A(圖5)之SLO層之沉積SLO層U2a 在石夕基材104，氧化物層1〇6及氮化物層n 8上，後續高臭 經濟部智慧財產局員工消費合作社印製 氧Si〇2層Π6可更平坦地形成在氮化物層n8及氧化物層 10 6上。藉增加§丨〇2在氧化物比較在氮化物上之生長速 率，薄膜116之總平面性可被改良而不需過量附加平面 化° B ·增加表面敏感度以提供改良平面性 在本發明之其他具體例中，製造廠商可利用所觀察之現 -30- 563223 A7 五、發明說明（28 ) 裝--- (請先閱讀背面之注意事項再填寫本頁) 象及圖6及1 1呈現之現象，其中增加沉積溫度可提供二氧 化矽層之改良平面性。僅藉實例，在選擇以提供Si〇2在版 化物及氧化物上之相對相等沉積速率之條件下（例如，臭 氧，辰度馬1 gm/m3或以下，SLO層厚度爲約400A，SLO沉 積溫度爲350°C)，低溫SL〇層之沉積後，後續高臭氧薄膜 可在較高溫度下形成。如圖6所示，將高臭氧薄膜在氮化 物上炙沉積溫度從35(rc增至5〇〇Ό可減少在氮化物上之生 長速率比。相對照地，在熱氧化物上，將溫度增至50(rc 可牦加生長速率比。因此，爲了 -促進在熱氧化物上較氮化 物上更快速生長，可使用較高沉積溫度。因爲對氮化物及 氧化物之生長速率比可藉SLO層成爲更相等，增加高臭氧 層之沉積溫度，對Si%及氮化物之生長速率比較矽減少， 藉以提供si〇2在矽基材上較SL0覆蓋氧化物或SL〇覆蓋氮 化物層上更快速之生長。因此，使用高溫沉積，較高臭氧 薄膜在較低溫度（如400。〇下之沉積，一實質平面表面可使 用較薄高臭氧Si〇2層製成。 實例9 :使用高溫之平面以〇2層 經濟部智慧財產局員工消費合作社印製 圖1 4例示對SLO層及高臭氧層使用不同沉積溫度之本發 明具體例。半導體晶元1400包含矽基材104、氧化物層1〇6 及氮化物罾11 8。在此等材料之表面上，SLO層112a係在溫 度爲350C下使用臭氧濃度爲約1 gm/m3或以下並具有厚度 爲約4 0 0 A沉積。根據圖5 a及10 c，此等條件可產生對§丨〇2 在氮化物及氧化物上具有相對相等生長速率比之薄 膜。隨後’咼臭氧薄膜11 6a在溫度爲约5〇〇。〇下之沉積可沉 • 31 - 本紙張尺度適用中國國家標準（CNS)A4 *l格（210 X 2^7公釐） 五、發明說明（29) 積=〇2在矽基材104上較在氧化物層106或氮化物層118上 更夕。結果，冗工Si〇2薄膜U6a可爲平面並可較圖丨3之對 應較低溫薄膜更薄。 c ·藉改變沉積溫度及沉積速率來改變表面敏感度 在本發明之其他具體例中，可藉選擇二氧化矽薄膜之沉 2溫度及沉積速率來改良生長速率。爲了例示本發明之此 態樣，首先可在低沉積速率、高臭氧濃度及低溫如約350 C土約4GGC下生長南臭氧TEQSa氧氧化物層。此等沉積 條件可提供氧化物層高生長速率-比或G-RR。然而，在此等 條件下生長之層之平面化不會適合。因此，爲了達成改良 平面性，在減少GRR之條件下可隨後生長附加氧化物薄 膜。減少GRR可減少在晶元之氮化物或熱氧化物部份上比 較晶元之矽部份上之生長速率。爲了達成此目標，可在相 同溫度下增加沉積速率或可保持沉積速率但增加溫度，其 均可減少GRR。此策略可參照圖1〇a之數據而例示。 如圖10a所示，藉在高GRR，3〇〇入/分鐘下生長薄膜，具 有厚度爲5000A之所欲薄膜會花長時間生長，具不會極; 面。將沉積速率增至1000A/分鐘可減少GRR，藉以^許在 矽上之生長較在氮化物或熱氧化物上之生長相對更快速進 展，因而增加平面性。此亦減少生長薄膜所需之時間。= 常，可在沉積速率丨，溫度丨下生長薄膜，然後選擇沉積速 率2，溫度2以達成GRR之改變以適合特殊應用。 D ·增加臭氧濃度以提供改良平面性 在本發明之其他具體例中，Si〇2在混合半導體材料上之 -32- 563223 A7 五、發明說明（3〇 ) 平面性可在Si〇2沉積時使用較高臭氧濃度改良，本文已知 馬超高臭氧（nSH〇”）。發明人等意外發現將臭氧濃度增至 習用技藝者以上之値，可增加Si02沉積在氮化物及熱氧化 物較碎上之表面敏感度。此增加表面敏感度之方法（"SH〇，， 法）可用於希望沉積Si〇2在矽上較在氮化物或熱氧化物上 更大程度之情況中。例如，對SHO沉積之臭氧濃度可爲約 120 gm/m3至約320 gm/m3範圍内。在替代具體例中，臭氧 濃度可爲約160至約250 gm/m3範圍内，在其他具體例中， 約180 gm/m3。SHO法可隨著增加-高臭氧薄膜之溫度以單獨 或組合方式使用。 實例1 0 :使用高臭氧濃度之平面8丨〇2層 圖15a-15c説明根據本發明之Si〇2沉積方法。在圖15a 中’矽晶元1 500具有矽基材1〇4及溝槽1〇8，其具有氮化物 層Π 8沉積在石夕基材之表面上。根據本發明使用臭氧濃度 爲120 gm/m3之高臭氧Si02層之沉積可造成Si〇2層1 16之平 面表面119。然而，層116之厚度"T，，爲不宜地大。 圖15c説明在半導體裝置1500上完成平面Si〇2層之本發明 S i 02沉積方去。圖1 5 c説明圖1 5 a所示之相同結構，但比較 於圖15b尸/Γ示之120 gm/m3臭氧濃度，在高臭氧層之沉積時 臭氧之濃度爲250 gm/m3。達成表面平面性所需之Si〇2層之 全邵厚度"t"小於使用圖1 5 b所述之較低臭氧濃度達成平面 性所需之Si02層。 藉組合S Η 0與增加之沉積溫度之功效，甚至f達成更高 GRR之功效。其可具有增效效應，其中增加沉積溫度與增 -33- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝
—1 ^1 ϋ · ·1 ϋ ·ϋ ϋ ϋ 1 1 I 經濟部智慧財產局員工消費合作社印製 五、發明說明（32) 成具有梦基材104、条仆从父 鼠化物皿1 1 8及淺溝槽108之矽曰分 1700。在圖17b中，如ηΐ7。说、+，、曰 ^日日兀 丄合e 圖17a所述 < 晶元1700填充本發明之 =氧Si〇2薄膜117。薄膜⑴之頂表面12〇爲平 b氧肌薄膜切基材⑽上之生長料高 盍118上之生長速率。 仕虱化物 頃發現此具體例可有效填充淺溝槽並提供實質上平面表 面。測定在石夕（1:0:0)晶元上寬度〇2/_溝槽填充之空隙 而無«氡化物層。沉積溫度爲·。c’〇2流速爲Η栏準 公升/分鐘（Slm)，〇3濃度爲i 2Mm/m3，· &流速爲i 8 ^， 轉沉積速率，如空白晶元作目標，爲趙/分鐘，及薄 膜厚度，如空白晶元作目標，爲12〇〇人。 圖18説明石夕晶元18〇〇截面之掃描電子顯微相片，該晶元 具有淺溝槽、氮化物蓋118及上述般沉積之叫層117。如 圖16所述，、淺溝槽填充Si〇2 117而不具弱縫。另外，⑽2 層心夕基材104(即’ Μ槽内）上之厚度較叫層在氮化2 物盅118上之厚度厚得多。因此，可見到以〇2在矽上之生 長速率對在氮化物上之生長速率爲約〇18。此外，頂表面 120貫質上爲平面。 藉容許薄膜生長更厚，頂表面較圖丨8所見更平坦及平 面0 藉選擇用於SLO沉積之臭氧濃度、SL〇層之沉積溫度及 厚度、基材類型及高臭氧薄膜之沉積條件，本發明之方法 可提供半導體製造廠商各種SL〇與SH〇層之組合，適於各 種特殊應用。藉選擇此等變數，半導體裝置可被製成具有 -35- 563223 A7 五、發明說明（33 ) 減少之裝置尺寸W支良之電性能及增加之裝置可靠性 除非特別併入供參考，所引述之每一參考物完全併 文供參考。 70 入本 雖然本發明參照特定具體例説明，惟本發明不限於特別 揭示之具體例。熟悉此技藝者可修改本發明之方法以達到 不超過例行實驗之各種其他具體例，各具體例亦視爲本發 明之一部份。 工業應用性 提供方法供製造使用超低、高及超-高臭氧濃度製成之 Si〇2薄層。SLO層可適合使用具有較傳統方法容許更小寬 度之溝槽之淺溝槽隔離之製造。使用本發明方法製成之半 導體裝置可具有改良之電與機械性以及增加之使用期限。 ------------·，裝 (請先閱讀背面之注意事項再填寫本頁) 訂--------- # 經濟部智慧財產局員工消費合作社印製 -36- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 563223 第089111284號專利申請案 中文申請專利範園替換本(92年7月）六、申請專利範園 1· 一種製造二氧化矽薄膜之 卢筮^ . 心万法’包括步驟為： (a) 在罘一臭氧濃度範圍 下使用臭氧形成第—1 : gm/m至約20 gm/m3 ^ 1 + —虱化矽層於其上；及 (b) 在而於在該第一二氧化 -# Λ nr ^ m . /層上巧罘一臭虱濃度之第 一昊虱/辰度下使用臭氧形成第二二 -種在基材上製造广氧化砂薄膜之方法，包括“為·· ⑷在弟一臭虱濃度下形成具有厚度範 低^約觸入之第-二氧切層於其上；及 (b)在同：f该罘一 一氧化矽層上該第一臭氧濃度之第 二臭氧濃度下形成第二二氧化矽層。 •種在基材上製造二氧切薄膜之方法，包括步驟為： (a) 在臭氧濃度範圍為約〇.〇1 gm/m3至約2〇 gm/m3下形 成具有厚度範圍為約100入至低於約1〇〇〇人之第一二 氧化矽層於其上；及 (b) 在高於在該第一二氧化矽層上該第一臭氧濃度之第 二臭氧濃度下形成第二二氧化矽層。 4. 一種製造半導體裝置用之淺溝槽隔離物之方法，包括步 驟為： (a) 提供具有宽度低於約〇·25微米之淺溝槽之矽基材於 其上； (b) 在該淺溝槽内，在第一臭氧濃度下形成具有厚度範 圍為約100 A至低於約1〇〇〇 A之第一二氧化矽層於其 上；及 (c) 在該淺溝槽内，在高於在該第一二氧化矽層上該第 2. 3. 裝 η 線 本紙張尺度適用中國國家標準(CNS) Α4規格(210X 297公釐) 563223 A8 Βδ
    層 义下形成第 氧化矽 5.根據申請專利範圍第4項之方法，戈 低於約0.1 8微米。 ’其中淺溝槽具有宽度 6·根據申請專利範圍第4項之方法，龙 低於约〇· 1 5微米。 其中淺溝槽具有寬度 7.根據申請專利範圍第丨項之方法， 氧濃度在沉積時逐漸改變成步驟其中步驟（a)所用之 8·根據申請專利範圍第1項之方法，）所用之臭氧濃度。 氧濃度範圍為120gm/m3至32〇_其^步驟（b)所用之 9·根據申請專利範圍第8項之方法§° 氧濃度在沉積時逐漸改變成步所#驟（a)所用之 10. —種製造半導斤用之臭氧濃度。 表k牛導m裝置足万法，包括步騾為·· ⑷提供，上具有至少―♦層及第：層之♦基 (b) 選擇第-二氧切層在該砂層與該第二^上之沉 ^件，該沉積條件選自臭氧濃度、沉積溫度、沉 速率及遠二氧化碎層之厚度； (c) 在步驟（b)之沉積條件下將第- > T I 71 丁币一虱化矽層沉積在 孩石夕層及該第二層上；及 ⑷在高於該第一臭氧濃度之第二臭氧濃度下將第二二 氧化矽層沉積在步驟（(0沉積之該第一二氧化矽 〇 臭 臭 臭 積 積 上 層 11.根據f請專利範圍第10項之方法，其中步驟所用 溫度高於步驟（C)所用之溫度。 之 -2- 本紙張尺度適用中國國家標準(CNS) A4規格(21〇 X 297公釐)
    其中步驟（a)之臭氧濃 其中步驟（a)之臭氧濃 其中步驟（a)中沉積之 12.根據申請專利ίδ圍第1項之方法 度範圍為約1 gm/m3至約5 gm/m3。 13·根據申請專利範圍第1項之方法 度範圍為約0·5 gm/m3至約3 gm/m: 14·根據申請專利範圍第1項之方法… 薄膜之沉積溫度範圍為約300°C至約800°C 根據申凊專利範圍第1項之方法，其中步驟⑷沉積之薄 膜之沉積溫度範圍為約35(^c至約65〇°c。 • t據申清專利範圍第1項之方法，其中步驟（a)沉積之薄 膜之沉積溫度範圍為約375°C至約600°C。 7·根據中凊專利範圍第i項之方法，纟中步驟⑷形成之該 薄膜之厚度範圍為約2〇〇A至約700A。 18·根據中請專利範圍^項之方法，纟中步驟⑷形成之該 薄膜之厚度範圍為約3〇〇A至約600A。 19·根據申請專利範圍第^頁之方法，其中步驟（^形成之該 薄膜之厚度範圍為約4〇〇A至約5〇〇a。 20. —種在半導體晶元上製造二氧化矽薄膜之方法，包括步 驟為： (a) 提供其上形成有氮化物層之半導體晶元； (b) 在該晶元内形成淺溝槽； ⑷在臭氧濃度範圍為約〇 〇1 gm/m3至約2〇 gm/m3下使 用臭氧形成二氧化矽層於其上；以形成襯墊氧化物 層於其内；及 (d)在高於步驟（c)之臭氧濃度之臭氧濃度下，在步驟（c) -3 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 563223 、申請專利範圍 21 形成之層上形成二氧化矽層。 包 導體晶元上—平面薄膜之方法 (a) 提供其上形成有氮化物層之半導體晶元· (b) 在該晶元内形成至少一淺溝槽； ⑷在臭氧濃度範圍為約12〇 gm/m3至約32〇 —3下於 孩漕構内及該氮化物層上形成二氧化梦声 ⑷容許二氧切層生長，直到在該淺溝槽1之二氧化 梦頂表面與在該氮化物層上二氧切頂表面為約平 面為止。 請專利範圍第21項之方法，其中該臭氧濃度為約 160 gm/m3 〇 21«申請專利範圍第η之方法，其中步驟⑻形成之二 氧化矽層之厚度範圍為約1〇〇〇Α至約6〇〇〇Α。 24. -種製造半導體裝置之㈣，包好驟為： ⑷提供其上具有至少—碎層及第二材料層之碎基材； 積 (b) 決定二氧化矽在該矽層與該第二材料層之沉積悴件 間之關係，該條件選自臭氧濃度、沉積溫度、沉 速率及該二氧化矽層之厚度所組成之群，· 積 質 (c) 在步驟（b)之沉積條件下，將第一二氧化矽層沉 在孩矽基及該第二層上以提供該二氧化矽層之實 上平面頂表面；及 (d) 沉積第二二氧化矽層，使該二氧化矽層之頂層在該 石夕及該第二材層上實質上為平面。 _4- X 297公釐） 本紙^度適用中國國家標準(CNS) A4規格(210 563223 A8 B8 C8 D8 ： 六、申請專利範圍 ：: 25· —種Si02薄膜，其包含在第一臭氧濃度範圍為約〇.〇1 | gm/m3及約20 gm/m3下製成具有厚度範圍為約100A至低 ； 於約1000A之第一層以及在大於該第一臭氧濃度之第二 ·| 臭氧濃度下製成之第二層。 丨‘ 26· —種Si02薄膜，其包含在第一濃度範圍為約0.01 gm/m3 I 及約20 gm/m3下使用臭氧製成之第一層及在較該第一臭 ' 氧濃度更高濃度下使用臭氧製成之第二層。 ：; 27. —種分級Si〇2薄膜，其具有在第一濃度範圍為約〇 〇1 | gm/m3至約20 gm/m3下使用臭氧製成之第一層以及使用 ； 逐漸變高臭氧濃度製成之後續層。 丨 28. 根據申請專利範圍第2 4項之方法，其中該第二材料層係 f 選由氮化物與熱氧化物所組成之群組。 ΐ 訂 線 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公爱)
TW089111284A 1999-06-11 2000-09-14 Methods for regulating surface sensitivity of insulating films in semiconductor devices TW563223B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13889899P 1999-06-11 1999-06-11

Publications (1)

Publication Number Publication Date
TW563223B true TW563223B (en) 2003-11-21

Family

ID=22484160

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089111284A TW563223B (en) 1999-06-11 2000-09-14 Methods for regulating surface sensitivity of insulating films in semiconductor devices

Country Status (3)

Country Link
AU (1) AU5476700A (zh)
TW (1) TW563223B (zh)
WO (1) WO2000077831A2 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7431967B2 (en) * 2002-09-19 2008-10-07 Applied Materials, Inc. Limited thermal budget formation of PMD layers
US7141483B2 (en) 2002-09-19 2006-11-28 Applied Materials, Inc. Nitrous oxide anneal of TEOS/ozone CVD for improved gapfill
US9142400B1 (en) 2012-07-17 2015-09-22 Stc.Unm Method of making a heteroepitaxial layer on a seed area

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3856483T2 (de) * 1987-03-18 2002-04-18 Toshiba Kawasaki Kk Verfahren zur Herstellung von Dünnschichten
JPH0680657B2 (ja) * 1989-12-27 1994-10-12 株式会社半導体プロセス研究所 半導体装置の製造方法
US5356722A (en) * 1992-06-10 1994-10-18 Applied Materials, Inc. Method for depositing ozone/TEOS silicon oxide films of reduced surface sensitivity
US5290358A (en) * 1992-09-30 1994-03-01 International Business Machines Corporation Apparatus for directional low pressure chemical vapor deposition (DLPCVD)
JPH086181B2 (ja) * 1992-11-30 1996-01-24 日本電気株式会社 化学気相成長法および化学気相成長装置
US5420065A (en) * 1993-05-28 1995-05-30 Digital Equipment Corporation Process for filling an isolation trench
US5489553A (en) * 1995-05-25 1996-02-06 Industrial Technology Research Institute HF vapor surface treatment for the 03 teos gap filling deposition
KR100205316B1 (ko) * 1996-05-16 1999-07-01 구본준 티이오에스 오존 산화막 증착장치 및 그 장치에 오존을 공급하는 방법

Also Published As

Publication number Publication date
WO2000077831A3 (en) 2001-07-05
WO2000077831A2 (en) 2000-12-21
AU5476700A (en) 2001-01-02

Similar Documents

Publication Publication Date Title
TW519692B (en) Wafer pretreatment to decrease rate of silicon dioxide deposition on silicon nitride compared to silicon substrate
US6180490B1 (en) Method of filling shallow trenches
TWI222170B (en) Interconnect structures containing stress adjustment cap layer
TW544811B (en) Process of manufacturing semiconductor device and slurry used therefor
US6372672B1 (en) Method of forming a silicon nitride layer in a semiconductor device
JP2001244337A (ja) 基材上にフィルムを作る方法及び装置
TW410435B (en) The metal interconnection manufacture by using the chemical mechanical polishing process
US20050035426A1 (en) Isolation structure with nitrogen-containing liner and methods of manufacture
TW396515B (en) ULSI IMD process improvement by in-situ deposition of high density plasma enhanced chemical vapor deposition dielectric with embedded CMP stopper dielectric layer
EP1735831A2 (en) Manufacture of porous diamond films
JP2000332011A (ja) 層間絶縁膜の形成方法及び半導体装置
TWI295485B (en) Method of improving low-k film property and damascene process using the same
JP2004064072A (ja) 酸化膜用ｃｍｐスラリー組成物及びこれを利用した半導体素子の金属配線コンタクトプラグの形成方法
TW472350B (en) Si-rich surface layer capped diffusion barriers
TW563223B (en) Methods for regulating surface sensitivity of insulating films in semiconductor devices
JP4738349B2 (ja) 低ｋのｃｖｄ材料の勾配堆積
TWI226100B (en) Improved fluorine doped SiO2 film and method of fabrication
US6235608B1 (en) STI process by method of in-situ multilayer dielectric deposition
Lin et al. A ULSI shallow trench isolation process through the integration of multilayered dielectric process and chemical–mechanical planarization
TWI272692B (en) System and method for contact module processing
JP2000200786A (ja) 絶縁膜の形成方法
TW304297B (zh)
KR100505441B1 (ko) 반도체 소자의 캐패시터 제조 방법
JP3311486B2 (ja) 集積回路平坦化方法
KR20060058583A (ko) 도전성 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent