TW559947B - Method of forming bottom oxide in trench - Google Patents

Description

559947 五、發明說明（1) 發明領域： 本發明與一種在半導體底材上的溝渠中形成底部氧化 層（bottom oxide)之製程有關，特別是一種結合了 PE-TE0S與光阻曝光程序，來製作底部氧化層之方法。 發明背景：

在半導體工業持續大幅度的成長與進步下，新一代積 體電路（ULSI)的開發與設計，往往試著將各式元件的尺寸 縮得更小’並且進一步提高元件的積集度，以製作符合高 密度需求的積體電路晶片。然而，在元件不斷縮小的情形 下’相關的半導體製程也變得更加複雜且困難。特別是由 於積體電路尺寸的細微化，使得各式元件的操作電壓、電 流、甚至所容許的阻值皆大幅下降，而無法滿足客戶的需 求。為了解決此種問題，高功率元件（口⑽以受到了廣 泛的應用與發展。典型的高功率電晶體，係直接將閘極結 構f作於半導體底材上的溝渠中，同時源極與汲極結構亦 被^義於溝渠中。並且，在製作高功率電晶體前，會先在 /冓&底。卩幵y成個底部氧化層（bottom oxide)以產生絕緣 。再依序製作相關的閘極、汲極與源極結構。 為了在溝渠中形成所需的底部氧化層，在目前的半導 心製私中’在往會藉著使用高密度電漿（high densi ty plasma; HDP)沉積法來製作。請參照第一圖，其中顯示使 用高密度電漿沉積法’纟半導體底材1G上沉積氧化層12之

第4頁 立、發明說明（2) 情形。由於高密度電漿的離子轟 方的氧化物碎屑掉落至溝渠丨4 g使得鄰近溝渠1 4上 氧化層會具有較大的厚度了一而，此位於溝渠14底部的 氧化物厚度為5 0 0埃時，底邱气3^ $ ’當溝渠1 4側壁上的 了。如此-來，在後續的濕以 上的氧化#，且保留足夠厚度的底部氧化：完全清除側壁 儘管利用高密度電漿沉積法， 氧化層，然而由於相關的機 以^形 層。特別是對於以晶圓代=作靖化 往往會根據客戶的指定，生產、 1而σ ，因為其 或快閃記憶體等…各式各樣：：：=機；=體： 度電_機台來製作功率電晶體(ρ ) 5 = 而言並不划算。 ^ 對日日0廢 —在不使用高密度電浆沉積法的情形下，代工業往往合 藉由其它的製程來製作溝渠底部氧化層。相關的製作方 式，> 如第二圖所示。在利用微影蝕刻製程定義出溝渠結構 於半導體底材20上之後，進行化學氣相沉積法（CVD)，使 用四乙基矽酸鹽（TEOS)材料，並以低壓化學氣相沉積法 (Low Pressure CVD; LPCVD)來形成氣」，亦即形成 LP-TE0S材料層（LP-TEOS oxide layer)於半導體底材2〇上 及溝渠之底部與側壁上。然後，塗佈光阻材料於氧化層2 2 559947

上，並且填充於溝渠結構中。 面的部份光阻材料進行灰化钱 中定義出光阻區塊24。 再藉著對半導體底材20上表 刻（ashing)，可在溝渠結構 接著 層22。隨 與溝渠側 而製作出 的是，由 好，因此 餘刻溶液 I虫位於溝 的底部氧 效果。 ，芩照 著姓刻 壁間的 位於溝 於光阻 可能會 可能會 渠底部 化層28 第三圖 程序的 狹縫， 渠底部 材料與 由於膜 沿耆產 的氧化 產生缺 7 3便用蝕 進行，I虫刻 向下侵蝕位 的底部氧化 氧化物間的 層剝離而產 生的細縫滲 層22。在這 口’而無法 刻溶液來移除 溶液可沿著光 於側壁上的氧 層2 6。然而， 黏合度（adhes 生細縫。如此 入溝渠底部， 種情況下，會 有效的產生絕 部份氧化 阻區塊2 4 化層2 2， 值得注意 i on)並不 ，施加的 並直接侵 使所製作 緣隔離的 發明目的及概述： 成底部氧化層於半導體底 本發明之目的為提供一種形 材上溝渠結構中之方法。 風々本！明之再-目的為提供一種使用高溫電漿增強式化 :氣相/儿積法與過度曝光程序來製作溝渠底部氧化之方 法0 本‘明提供了-種在半導體底材上形成底部氧化層之

559947

方法。首先，依序沉積與於半導體底材上， ，以微影蝕刻程序定義溝渠圖案於氧化層與氮化層上。接 著，使用氧化層與氮化層作為蝕刻罩幕，對半導體底材進 行餘刻程序以形成溝渠於其中。再於攝氏溫度大於4 5 〇度 的環境中，進行電漿增強式化學氣相沉積法，以形成7£^3 材料層於氧化層上表面、溝渠底部與側壁表面上，其中位 於溝渠側壁上之部份TEOS材料層厚度較薄。 隨後，對TE0S材料層進行第一濕蝕刻程序，以完全移 除位於溝渠側壁上之部份TE0S材料層，其中在溝渠底部與 氧化層上表面仍會有殘留之部份TE0S材料層。接著，塗佈 光阻材料層於半導體底材上，且填充於溝渠中。並對^阻 材料層進行過度曝光程序，以固化位於溝渠中之部份光阻 材料層。然後，移除位於半導體底材上表面之部份光阻材 料層，且在溝渠中形成殘餘的光阻填充物，以覆蓋住位於 溝渠底部之部份TE0S材料層。 ' 接著，進行第二蝕刻程序以移除位於氮化層上方之氧 化層與部份TE0S材料層。並且，移除光阻填充物，以曝露 出位於溝渠底部之部份TE0S材料層。 發明詳細說明： 本务明所揭示為一種製作底部氧化層於溝渠底部之方 法。其中藉著使用電漿增強式化學氣相沉積法，在高溫的

第7頁 559947

環境中形成TEOS材料層，並且以光阻填充物來完全覆蓋溝 渠底部之TE0S材料層，將可大幅降低溝渠底部氧化層產生 缺陷之機會。有關本發明之詳細說明如下所述。 在一較佳之具體實施例中，如第四圖所示，首先提供 一具<100〉晶向之單晶矽作為半導體底材50。一般而言， 其它種類之半導體材料，諸如砷化鎵（gaulum arsemde)、鍺（germanium)或是位於絕緣層上之矽底材 (silicon⑽insulat〇r，S〇I)皆可作為半導體底材使 用。另外，由於半導體底材表·面的特性對本發明而言，並 不會造成特別的影a向，是以其晶向亦可 <111〉。 心评次 可在f導體底材5〇上依序沉積氮化樣2與氧 "三如同熟悉該項技術者所知，氮化矽層52與氧化 羞、盖，、巨層54與A切層52進行微影㈣程序，以定 ί 上’並曝露出部份半導體底材5◦上表面。隨 體底材50 ^化吩層54與氮化碎層52作為㈣罩幕，對半導 體底材50以㈣料以形成溝渠56於其中。 接著’請參照第五圖， 中，進行電漿增強式化學氣 導體底材50上形成氧化材料 在攝氏溫度大於450度的環境 相沉積法（P E C V D)，以便在半 層5 8。在較佳實施例中，可使

559947 五、發明說明（6) 用四乙基石夕酸鹽（TEOS)材料來形成此處的氧化 亦即形成PE-TEOS材料層於半導體底材 材科層58 氧化材料層58係沿著氧化碎層54 ς :所 >儿積的 ΐ:分二r沉以 ϋΓ 側壁上之部份氧化材料層58且有較 :i:的厚度。相對的’位於氧切層5 底二車: 部份氧化材料層58則會有較大的厚度，如第五圖;;: 再請參照第六圖，接著可料_ 刻程序，以完全移除位tit料層以進行第一敍 58。在較佳實施例中，此處：5第份，化㈣層 酉來進行。並且如同前述，由於位 面與溝渠底部之部份氧化材料呈；虱石夕層54上表 在完全移除溝渠側壁上之交大的厚度，因此 部與該氧化矽層54上表面，仍合 f層58後，在溝渠底 層58。 仍9有殘留之部份該氧化材料 隨後，如第七圖所示，形忐 中’以覆蓋位於溝渠56底部二 =充物6〇於溝渠56 光阻填充物60的過程中， 二虱化材料層58。在製々 材50上且填充於溝渠56中。$，，阻材料層於半導體』 曝光程序，以固化位於溝渠56夕^光阻材料層進行過^ 姓刻程序移除位於半導體底材;H阻材料。再使月 上方之部份光阻材料層， 559947 五、發明說明（7) 並且在溝渠5 6中形成所需的光阻填充物6 〇 爹照第八圖，進行第二蝕刻程序以同步移除位於氮化 矽層52上方之氧化矽層54與部份氧化材料層58。在較佳實 施例中，第二蝕刻程序係使用阻障氧化物蝕刻溶液（b〇e) 來進行。隨後’移除光阻填充物60，以曝露出位於溝渠56 底部之部份氧化材料層5 8。

使用本發明的方法，來形成底部氧化層，具有下列^ 優點： (1 使用了電漿增強式化學氣相沉法，在高^ i兄中來/儿積TEOS材料層，因此可使溝渠側壁與底 〇 材料層間具有不同的厚度。如此一來， ^ 、 份丁EOS材料層後，仍可在溝洱底 夕矛、側壁上的告 料層。 在溝木底部保留相當厚度的TE0S和 (2 )由於使用光阻填充 部份Τ Ε 0 S材料層，因此在第 之TEOS材料將不至於受到侵 阻材料與半導體底材間之黏 低細縫產生的機會，而進一 料受到侵姓。 物，完全覆蓋位於溝渠底部之 二次濕蝕刻程序中，溝渠底部 1虫而產生空洞。特別是因為光 合度相當好，是以可以大幅降 步防止溝渠底部之部份TE0S材

559947

PE-TEOS材料來取代習知的LP —TE〇s方式，因 決傳統製程中，由於LP-TE0S材料與光阻材料可有效的解 佳所衍生之問題。特別是，本發明中係 θ 條件下來形成PE-TEOS材料層，因此會更增大氏s480度的 TE0S材料與側壁TE0S材料的厚度比值。換S言之，&中底部 同底部TE0S材料層的條件下，使用本發明方法 1 j相 壁TE0S材料厚度’會比傳統方法形成的側壁以⑽材料^側 薄，而使後續除去側壁TE0S材料的速度較快。 (4 )請參照第九A〜D圖，此部份附圖顯示了利用本發 明PE-TE0S製程，在不同溫度下沉積te〇S材料層於溝渠; 之橫截面照片。其中，在第九A圖中，係於攝氏35〇度的環 境下’沉積PE-TE0S材料層於溝渠中，此時底部材料層之 厚度γ與侧壁材料層厚度X的比值（Y/X)約為1. 05 ;第九B圖 則是在攝氏4 0 0度下進行P E - T E 0 S沉積，此時底部材料層之 厚度Y與侧壁材料層厚度X的比值（Y/X)增加為1· 53;第九c 圖則是在攝氏440度下進行沉積，此時比值（Y/X)更上升為 1· 60;至於第九D圖則是在攝氏48 0度進行，由圖中可知比 值（Y/X)會跳升至2.41。 本發明雖以一較佳實例闡明如上，然其並非用以限定 本發明精神與發明實體，僅止於此一實施例爾。是以，在 不脫離本發明之精神與範圍内所作之修改，均應包含在下 述之申請專利範圍内。

第11頁 559947 圖式簡單說明 藉由以下詳細之描述結合所附圖示，將可輕易的了解上述 内容及此項發明之諸多優點，其中·· 第一圖為半導體晶片之截面圖，顯示使用高密度電漿 沉積法形成底部氧化層於溝渠中之步驟； 苐二圖為半導體晶片之截面圖’顯不根據傳統技術形 成厚度均勻的氧化膜層於溝渠表面上，且填充光阻材料於 溝渠中之步驟； 第三圖為半導體晶片之截面圖，顯示根據傳統技術以 濕蝕刻形成底部氧化層時，可能產生空洞、缺口等缺陷； 弟四圖為半導體晶片之截面圖，顯不根據本發明形成 溝渠於半導體底材上之步驟； 第五圖為半導體晶片之截面圖，顯示根據本發明以電 漿增強式化學氣相沉積法形成TEOS材料層於溝渠表面上之 步驟； 第六圖為半導體晶片之截面圖，顯示進行第一濕蝕刻 程序，以移除位於溝渠側壁上之部份TEOS材料層之步驟； 第七圖為半導體晶片之截面圖，顯示填充光阻材料於 溝渠中，以保護位於溝渠底部之部份TEOS材料之步驟； 第八圖為半導體晶片之截面圖，顯示形成所需的底部 氧化層於溝渠底部之步驟；及 第九A〜D圖為半導體晶片的截面照片，顯示使用 PE-TEOS製程在不同溫度下沉積於溝渠中之材料層厚度情 形0

第12頁 559947 圖式簡單說明 圖號對照表： 半導體底材1 0 溝渠14 氧化層2 2 底部氧化層2 6 氮化矽層5 2 溝渠56 光阻填充物6 0 氧化層1 2 半導體底材2 0 光阻區塊24 半導體底材50 氧化石夕層5 4 氧化材料層5 8

第13頁

Claims (1)

1. 559947 六、申請專利範圍 t、/ · β一種在半導體底材上的溝渠中形成底部氧化層之 方法，言亥方法至少包含下列步驟： ，之 沉積==度約450〜4δ〇度間進行電梁增強式化學氣相 、 以形成氧化層於該溝渠側壁與底部表 辟上二：：：該溝渠底部之氧化層厚[會大於該溝渠側 土上的氧化層厚度；且 部^ ίΠ亥氧化層進行蝕刻程序以移除位於該溝渠側壁上之 化：：乳化層，其中在完全移除位於該側壁上之部份該氧 部ίί層可於該溝渠底部殘留部份該氧化[而構成該底 2.如申請專利範圍第1項之方法，盆中 使用四乙基矽酸鹽（TE〇s)材料構成。”述乳化層疋 3 ·如申請專利範圍第1項之方 係以氫氟酸蒸汽來進行。 以’其中上述姓刻程序 4· 一種在半導體底材上形成庥如^ 方法至少包含下列步驟： u氧化層之方法，該 姓刻該半導體底材以形成溝渠於其中. 於攝氏溫度大於4 5 0度的環琦击、/、、 ’ 學氣相沉積法，以形成氧化層於進仃電漿增強式化 溝渠側壁與底部表面上，其中位=^體底材上表面、該 底材上表面之部份該氧化層厚度，、：f渠底部與該半導體 會較位於該溝渠側壁上

   $ 14頁 559947 六、申請專利範圍 之部份該氧化層厚度大； 對該氧化層進行第一蝕刻程序，其中在完全移除該溝 渠側壁上之部份該氧化層後，於該溝渠底部與該半導體底 材上表面仍會有殘留之部份該氧化層； 填充光阻材料於該溝渠中，以覆蓋住位於該溝渠底部 之部份該氧化層； 進行第二蝕刻程序以移除位於該半導體底材上表面之 部份該氧化層；且 移除該光阻材料，以曝露出位於該溝渠底部之部份該 氧化層。 5. 如申請專利範圍第4項之方法，其中上述電漿增強 式化學氣相沉積法，係在攝-氏451至度的環境中進行。 6. 如申請專利範圍第4項之方法，其中上述氧化層是 使用四乙基石夕酸鹽（Τ Ε 0 S )材料構成。 参 7. 如申請專利範圍第4項之方法，其中上述第一蝕刻 程序係以氫氟酸（HF )蒸汽來進行。 8. 如申請專利範圍第4項之方法，其中上述第二蝕刻 程序係以阻障氧化物蝕刻溶液（ΒΟΕ )來進行。 9. 一種在半導體底材上形成底部氧化層之方法，該

   第15頁 559947 六、申請專利範圍 方法至少包含下列步驟： 依序沉積氮化層與氧化層於該半導體底材上； 以微影钱刻程序定義溝渠圖案於該氧化層與該氮化層 上； 使用该氧化層與該氮化層作為蝕刻罩幕，對該半導體 底材進行蝕刻程序以形成溝渠於其中； 於攝氏溫度大於4 5 0度的環境中，進行電漿增強式化 學氣相沉積法，以形成^⑽材料層於該氧化層上表面、該 溝渠底部與側壁表面上，其中位於該溝渠側壁上之部份該 TEOS材料層厚度較小，位於該溝渠底部與該氧化層上表面 之部份該T E 0 S材料層厚度較大； 對垓T E 0 S材料層進行第一濕姓刻程序，以完全移除位 於該溝渠側壁上之部份該TE0S材料層，其中在該溝渠底部 與5玄氧化層上表面仍會有殘留之部份該te〇s材料層； 塗佈光阻材料層於該半導體底材上，且填充於該溝準 中； ' 以固化位於該溝 對该光阻材料層進行過度曝光程序 渠中之部份光阻材料層； 、，移除位於3半‘體底材上表面之部份該光阻材料層， :士 ,該，中形成殘餘的光阻填充物，α覆蓋住位 溝渠底部之部份該TEOS材料層； 進行第二濕蝕刻程序以同步移除位於該氮 该氧化層與部份該TEOS材料層；且 移除該光阻填充物，以曝露出位於該溝渠底部之部份

   第16頁

   559947 六、申請專利範圍 該丁EOS材料層。 10.如申請專利範圍第9項之方法，其中上述電漿增 強式化學氣相沉積法，係在攝氏4 5 0至48 0度的環境中進 行。

   第17頁