TW550757B - Method for improving the resistance degradation of thin film capacitors - Google Patents

Method for improving the resistance degradation of thin film capacitors Download PDF

Info

Publication number
TW550757B
TW550757B TW089103498A TW89103498A TW550757B TW 550757 B TW550757 B TW 550757B TW 089103498 A TW089103498 A TW 089103498A TW 89103498 A TW89103498 A TW 89103498A TW 550757 B TW550757 B TW 550757B
Authority
TW
Taiwan
Prior art keywords
thin film
film material
dielectric constant
group
bst
Prior art date
Application number
TW089103498A
Other languages
English (en)
Inventor
Cem Basceri
Husam N Al-Shareef
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Application granted granted Critical
Publication of TW550757B publication Critical patent/TW550757B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Description

550757 A7 _____ B7 五、發明說明（1 ) 本發明概有關於以摻雜劑離子植入高介電常數材料來 減少薄膜洩漏及改良電阻衰減者。特別是，本發明係有關 於以施體摻雜劑離子植入（Ba、sr)Ti03(B ST)，來減少該BST 薄膜之薄膜洩漏並改善其電阻衰減者。本發明亦有關於積 體電路其具有摻雜的薄膜高介電材料，而被用來例如作為 一電容器的絕緣層者。 南介電常數（HDC)材料具有許多的微電子用途，諸如 DRAMs、嵌埋式的 DRAMs、SRAMs、FeRAMS、晶片中 的電谷器’及尚頻電容器等。典型地，該等用途係在一電 容結構中使用HDC材料，惟本發明亦可被用來製造一具 改良性質的HDC薄膜，但其並非一電容器的一部份。 經濟部智慧財產局員工消費合作社印製 為了製造具有相對較小記憶單元的更大Drams構造 ’乃須要能在較小空間内儲存所須電荷的電容器構件及材 料。能達到此目標之最有希望的研究方向之一係該HDC 材料的領域。HDC材料一般具有大於5 〇的介電常數。特 定HDC材料之例子為金屬氧化物材料，諸如鉛鍅鈦酸鹽 (pzt)、鋇鈦酸鹽、鏍鈦酸鹽（SrTi〇3)，及鋇鰓鈦酸鹽（BST) 專。該等材料若被用於DRAMs及其它的微電子用途，乃 可被設來覆蓋一電極及下層結構（但不會可觀地損及它們） ’而具有低洩漏電流的特性及較長的使用壽命，且在大部 份用途中，皆會呈顯一較高的介電常數。本發明即有關於 一種製造摻雜的HDC薄膜之方法，尤其是一種具有改良 的電阻衰減及減少薄膜洩漏之鋇及/或鋰鈦酸鹽介電質。 雖BST材料在以往曾被以塊狀來製造，但當該BST被 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 4 550757 A7
經濟部智慧財產局員工消費合作社印製 五、發明說明（2 ) 製成半導體裝置上的薄膜（通常少於5 # m)時，該材料的 物性與電性則尚未被十分瞭解。而未摻雜的成塊BST在約 0.7 //㈤至1〇 a m之間的中等顆粒大小時其介電常數係 為最大，在更小的顆粒尺寸時其介電常數會很快地減降。 因此’具有彳艮小的顆粒尺寸通常是不理想的。而不幸地， 於次微米微電路中，諸如DRAM電容器，其特殊的限制即 在該薄膜中的BST顆粒大小。第一，BST薄膜的退火溫度 通常必須保持遠低於一般用來燒結塊狀BST陶瓷的溫度（ 通常低於700°C相對於塊狀BST之高於ll〇(TC)，以避免損 及下層裝置結構。因此，該BST晶格的晶粒結核及成長 動乃會造成較小的顆粒尺寸。第二，在微電子用途中所 的薄膜厚度乃可能遠小於5/z m(最好在約〇 〇5_至〇1 m之間）。已發現中等顆粒尺寸通常比用來控制介電質 一致性及避免短路的電容器所需之Bs 丁薄膜厚度的一半〜 】因此乃而要一種方法以生產一形成薄膜結構的HDC 材料而具有良好的介電性質者。 通#，加入摻雜材料乃已顯示會影響該HDc薄臈材 料的介電性質。摻雜的金屬氧化物材料，諸如bst、在 MOCVD或溶膠凝膠互變的摻雜方法中，已得知對製造具 有高介電常數的積體電路薄膜電容器係為有用的。例如^ 見所附送之第5議3號美國專利案。然而，雖有某些摻 雜劑的作用已被得知，但摻雜化學仍離精確的科學很遠。相較於傳統的摻雜材料’已知要精確的控制及預測捧 雜的金屬氧化物之電性質乃是更為困難的。而且，一般製 活 需 β 的 更
II--— — — — — — I! · I I I I I I I 訂· I I I I I I (請先閱讀背面之注意事項再填寫本頁) 550757 經濟部智慧財產局員工消費合作社印製 A7 ---------B7____________ 五、發明說明（3 ) 造諸如BST等氧化物的方法，例如濺射及粉末壓製，係本 來就難以正確地控制。在該二製造方法中，其推雜劑會趨 於在該薄膜的某些部份比其它區域更加高度地集中。 習知用來摻雜該（Ba、Sr)Ti〇3材料的方法，係在一金 屬有機化學蒸汽澱積（D〇CVD)程序中利用可能的摻雜劑 之適當前身質。典型的BST之MOCVD澱積法乃利用硼（雙 (2,2,2,6-四甲基-3.5-庚二酸酯）)2_四伸乙基乙二醇二甲醚 ，鳃（雙（2,2,2,6-四甲基-3.5-庚二酸酯）)2_四伸乙基乙二醇 二甲醚；及鈦（雙（異丙氧基％(雙（2,2,2,6•四甲基_35_庚二 酸酯）)2_等前身質。有一液體運送系統會混合、計量、並 輸送該等室溫及高壓的前身質至一加熱區，於其中該等前 身質會被閃燃蒸發而每一夾帶氣體混合，通常為氬，來產 生一溫度受控的低壓蒸氣流。嗣該蒸氣流會流入一反應物 混合集流腔中，於該處蒸氣流會與氧化劑氣體混合。通常 該氣化劑氣體為〇2及乂〇。該蒸氣流與氧化劑氣體的混合 物嗣會通過一噴射頭而注入一丨殿積室中。於該殿 積法中’在該蒸發液體中之金屬有機成分的濃度比及澱積 條件將會決定最後薄膜的化學計量。 據所暸解，三種成份MOCVD程序（指BST薄膜）係相 當的複雜。添加一種或更多額外的成分於該程序中（例如 Nb、Ta或Sb摻雜劑），將使其製程化學作用產生更多的複 雜性。此外，發展多成分系統的前身質化學對摻雜BST亦 為一重大的需求。 可摻雜BST之第二種習知方法係利用溶膠-凝膠法。 本紙張尺度適用中國國家標準（CNS)A4規格（21G x 297公爱） 6 —— — — — — II ·1 — — — — — — — (請先閱讀背面之注意事項再填寫本頁)
發明說明（4 ) 對BST溶膠-凝膠法之研究早已被進行。該等研究似乎顯 不經由溶膠-凝膠法來摻雜BST或其它perovskite鈦酸鹽係 為可犯的。然而，就1)11八1^技術領域，供摻雜Β§τ薄膜之 溶膠-凝膠技術並非一種可實施的澱積法，因為具有i(Hti 的縱橫比之階狀範圍並不能以該溶膠·凝膠方法來完成。 所以，备於一溶膠_凝膠法中來摻雜]6§丁，其將難以沿著 一深溝電容H或高凸電容㈣側壁來精確地摻雜該BST薄膜。 因此，於MOCVD與溶膠-凝膠方法中，以較高價之陽 離子，例如Nb、Ta、La或Sb等來摻雜BST乃是頗有疑問 的。如何具有該等元素的穩定前身質，足夠的合作效率， 積薄膜的致性，及以處理條件來控制B § τ中的化學計 量等仍需再深人探究。本發明乃利用離子植人法來推雜該 BS 丁薄膜，以克服熥〇(：¥〇與溶膠_凝膠法於摻雜bst薄膜 介電質的困難。 本發明係為解決習知方法的缺點，並提供—種離子植 入之高介電常數材料’其乃具有減少的薄膜洩漏及改良的 電p衰減纟《其是，其發明係在提供一種能減少薄膜泡 漏並改善電阻衰減之BST薄膜介電材料_子植入方法。 …叫溝惻壁上的BST之 學計量會偏離目標值。此對於深溝(例為10: k縱橫丨 乃形成嚴重的事情，因為諸如介電常數、汽漏、鬆弛與 阻衰減等，在該側壁之處將會與在半導體上之其它部位 所偏差。而以本發明，藉著使用適當的植人角度，該等 壁將可被摻雜至達到所需的化學計量。因此，以適當的 550757 Α7 Β7 五、發明說明（5 ) 雜程度，該側壁的化學計量乃可被酌量控制至達到所需的 物理性質。 本發明之前述及其它的優點與特徵，將可由以下詳細 說明配合所附圖式而更清楚地瞭解。 圖式之簡單說明： 第1圖係使用於本發明之一裝置的實施例之示意圖。 第2圖係依據本發明所形成之一容器電容器的剖視圖。 第3圖係為一具有凸體造型之半導體裝置的側壁之離 子植入的示意圖。 在說明中所用之晶圓或基片乙詞，係包括任何具有曝 現的矽表面之半導體基礎結構，其中乃可形成本發明之接 觸電極結構。晶圓與基片已被瞭解係包括絕緣體矽（s〇i) 技術，監寶石矽（SOS)技術，摻雜與無摻雜半導體，由一 基礎半導體所支持的矽磊晶層，及其它半導體結構等。而 且，當參酌以下說明中的晶圓或基片時，先前的處理步驟 乃可能已被用來製成在該基礎半導體結構中的區域/接面 。亦應可瞭解的是，該等晶圓或基片乃可能有關於一基礎 經濟部智慧財產局員工消費合作社印製 半導體結構，其正在處理步驟中以達到一半導體平台俾進 行進一步的處理者。 於此所述之，，金屬氧化物，，或，，高介電常數材料（HDC)，， ，乃意指整體形成AB〇3的材料，其中八與3為陽離子。該 用詞係欲予含括A與B代表許多元素的材料；例如，其可 包括a’a’’bo3、αβ’β’ό3及α，Α”Β，Β，Ό3等材料，其中A， A 、Β、Β乃為不同的金屬元素。最好是，α、α，、α” 550757
五、發明說明（6 )
經请部智慧財產局員工消-費合作社印製 專金屬係選自由Ba、Bi、Sr、Pb、Ca及La所組成的族群 ’而B、B’、B”等金屬係選自由Ti、Zr、Ta、Mo、W及Nb 等所組成的族群。最好是該金屬氧化物為per〇vskite。許 多該等金屬氧化物為鐵電材料；然而本發明並不以此為限。 本發明之金屬氧化物或高介電常數材料，會被以離子 植入法將摻雜劑摻入該金屬氧化物或Hdc材料的主晶格 中。離子植入法係為一種習知的方法可將摻雜劑元素植入 材料中。其摻雜劑係選自在該技術領域中所習知者。該 等摻雜劑應選用可增進該等HDC薄膜之理想物性者，諸 如減少薄膜洩漏，改善電阻衰減，改善疲乏使用壽命，防 止印痕等等。該摻雜劑亦應依據該特定的hdc材料之晶 格來選擇。最好是該等摻入材料在3位置係例如為鈮、鈕 、銻，而在A位置為鑭。 專業人士應可瞭解，大部份具有AB〇3形式的結晶材 料皆為鈣鈦礦結晶化合物。該等結構物最好具有一單元體 形成一簡單的立方體結構，包括在一立方體角落的A式陽 離子，在該立方體中心的B式陽離子，及進入該立方體各 表面的氧原子；但是，此理想化的結構乃可能隨著溫度而 相田地改變。其它形式的妈鈦礦化合物係可被分類成例如 ，斜方的、仿立方體的、仿四邊形的、菱形體的及四邊形的。 諸如鋇鏍鈦酸鹽（BST)等材料所呈顯的電性質，相較 於使用在積體電路中的薄膜材料（即小於約1〇微米厚者）j 當由成塊的陶瓷中測量時經常甚為不同。成塊陶瓷典型會 在溫度達到14〇(TCS150(rC時燒結，而在如此高溫會傾 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱）
--------------^---- (請先閱讀背面之注意事項再填寫本頁) 線- 550757 A7 五、發明說明（7 ) 於產生一種對應的高度無瑕結晶。另一方面，薄模通常不 會在高於約9崎至1100。(：被燒結，此係因為可能使積體 電路線路破壞，層間擴散，及斷裂等。薄膜通常係被以習 知的濺射技術來澱積，例如射頻或〇(：磁控 一微觀水準，該等技術可提供具有厚度不_之集積材料的 區域，所形成之各層會不當地混合成不一致的比例，而不 能依該混合物的成分形成適當的普通晶體。因此，意圖於 薄膜的電子成分中複現成塊陶瓷的性質會經常不能複製該 等參數’即使電子移轉機構將該二材料的厚度保持相同。 該BST的Ba/Sr之比應為約7〇/3〇，俾使該材料可供 DRAM用途在paraelectrie區域中操作，因為此可減少瞭解 4材料之反應的複雜性。所以，在該BST材料中之Ba/Sr 比值的重點，係控制其居里溫度（Tc)接近室溫，俾使該材 料忐具有南介電常數的優點，因為該介電常數在接近丁。時 呈現最高值，而可使該材料能在DRAM單元之操作溫度的 順電性區域中。藉著保持該Ba/Sr之比在約7〇/3〇，被可能 的至溫變化（低於室溫）轉變成鐵電狀態的危險乃可消除。 此係因為該材料於Ba/^為7〇/3〇且在室溫時會呈現一居里 點’而不會形成鐵電之相除非溫度約在19〇。κ。 欲進一步減少DRAM單元的尺寸時，電容器大小之需 求乃形成一限制因素。DRAM單元尺寸的縮減對大量提高 dram單元之密度以供使用於一積體電路中乃是必要的， 但此縮減尺寸的前題係須要進一步地減少該單元電容器的 大小。縮減該電容器大小可藉提高使用於該電容器之介電 本紙張尺度顧中國國家標準（CN&A4規格（210 X 297公爱 項 頁
經濟部智慧財產局員工消費合作社印製 550757
經濟部智慧財產局員工消費合作社印製
層的材料之介電常數而來達成，俾能使用具有所需介電性 質之電容器的較小表面積。習知提升材料之介電常數的方 法乃遭到失敗，因為該等方法亦會增加洩漏電流，且該介 電材料之對應傳導電流密度係在固定的偏壓。太大的洩漏 電流或傳導電流密度會使該材料不適用於積體電路的電容 器，且尤其是，不適用於DRAM單元中的電容器。故在該 技術範疇中仍保留一個問題，即如何提高材料的介電常數 ，甚至如BS丁之咼介電常數材料，而不會大量地增加浪漏電流。 目前先進的DRAMs之水準，其使用壽命在85〇c及丨1V 下為10年。於此設定的操作條件下，該per〇vskite鈦酸鹽 薄膜最主要的失敗之處即為電阻的衰減。電阻衰減係被定 義為在一固定施加的電場（AC或DC電場）中經過長時間後 茂漏電流的緩慢增加。若溫度及所施的電壓增加，則衰減 的哥命會減少。 電阻衰減的理論係基於在一所施電場中之氧空位的電 移動。氧空位（Vo )會以可觀的濃度出現於無摻雜的及受 體摻雜的鹼土鈦酸鹽中。它們相對於主晶袼係已被正性地 充電，故它們在一電場中會朝向陰極移動。當氧空位積存 於該陰極前方，而被由陰極所注入的電子所補償時，一如 下所例舉的化學還原化應，會發生於該產生增添Vo·的陽極： Ο〇χ = 1 /2〇2+Vo +2e- 此還原反應乃使ρ·η接面的形成偏離於朝前方向，而 導致'/¾漏電流的增加。在絕緣的perovskite鈦酸鹽中，已 被發現其受體會被氧空位所補償，而施體會被陽離子空位 Μ-------- ^---------^ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 χ 297公釐） 11 550757
經濟部智慧財產局員工消費合作社印製
所補償。亦已發現電阻衰減會被施體的摻雜質所穩定化。 雖不希望被理論所囿限，但咸信電阻衰減可藉減少在 薄膜as格中的氧空位而被改善。可減少氧空位之電阻衰減 機構現將參考一BST式材料來說明。應可瞭解類似的反應 將會產生而使類似的HDC材料減少氧空位。就BST材料： A位置（Ba2+、Sr2+)施體摻雜劑：La3+ B位置（Ti4+)施體摻雜劑：Nb5+、Sb5+、Ta5+ 這些對BST材料的代表性摻雜劑考量它們的原子大小 乃為適當的。將該等摻雜劑加入晶格中係希能補償被正性 充電的氧空性。藉有這些摻雜劑在晶格内，相對於形成氧 空位，乃可保持電荷平衡。 5亥不良反應發生（例如，Nb5+摻於B位置）為： [Nb ]+2[VG ] + [h ]=>還原於v 例如，Nb5+摻於BaTi03 : 2BaO+Nb205 …· >2Nb.Ti+2Ti，Ti+2BaBa+6〇〇+1/2〇2⑻ 等於·· [Nb]+2[V0 ] + [h] 或.....> Nb2〇5+ V。.· 一 >2Nb Ti+50〇 一因此，添加施體摻雜劑於BST主晶格的B位置會減少 氧空位，而能抑止p_n接面的形成並減少薄膜的電阻衰減。 依據本發明之一實施例而使用於離子植入法之一裝置 乃說明於下。但請瞭解，該裝置係僅為可依據本發明被用 來植入摻雜劑之許多可能的不同設計之一個例子而己。本 發明並非欲以下述之特定裝置作為限制。 現請參閱第1圖，依據本發明的方法之一可將離子植 --------^---------線 ί請先閱讀背面之注意事項再填寫本頁>
本紙張尺度適用τ關家標準（CNS)A4^·⑵Q χ撕公髮） 12 550757 五、發明說明（1〇 ) 入半導體晶圓的封閉離子植人系統1G乃被示出。該離子値 入糸統Π)包括-離子植人器16。第10所示之離子植入器16 的構造係僅供說明之用，其它型式的離子植入器構造亦可 剌。於該實施例中，該離子植入器16乃包含一晶圓固持 益40可承接來自輸送管道26的晶圓18，並固持該晶圓以供 植入該曰曰圓18乃如前述有一高介電薄膜層設於其上。該 離子植入器16包括一離子源42，一解析磁鐵料，一加速管 46焦點48，及-閘板5〇。該離子植入器16乃與一適當 的真二源（未不出）導通，諸如一渦輪分子泵。此將會在該 離子植入器16的處理腔室中產生一真空。利用此等裝置， 訂 有一離子植入束52會被聚焦於該晶圓18表面上之高介電常 數的薄膜上，以將一所要的捧雜劑（例如，銳、組、錄、 鑭）植入該高介電常數薄膜的晶格結構中。在植入離子之 後，該晶圓18會被由該晶圓固特器4〇移轉至另一輸送管道 28。在該輸送管道28處，該晶圓18會從該系統1〇送出。
經 ，濟 部 智 慧 財 產 局， 員 工 消, 費 合 作 社 印 製 於此，該晶圓18具有一導電層60乃由適當的導電材料 構成，及一摻雜的介電膜層65覆設於該導電層6〇上。嗣有 一第二導電層68覆設於該摻雜的介電膜層65上，以形成如 第2圖所示的容器電容器結構。該等導電層6〇、68乃可由 任何導電材料所製成，諸如Pt、Ru、Ir、pd、Au等金屬， 或RuOx、IrOx等導電氧化物等。該摻雜的介電膜層65係 藉摻雜一 HDC材料所形成乃如上所述。 現請參閱第3圖。該圖示出一本發明第2實施例的示意 圖。設在一凸體1〇〇之側壁1〇2上的BST之摻雜劑程度可能 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公餐） 13 550757 A7 五、發明說明（11 ) 請 先 閱
會偏離目標值。此對深溝（例如丨〇 :丨的縱橫比）或如第3圖 所示之凸體會變成一嚴重的事情，因為諸如介電常數、洩 漏、鬆弛、及電阻衰減等性質，在該等側壁處乃會與該裝 置之水平部份的該等性質之數值有所偏差。依據本發明， 覆設於該側壁102上之一導電層12〇上的BST介電層1〇5， 乃可藉適當地移動晶圓固特器4〇而以適當的植入角度ιι〇 〜119來被摻雜達到所需的化學計量。有一第二電極（未示 出）嗣可被覆設在BST層105上而形成一電容器結構。因此 ,利用適當的摻雜程度，覆蓋側壁1〇2上之導電層ι〇2的 BST層105乃可被酌量控制而達到所須的物理性質。 本發明乃提供一種方法，可將摻雜質植入高介電常數 的材料中，以減少薄膜沒漏並改善電阻衰減。本發明亦提 供一種方法可改變摻雜劑的離子植入角度，俾在該高介電 常數材料被製成一階狀結構之後能均勻地摻雜。 仍請瞭解雖本發明係以特定的舰以記憶體電路及容
器電容器來作說明，但本發明具有更廣泛的可利用性，並 可使用於任何積體電路中，諸如一電容器。同樣地，前述 之方法係僅為許多可被使用的方法之一而己。因此，上述 說明與所附圖式乃僅供較佳實施例說明之用，其係可達到 本發明的特點與優點。本發明並不受限於此所示並詳^兒 明的實施例。本發明係僅由以下申請專利範圍之精神與範 驚來界限。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 550757 A7 B7 五、發明說明（12 元件標號對照 10…離子植入系統 52…離子植入束 16…離子植入器 60…導電層 18…晶圓 65…介電膜層 26,28···輸送管道 68···第二導電層 40…晶圓固特器 100…凸體 42…離子源 102…側壁 44…解析磁體 105…介電層 4 6…加速管 120…導電層 4 8…焦點 110〜119···植入 50…閘板 (請先閱讀背面之注意事項再填寫本頁)
經 ’濟 部 智 慧 財 產 局- 員 工 消， 費 合 作 社 印 製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 15

Claims (1)

  1. 550757
    第叫03498號專射請案申請專利範圍修正纟4正日期：9!年6月⑽ 填請委員明示L4案修立後是否變更原實質内容 種改良南介電常數薄膜材料的物理性質之方法，該方 法包含： 在一基片上設一高介電常數薄膜材料；以及 以離子植入法將一摻雜劑摻入該高介電常數薄骐 材料； 其中該摻雜劑係選自由鈮、鑭、銻所組成的組群。 2·如申請專利範圍第丨項之方法，其中該高介電常數薄膜 材料係選自由BST、SBT、SrTi〇3、PZT所組成的組群 3·如申請專利範圍第2項之方法’其中該高介電常數薄膜 材料係為BST。 4’ 一種改良高介電常數薄膜材料的物理性質之方法，該方 法包含·· 在一基片上設一高介電常數薄膜材料；以及 以離子植入法將一摻雜劑摻入該高介電常數薄膜 材料； 其中該高介電常數薄膜材料為非鐵電的且該摻雜 劑係選自由鈮、鑭、銻、钽所組成的組群。 5·如申請專利範圍第1項之方法，其中該高介電常數薄膜 材料係為一種AB03式的pervoskite ,該A代表選自Ba、 βι、Sr、Pb、Ca、La的金屬，而B代表選自Ti、Zr、Ta 、Mo、W、Nb的金屬。 6·如申請專利範圍第5項之方法，其中該摻雜步驟包括以 本紙張从適用中®®家標準（CNS) Α4規格（210 X 297公釐〉 (請先閲讀背面之注意事項再填寫本頁) 訂| 16 550757 A8 B8 C8 D8 申請專利範圍 La離子摻入於該高介電常數薄膜材料的a位置。 7·如申α月專利範圍第）項之方法，其中該換雜步驟包括以 選自由Nb、Sb、Ta>所組成之組群的摻雜劑，摻 入於該高介電常數薄膜材料的B位置。 8·如申請專利範圍第5項之方法，其中該㈣糊他係為鎖 錄鈦酸鹽，而該掺雜步驟包括以La3 +離子摻人於該A位 置。. 9.如申請專利範圍第5項之方法，其中該Μ··係為鎖 锶鈦酸鹽，而該摻雜步驟包括以選自由 所組成之組群的摻雜劑摻入於該B位置。 10·-種減少高介電常數薄膜材料的氧空位之方法，該方法 包括： 提供一高介.電常數薄膜材料；以及 以離子植入法將一摻雜劑摻入該高介電薄膜材料 中，以減少該高介電常數薄膜材料的氧空位； 其中該摻雜劑.係選自由鈮、鑭、銻所組成的組群。 11 ·如申請專利範圍第1 〇項之方法，其中該高介電常數薄膜 材料係選自由BST、SBT、SrTi〇3、PZT所組成之組群 12·如申請專利範圍第丨丨項之方法，其中該高介電常數薄膜 材料係BST。 該方法 (請先閲讀背面之注意事項再填窝本頁) •訂丨 ;線丨 13. —種減少高介電常數薄膜材料的氧空位之方法， 包括： 提供一高介電常數薄膜材料；以及 17 550757 、申請專利範園 ㈣子植入法將-摻雜劑摻入該高介電薄膜材料 中，以減少該高介電常數薄膜材料的氧空位，· 其中該高介電常數薄膜材料為非鐵電的且該择雜 劑係選自由鈮、鋼、錄、叙所組成的組群。 " 14·如申請專利範圍第10項之方法，其中該高介電常數薄膜 材料係為一種AB〇3式的perv〇skite，該A代表選自^、 Bi、Sr、Pb、Ca、La的金屬，而B代表選自Ti、心、丁丑 、Mo、W、Nb的金屬。 15·如3申請專利範圍第14項之方法，其中該摻雜步驟包括以 La3+離子摻入於該高介電常數薄膜材料的a位置。 16.如申請專利範圍第14項之方法，其中該摻雜步驟包括以 一選自由Nb5+、Sl^、Ta5+所組成之組群的摻雜劑，摻 入於該高介電常數薄膜材料的B位置。 1入如申請專利範圍第14項之方法，其中該perv〇skite係為 鋇鋰鈦酸鹽，而該摻雜步驟包括wLa3 +離子摻入於該A 位置。 18·如申凊專利範圍第14項之方法，其中該yrv〇skite係為 鋇鳃鈦酸鹽，而該摻雜步驟包括以選自由Nb5—、sb5+、 Ta所組成之組群的摻雜劑摻入於該b位置。 19*種改善BS丁向介電常數薄膜材料的電阻衰減之方法 ’該方法包括： 提供一 BST高介電常數薄膜材料；以及 以離子植入法將一摻雜劑摻入於該BST高介電常 數薄膜材料中； 本紙張尺度適财_家標準（CNS) A4規格（21GX297公釐）
    訂· (請先閲讀背面之注意事項再填窝本頁) 18 550757 六、申請專利範園 其中該摻雜劑係選自由鈮、
    所組成之組群的摻雜劑，摻 入於該BST高介電常數 遵胺从ΛΑ D 5S
    步驟的植入角度， 23·如 f 万法，更包含改變該離子植入 俾均勻地摻雜該BST高介電常數薄臈 24· -種具有改善的電阻衰減之隐高介電常數薄膜材料 ，其包含： 一 BST高介電常數薄膜材料；以及 摻雜劑，其以離子植入法摻入於該BST高介 數薄膜材料中； 其中該摻雜劑係選自由鈮、鑭、銻所組成的組群。 25·如申請專利範圍第24項之BST高介電常數薄膜材料，其 中該咼介電常數薄膜材料為非鐵電的且該組群亦包括 26.如申請專利範圍第24項之BST高介電常數薄膜材料，其 中該摻雜步驟包括以La>離子摻入於該BST高介電常 數薄膜材料的A位置。 27·如申請專利範圍第24項之BST高介電常數薄膜材料，其
    19 550757 申請專利範圍 中該摻雜步驟·包括以一選自由Nb5+、Sb5' Tah所会、 之組群的摻雜劑’摻入於該BST高介電常數薄獏::: B位置。 的 饥如申請專利範圍第24項之㈣高介電常數薄膜材料 中該BST高介電常數薄膜材料係藉改變離子植入的角 度而被均勻地摻離。 29. 如申請專利範圍第24項之猜高介電常數薄膜材料，其 中該BST高介電常數薄膜材料係被包含於- DRAM單 元内。 30. 如申請專利範圍第24項之贿高介電常數薄膜材料，其 中°亥丑3丁向"电常數薄膜材料係被設於一電容器内。 3 1 · 一種製造薄臈積體電路電容器裝置之方法，該方法包含 提供一基片； 在該基片上製成一第一電極； 製造一薄膜層.覆蓋該第一電極； 以離子植入法將摻雜劑植入該薄膜層；以及 在該摻雜的薄膜層上製成一第二電極，而完成該積 體電路電容器； 其中該摻雜劑係選自由鈮、鑭、銻所組成的組群。 32. 如申請專利範圍第3 1項之方法，其中該高電容薄膜 層係選自由BST、SBT、SrTi〇3、PZT所組成的組 群。 33. 如申請專利範圍第32項之方法，其中該高電容薄膜層係 本紙張尺度適用中國國家標準（CNS) A4規格（210 X 297公釐） 20 〜u/57
    、申請專利範圍 為 BST。 34. 如申請專利範圍第33項 7〇 : 30 。 35. _ 之方法，其中以對^之比係約為 種製造薄膜積體電路電容器裝 置之方法，該方法包含 提供一基片； 在该基片上製成一第一電極； 製造一薄膜層覆蓋該第一電極； 以離子植入法將摻雜劑植入該薄膜層；以及 在該摻雜的薄膜層上製成-第二電極，而完成該 體電路電容器； 其中5亥薄膜層為非鐵電的且該摻雜劑係選自由 、鑭、銻、组所組成的組群。 36·如申請專利範圍第31項之方法，其中該高介電常數薄 材料係為一種AB〇3式的perv〇skite，該A代表選自Ba Bl、Sr、Pb、Ca、La的金屬，而b代表選自Ti、Zr、 、M〇、W、Nb的金屬。 汝申π專利範圍第％項之方法，其中該摻雜步驟包括 La3+離子摻入於該高介電常數薄膜材料的a位置。 38·如申睛專利範圍第36項之方法，其中該摻雜步驟包括 一選自由Nb5+、Sb5+、Ta5+所組成之組群的摻雜劑， 入於戎鬲介電常數薄膜材料的B位置。 9· 士申明專利範圍第36項之方法，其中該perv〇skite*為 鋇鳃鈦酸鹽，而該摻雜步驟包括以&3 +離子摻入於該4 積 鈮 膜 Ta 以 以 摻 (請先閲讀背面之注意事項再填寫本頁) •訂· :線· 本紙張尺度適用中國國家標準（CNS) M規格（21〇χ297公釐） 21 550757 A8 B8 C8 D8 六、申請專利範圍 位置。 .................ί-蠖：… (請先閲讀背面之注意事項再填寫本頁) 40. 如申請專利範圍第36項之方法，其中該係為 鎖錄鈦酸鹽，而該摻雜步驟包括謂自由Nb5+、sb5+、 τπ所組成之組群的捧雜劑摻人於該b位置。 41. 如申請專利範圍第31項之方法，其中該第-與第二電極 係選自由Pt、Ru、Ir、pd、Au、Ru〇x、他所組成之 組群。 42·如申凊專利犯圍第31項之方法，更包含改變該離子植入 步驟的植入角度，俾能均勻地摻雜該高電容薄膜層。 43·如申凊專利範圍第33項之方法，更包含改變該離子植入 步驟的植人角度，俾能均句地摻雜該BST高電容薄膜層 〇 •訂丨 44.如申凊專利範圍第3 }項之方法，其中該積體電路電容器 係被製設於一 DRAM單元内。 45· —種製造含有摻雜BST層的積體電路之方法，該方法包 含： 提供一基片； 在5亥基片上製成一第一電極； 製造一BST薄膜層覆蓋該第一電極； 以離子植入法將摻雜劑植入該BST薄膜層；及 在該摻雜的BST薄膜層上製成一第二電極，而完成 該積體電路電容器； 其中该摻雜劑係選自由銳、鑭、銻所組.成的組群。 46·如申請專利範圍第45項之方法，其中Ba對Sr之比係約為 22 550757
    A8B8C8D8
    70 : 30 。 47·如申請專利範圍第45項之方法，其中該bs丁高介電常數 薄膜材料為非鐵電的且該組群亦包括鈕。 48·如申請專利範圍第45項之方法，其中該摻雜步驟包括以 La3+離子摻入於該bST薄膜層的a位置。 •如申μ專利範圍第45項之方法，其中該摻雜步驟包括以 一選自由Nb5+、Sb5+、Ta5 +所組成之組群的摻雜劑摻入 於該BST薄膜層的B位置。 50.如申請專利範圍第45項之方法，其中該第一與第二電極 係選自由Pt、Ru、Ir、Pd、Au、Ru〇x、ΐΓ〇χ所組成之 組群。 51·如申請專利制第45項之方法，更包含改變該離子植入 步驟的植入角度，俾能均勾地摻雜該BS丁薄膜層。 52. 如申♦專利範圍第45項之方法，其中該積體電路電容器 係被使用於一 DRAM單元内。 53. —種積體電路電容器裝置，其包含： 基片； 第一電極，位於該基片上； -高電容材料之薄膜介電層’形成於該第一電極上 摻雜劑，以離子植入法植入該薄膜層；以及 第二電極，在該經摻雜的薄股 寻臊層上而完成該積體電 路電容器； 其中該摻雜劑係選自由鈮、鋼、録所組成的組群。 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 23 550757 A8 B8 C8 D8 六、申請專利範圍 54·如申請專利範圍第53項之積體電路電容器裝置，其中該 薄膜層係選自由BST、SBT、SrTi03、PZT所組成的組 群。 55·如申請專利範圍第54項之積體電路電容器裝置，其中該 薄膜層係為BST。 56.如申請專利範圍第55項之積體電路電容器裝置，其中 Ba對Sr之比係約為7〇 : 30。 57·如申請專利範圍第53項之積體電路電容器裝置，其中該 BST南介電常數薄膜材料為非鐵電的且該組群亦包括 58.如申請專利範圍第53項之積體電路電容器裝置，其中該 薄膜層係為一種AB03式的pervoskite，該A代表選自Ba 、Bi、Sr、Pb、Ca、La的金屬，而B代表選自Ti、Zr、 Ta、Mo、W、Nb的金屬。 59·如申請專利範圍第58項之積體電路電容器裝置，其中該 摻雜步驟包括以La3+離子摻入於該薄膜層的a位置。 60.如申請專利範圍第58項之積體電路電容器裝置，其中該 摻雜步驟包括以一選自由Nb5+、Sb5+、Ta5+所組成之組 群之摻雜劑，摻入於該薄膜層的B位置。 61 ·如申請專利範圍第58項之積體電路電容器裝置，其中該 pervoskite係為鋇锶鈦酸鹽，而該摻雜步驟包括 離子摻入於該A位置。 62.如申請專利範圍第58項之積體電路電容器裝置，其中該 pervoskite係為鋇錄欽酸鹽，而該摻雜步驟包括以一選 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂· 24 、申請專利範園 自由Nb5+、Sb5+、Ta5+所組成之組群的摻雜劑，摻入於 該B位置。 63 •如申請專利範圍第53項之積體電路電容器裝置，其·中該 弟 與苐一電極係選自由Pt、Ru、Ir、Pd、Au、Ru〇x 、Ir〇x所組成之組群。
    64·如申請專利範圍第53項之積體電路電容器裝置，其中該 積體電路電容器係為一容器電容器。 65·如申請專利範圍第53項之積體電路電容器裝置，其中該 積體電路電容器係覆設於一凸體上。 • °申請專利範圍第64項之積體電路電容器裝置，更包含 改變該離子植入步驟的植入角度，俾能均勻地摻雜該高 電容薄膜層。^ 67·如申請專利範圍第65項之積體電路電容器裝置，更包含
    改變該離子植入步驟的植入角度，俾能均勻地摻雜該高 電容薄膜層。 Λ呵 68·如申請專利範圍第54項之積體電路電容器裝置，其中 積體電路電容器係為一容器電容器。 69. 如申請專利範圍第54項之積體電路電容器裝置，其中q 積體電路電容器係覆設一凸體上。 70. 如申明專利範圍第68項之積體電路電容器裝置，更包^ 改’交a亥離子植入步驟的植入角度，俾能均勻地摻雜該^ 電容薄膜層。 " 更包含 雜該電 改變該離子植入步驟的植入角度，俾能均 550757 A8 B8 C8 D8 六、申請專利範圍 容薄膜層。 72·如申請專利範圍第53項之積體電路電容器裝置，其中該 積體電路電容器係被製設於一 DRAM單元内。 (請先閲讀背面之注意事項再填寫本頁) .、可丨 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 26
TW089103498A 1999-03-01 2000-04-28 Method for improving the resistance degradation of thin film capacitors TW550757B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/259,259 US6258655B1 (en) 1999-03-01 1999-03-01 Method for improving the resistance degradation of thin film capacitors

Publications (1)

Publication Number Publication Date
TW550757B true TW550757B (en) 2003-09-01

Family

ID=22984222

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089103498A TW550757B (en) 1999-03-01 2000-04-28 Method for improving the resistance degradation of thin film capacitors

Country Status (7)

Country Link
US (2) US6258655B1 (zh)
EP (1) EP1166338A1 (zh)
JP (1) JP2002538622A (zh)
KR (1) KR100595865B1 (zh)
AU (1) AU3859900A (zh)
TW (1) TW550757B (zh)
WO (1) WO2000052743A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109975622A (zh) * 2017-12-28 2019-07-05 财团法人工业技术研究院 静电侦测装置
US10901022B2 (en) 2017-12-28 2021-01-26 Industrial Technology Research Institute Electrostatic detecting device

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6258655B1 (en) * 1999-03-01 2001-07-10 Micron Technology, Inc. Method for improving the resistance degradation of thin film capacitors
US6358791B1 (en) * 1999-06-04 2002-03-19 International Business Machines Corporation Method for increasing a very-large-scale-integrated (VLSI) capacitor size on bulk silicon and silicon-on-insulator (SOI) wafers and structure formed thereby
US6518609B1 (en) * 2000-08-31 2003-02-11 University Of Maryland Niobium or vanadium substituted strontium titanate barrier intermediate a silicon underlayer and a functional metal oxide film
US6495474B1 (en) * 2000-09-11 2002-12-17 Agere Systems Inc. Method of fabricating a dielectric layer
US6617626B2 (en) * 2001-02-28 2003-09-09 Fujitsu Limited Ferroelectric semiconductor memory device and a fabrication process thereof
US7133890B2 (en) * 2001-05-25 2006-11-07 Sun Microsystems, Inc. Total order comparator unit for comparing values of two floating point operands
JP4191959B2 (ja) * 2002-06-21 2008-12-03 富士通株式会社 薄膜積層デバイス、回路および薄膜積層デバイスの製造方法
JP2004095638A (ja) * 2002-08-29 2004-03-25 Fujitsu Ltd 薄膜デカップリングキャパシタとその製造方法
JP4788960B2 (ja) * 2006-03-10 2011-10-05 Ｔｄｋ株式会社 セラミック粉末及びこれを用いた誘電体ペースト、積層セラミック電子部品、その製造方法
CN101494195B (zh) * 2008-01-24 2010-10-20 中芯国际集成电路制造(上海)有限公司 一种电容的制作方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02186614A (ja) * 1989-01-12 1990-07-20 Seiko Epson Corp 強誘電体膜の処理方法
KR940006708B1 (ko) 1989-01-26 1994-07-25 세이꼬 엡슨 가부시끼가이샤 반도체 장치의 제조 방법
US5620739A (en) 1991-02-25 1997-04-15 Symetrix Corporation Thin film capacitors on gallium arsenide substrate and process for making the same
US5768182A (en) * 1991-05-21 1998-06-16 The Regents Of The University Of California Ferroelectric nonvolatile dynamic random access memory device
US5614018A (en) 1991-12-13 1997-03-25 Symetrix Corporation Integrated circuit capacitors and process for making the same
US5516363A (en) 1991-12-13 1996-05-14 Symetrix Corporation Specially doped precursor solutions for use in methods of producing doped ABO3 -type average perovskite thin-film capacitors
JPH05243487A (ja) * 1992-03-02 1993-09-21 Nec Corp 集積回路
TW425637B (en) * 1993-01-18 2001-03-11 Semiconductor Energy Lab Method of fabricating mis semiconductor device
US5354698A (en) 1993-07-19 1994-10-11 Micron Technology, Inc. Hydrogen reduction method for removing contaminants in a semiconductor ion implantation process
US5499207A (en) * 1993-08-06 1996-03-12 Hitachi, Ltd. Semiconductor memory device having improved isolation between electrodes, and process for fabricating the same
US5566046A (en) 1994-02-18 1996-10-15 Texas Instruments Incorporated Microelectronic device with capacitors having fine-grain dielectric material
JP3597217B2 (ja) * 1994-07-04 2004-12-02 株式会社アルバック 誘電体膜の成膜方法
US5635741A (en) 1994-09-30 1997-06-03 Texas Instruments Incorporated Barium strontium titanate (BST) thin films by erbium donor doping
CN1075243C (zh) * 1994-12-28 2001-11-21 松下电器产业株式会社 集成电路用电容元件及其制造方法
US5677825A (en) 1995-02-27 1997-10-14 Evans, Jr.; Joseph T. Ferroelectric capacitor with reduced imprint
US6088216A (en) * 1995-04-28 2000-07-11 International Business Machines Corporation Lead silicate based capacitor structures
KR0161785B1 (ko) 1995-04-29 1998-12-01 주승기 강유전체 박막소자의 제조방법
JP3417167B2 (ja) * 1995-09-29 2003-06-16 ソニー株式会社 半導体メモリ素子のキャパシタ構造及びその形成方法
US6143063A (en) * 1996-03-04 2000-11-07 Symetrix Corporation Misted precursor deposition apparatus and method with improved mist and mist flow
JPH1022294A (ja) * 1996-07-04 1998-01-23 Sony Corp 半導体装置の製造方法
US5846847A (en) * 1996-11-07 1998-12-08 Motorola, Inc. Method of manufacturing a ferroelectric device
JP3979711B2 (ja) * 1997-10-17 2007-09-19 沖電気工業株式会社 半導体装置の製造方法
US6087208A (en) * 1998-03-31 2000-07-11 Advanced Micro Devices, Inc. Method for increasing gate capacitance by using both high and low dielectric gate material
US6194229B1 (en) * 1999-01-08 2001-02-27 Micron Technology, Inc. Method for improving the sidewall stoichiometry of thin film capacitors
US6258655B1 (en) * 1999-03-01 2001-07-10 Micron Technology, Inc. Method for improving the resistance degradation of thin film capacitors

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109975622A (zh) * 2017-12-28 2019-07-05 财团法人工业技术研究院 静电侦测装置
US10901022B2 (en) 2017-12-28 2021-01-26 Industrial Technology Research Institute Electrostatic detecting device
CN109975622B (zh) * 2017-12-28 2021-12-31 财团法人工业技术研究院 静电侦测装置

Also Published As

Publication number Publication date
US6720607B1 (en) 2004-04-13
WO2000052743A1 (en) 2000-09-08
KR100595865B1 (ko) 2006-07-03
EP1166338A1 (en) 2002-01-02
KR20010112262A (ko) 2001-12-20
US6258655B1 (en) 2001-07-10
JP2002538622A (ja) 2002-11-12
AU3859900A (en) 2000-09-21

Similar Documents

Publication Publication Date Title
US6194229B1 (en) Method for improving the sidewall stoichiometry of thin film capacitors
US7862857B2 (en) Scalable lead zirconium titanate (PZT) thin film material and deposition method, and ferroelectric memory device structures comprising such thin film material
US6861695B2 (en) High-k dielectric materials and processes for manufacturing them
JPH08198669A (ja) エルビウムドナーの付加によるチタン酸バリウムストロンチウム（ｂｓｔ）薄膜の改良
TW297148B (zh)
TW550757B (en) Method for improving the resistance degradation of thin film capacitors
US10861862B1 (en) Ferroelectric memory devices
US6952029B1 (en) Thin film capacitor with substantially homogenous stoichiometry
JP2001107238A (ja) プラチナ電極上の単相ペロブスカイト強誘電体膜およびその形成方法
US20050191765A1 (en) Thin film capacitor with substantially homogenous stoichiometry
JP2004111928A (ja) 半導体デバイスの常誘電性材料及びその製造方法
Hendrix et al. MOCVD of SrBi2Ta2O9 for integrated ferroelectric capacitors
KR20040087414A (ko) 파이로클로르 도전성 산화물 및 이를 이용한 박막 및커패시터

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent