KR100595865B1 - 박막 커패시터의 저항 열화 개선 방법 - Google Patents

박막 커패시터의 저항 열화 개선 방법 Download PDF

Info

Publication number
KR100595865B1
KR100595865B1 KR1020017010047A KR20017010047A KR100595865B1 KR 100595865 B1 KR100595865 B1 KR 100595865B1 KR 1020017010047 A KR1020017010047 A KR 1020017010047A KR 20017010047 A KR20017010047 A KR 20017010047A KR 100595865 B1 KR100595865 B1 KR 100595865B1
Authority
KR
South Korea
Prior art keywords
delete delete
thin film
bst
dielectric constant
impurities
Prior art date
Application number
KR1020017010047A
Other languages
English (en)
Other versions
KR20010112262A (ko
Inventor
샘 바스체리
후삼 엔. 알-샤리프
Original Assignee
마이크론 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지 인코포레이티드 filed Critical 마이크론 테크놀로지 인코포레이티드
Publication of KR20010112262A publication Critical patent/KR20010112262A/ko
Application granted granted Critical
Publication of KR100595865B1 publication Critical patent/KR100595865B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 막 누설을 줄이고 저항 열화를 개선하기 위해, 높은 비유전율(比誘電率)을 가지는 물질을 불순물과 함께 이온 주입하는 방법에 관한 것이다. 보다 자세하게는, 본 발명은, BST((Ba,Sr)TiO3)막의 막 누설을 줄이고 저항 열화를 개선하기 위해, BST를 도너(donor) 불순물로 이온 주입하는 것에 관한 것이다. 본 발명은 또한 높은 비유전율을 가지는 물질이 계단형 구조로 제조된 경우 이를 균일하게 도핑하기 위해 불순물의 이온 주입 각도를 변화시키는 것에 관한 것이다. 본 발명은 또한 예를 들어 커패시터 구조체 내부의 절연층으로 사용되는 불순물이 주입된 높은 비유전율을 갖는 박막 물질을 가지는 집적회로에 관한 것이다.
집적회로, 커패시터, 불순물, 이온 주입

Description

박막 커패시터의 저항 열화 개선 방법{METHOD FOR IMPROVING THE RESISTANCE DEGRADATION OF THIN FILM CAPACITORS}
본 발명은 막 누설을 줄이고 저항의 열화(劣化)를 개선하기 위해, 높은 비유전율(比誘電率)을 가지는 물질을 불순물과 함께 이온 주입하는 방법에 관한 것이다. 보다 자세하게는, 본 발명은, BST((Ba,Sr)TiO3)막의 막 누설을 줄이고 저항 열화를 개선하기 위해, BST를 도너(donor) 불순물로 이온 주입하는 것에 관한 것이다. 본 발명은 또한 예를 들어 커패시터 내부의 절연층으로 사용되는 불순물이 주입된 높은 비유전율을 가지는 박막 물질을 포함하는 집적회로에 관한 것이다.
높은 비유전율을 가지는 물질, 즉 HDC(High dielectric constant) 물질은, 예를 들어 DRAM, 임베디드 DRAM, SRAM, FeRAM, 온-칩 커패시터 및 고주파 커패시터와 같은, 다양한 미세전자 분야에 이용된다. 본 발명은 커패시터의 일부가 아닌 형태로서 개선된 성질을 가지는 HDC 박막을 만들기 위해 이용될 수도 있지만, 전형적으로는 이들 이용예는 커패시터 구조 내에서 HDC 물질을 채용한다.
대용량이면서 이에 대응하는 보다 작은 메모리 셀을 가지는 DRAM의 제조를 용이하게 하기 위해서는, 필요한 전하를 보다 작은 공간 내에 저장할 수 있는 커패시터 구조 및 물질이 요구된다. 이러한 목적을 달성하기 위한 가장 가능성 있는 연구 분야 중 하나는 HDC 물질 분야이다. HDC 물질은 약 50 이상의 높은 비유전율을 가진다. HDC 물질의 예로는, 티탄산 지르코늄-납(PZT), 티탄산 바륨(BaTiO3), 티탄산 스트론튬(SrTiO3), 티탄산 바륨-스트론튬(BST)과 같은 산화금속 물질이 있다. 이러한 물질은, 만일 DRAM이나 다른 미세전자 분야에 사용된다면, 전극 및 하부 구조 위에서 양자에 중대한 악영향을 끼치지 않고 형성되는 것이 양호하며, 낮은 전류 누설 특성 및 긴 수명을 가지며, 대부분의 분야에서, 높은 비유전율을 가지는 것이 바람직하다. 본 발명은 도핑된 HDC 막을 형성하는 방법에 관한 것으로서, 특히, 저항 열화가 개선되고 막 누설이 감소된 티탄산 바륨 및/또는 스트론튬에 관한 것이다.
BST 물질은 종래 벌크(bulk) 형태로 제조되었으나, 반도체 장치 위에서 BST가 박막(보통 5 um 이하)으로 형성된 경우 상기 물질의 물리적 전기적 성질은 잘 알려지지 않았다. 도핑되지 않은 구형 BST의 비유전율은 약 0.7 um 내지 1.0 um 사이의 중간 알갱이 크기에서 극대화되는 반면, 알갱이 크기가 보다 작아짐에 따라 비유전율이 급격히 감소한다. 따라서 매우 작은 알갱이 크기를 가지는 BST는 통상 바람직하지 않다. 그러나 불행히도, DRAM 커패시터와 같은 미세 마이크로회로에서는, 박막 내에서 BST의 알갱이 크기에 특별한 제약이 따르게 된다. 첫째, BST 박막 을 위한 어닐링(annealing) 온도는, 하부의 장치 구조체에 악영향을 끼치지 않도록, 구형 BST 세라믹을 소결시키기 위해 통상 사용되는 온도 이하의 온도(구형 BST를 위한 온도는 전형적으로 1100 ℃ 이상인데 비해 보통 700 ℃ 이하)로 유지되어야 한다. 따라서, BST 결정 격자의 알갱이 핵 형성 및 동역학적 성장이 이루어지지 않아 알갱이 크기는 보다 작아지게 된다. 둘째, 미세전자 분야에서 원하는 막 두께는 5 um 보다 훨씬 작아야 하며 양호하게는 0.05 um 내지 0.1 um 사이이다. 유전적 일체성을 유지하고 커패시터의 단락을 방지하기 위해서는, 통상 BST 막 두께의 절반 이하인 중간 정도의 알갱이 크기가 요구된다는 것이 알려져 있다. 따라서, 박막 구조 내에서 양호한 유전성을 지니는 HDC 물질의 제조 방법이 요구된다.
통상, 불순물질의 도입은 HDC 박막 물질의 유전성에 영향을 끼치는 것으로 알려져 왔다. 예를 들어, MOCVD 또는 졸-겔 도핑 공정으로 형성된 BST와 같은 도핑된 산화금속 물질은 높은 비유전율을 가지는 박막 커패시터의 집적회로 제조에 유용한 것으로 알려져 있다. 예를 들어 본 명세서에 참조문헌으로 합체된 미국특허 제5,122,923호를 참고할 수 있다. 그러나, 불순물 중 일부에 대해서 그 효과가 알려져 있음에도 불구하고, 불순물에 대한 화학 분야는 아직 정밀 과학과는 거리가 멀다.
통상의 도핑된 물질과 비교하여 볼 때 도핑된 산화금속의 전기적 성질을 정확히 조절하고 예측하는 것은 무척 어렵다고 알려져 있다. 더욱이, BST와 같은 산화물을 만드는 통상의 방법 즉, 스퍼터링 및 분말 압축은 본래 정확한 제어가 어려운 방법들이다. 상기 두 가지 제조 방법에 있어서, 불순물은 막의 일부분에서 막의 다른 부분보다 그 농도가 높아지기 쉽다.
상기 BST 물질을 도핑하기 위하여 사용되는 종래의 방법은 금속유기화학기상성장법(MOCVD) 공정에 있어서 가능한 불순물의 적당한 선구물질을 사용한다. 전형적으로 MOCVD에 의한 BST의 디포지션은 Ba(bis(2,2,2,6-테트라메틸-3,5-헵탄다이오네이트))2·테트라에틸렌 글리콜 디메틸 에테르; Sr(bis(2,2,2,6-테트라메틸-3,5-헵탄다이오네이트))2·테트라에틸렌 글리콜 디메틸 에테르 및 Ti(bis(이소프로폭시))2bis(2,2,2,6-테트라메틸-3,5-헵탄다이오네이트)2 과 같은 선구물질을 이용한다. 액상 전달 시스템은 상온·고압 상태의 선구물질을 고온 영역으로 혼합하고 측정하고 이동시키며, 상기 고온 영역에서 선구물질이 증기화되고 아르곤과 같은 운송 가스와 혼합되어 제어된 특정 온도·저압 상태의 증기 흐름을 형성한다. 이후 가스 흐름은 가스 흐름이 산화제 가스와 혼합되는 장소인 반응물 혼합 매니폴드 속으로 유동한다. 전형적으로 상기 산화제 가스는 산소와 산화질소이다. 가스 흐름의 혼합물 및 산화제 가스는 이후 샤워 헤드 주입기를 통하여 디포지션 챔버로 들어간다. MOCVD 디포지션에서, 증기화된 액체 내에서의 금속 유기 화합물의 농도 비율 및 디포지션 상태 양자 모두가 최종적인 막의 화학양론비를 결정한다.
이하에서 구체화되는 바와 같이, BST 박막용 MOCVD의 세 가지 구성요소는 매우 복잡하다. 하나 또는 그 이상의 부가적인 구성요소(예를 들어 니오브, 탄탈, 안티몬 불순물)를 상기 공정에 부가하는 것은 공정 화학제를 더욱 복잡하게 만들 것 이다. 부가적으로, BST를 도핑하기 위한 다중 구성요소 시스템의 선구물질 화학제를 개발하는 것 또한 중요한 요건이다.
BST 도핑을 위한 두 번째 선행 기술은 졸-겔 공정을 이용하는 것이다. BST 졸-겔 공정에 대한 연구는 이미 착수되어 왔다. 이들 연구는 졸-겔 공정을 통한 BST 또는 기타 페로브스카이트 티탄산염(perovskite titanate)의 도핑이 가능하다는 것을 보여준다. 그러나, 졸-겔 공정으로는 10 대 1의 종횡비를 가지는 계단형 도포부가 달성될 수 없으므로, DRAM 기술용으로는 BST 막 도핑용 졸-겔 기술이 실시가 용이한 디포지션(deposition) 공정은 아니다. 따라서, 졸-겔 공정으로 BST 도핑을 하는 경우에, BST 막을 깊이가 깊은 트랜치 커패시터 또는 길이가 긴 스터드 커패시터의 측벽을 따라 정확하게 도핑하는 것이 어렵다.
따라서, MOCVD 및 졸-겔 공정에서, 예를 들어 니오브(Nb), 탄탈(Ta), 란탄(La), 안티몬(Sb)과 같은 높은 원자가의 양이온으로 BST를 도핑하는 것이 시도되고 있다. 공정 조건에 따라 이러한 원소의 안정된 선구물질, 적당한 합체 효율, 퇴적막의 균일성, BST 내의 화학양론비(stoichiometry)의 제어에 대한 연구가 여전히 필요로 되고 있다. 본 발명은 BST 박막 유전체에 대한 MOCVD 및 졸-겔 도핑의 어려움을 이온 주입 방법을 이용하여 BST 박막을 도핑함으로써 극복한다.
본 발명은 종래 방법의 단점을 극복하기 위한 것으로서, 감소된 막 누설 및 개선된 저항 열화를 가지는 이온 주입된 높은 비유전율 물질을 제공한다. 특히, 본 발명은 감소된 막 누설 및 개선된 저항 열화를 가지는 BST 박막 유전 물질을 이온 주입하는 방법을 제공한다.
더욱이, 본 발명자는 트랜치(trench)형 구조의 측벽 위에 형성된 BST의 화학양론비가 목표값에서 벗어날 수 있다는 것을 관찰하였다. 유전율, 누설율, 완화율, 저항 열화율 등과 같은 성질이 측벽부에서 반도체 상의 다른 부분과 달라지게 되므로, 깊이가 깊은 트랜치(예를 들어 10:1 의 종횡비)에 있어서는 심각한 문제가 된다. 본 발명에 있어서는, 측벽은 적당한 주입 각도를 사용하여 원하는 화학양론비를 얻도록 도핑될 수 있다. 따라서, 적당한 도핑 레벨에 의하여, 측벽 화학 양론비가 원하는 물리적 성질을 얻도록 조절될 수 있다.
본 발명의 상기한 장점 및 기타의 장점은 첨부 도면과 함께 제공되는 아래의 상세한 설명에 의해 보다 분명히 이해될 것이다.
도 1은 본 발명에 사용되는 장치의 일 실시예를 나타내는 개략도이다.
도 2는 본 발명에 따라 형성되는 컨테이너 커패시터의 단면도이다.
도 3은 스터드 구조를 지닌 반도체 장치의 측벽에 대한 이온 주입을 나타내는 대표도이다.
본 명세서에 사용되는 웨이퍼나 기판이라는 용어는 그 내부에 본 발명의 접 속 전극 구조를 형성하기 위한 노출된 실리콘 표면을 가지는 반도체-기반 구조를 포함한다. 웨이퍼 및 기판은 절연 기판 상의 실리콘(SOI) 기술, 사파이어 상의 실리콘(SOS) 기술, 불순물이 첨가/비첨가된 반도체, 베이스 반도체 파운데이션에 의해 지지되는 실리콘 에피택시얼층(epitaxial layer) 및 기타 반도체 구조를 포함한다. 더욱이, 이하의 도면에서는 웨이퍼 또는 기판을 참조하여 설명되고 있으며, 상기 공정 단계는 베이스 반도체 구조 또는 파운데이션에 영역/접합부를 형성하기 위해 이용될 수 있다. 또한 웨이퍼 또는 기판이라는 용어는 추가 공정을 겪게 되는 반도체 플랫폼에 도달하기 위한 처리 공정을 겪는 베이스 반도체 구조에 관련된 것으로 이해될 수도 있다.
여기에서 사용되는 "산화금속" 또는 "높은 비유전율을 가진 물질(HDC)"이라는 용어는 ABO3와 같은 일반식으로 표현되는 물질을 의미하는데, 여기서 A, B는 양이온이다. A, B는 복수의 원소를 표현할 수 있는데, 예를 들면, A'A"BO3, AB'B"O3 와 같은 방식이며, 여기에서 A', A", B', B"는 각기 다른 금속 원소이다. 양호하게는, A, A', A"는 바륨, 비스무트, 스트론튬, 납, 칼슘, 란탄으로 구성된 금속의 군에서 선택된 금속이며, B, B', B"는 티탄, 지르코늄(Zr), 탄탈, 몰리브덴, 텅스텐, 니오브(Nb)로 구성된 군으로부터 선택된 금속이다. 양호하게는 산화 금속은 페로브스카이트(perovskite)이다. 이들 산화 금속 중 다수는 강유전성이다. 그러나 본 발명은 이에 제한되지는 아니 한다.
본 발명에 따른 산화금속 또는 높은 비유전율을 가진 물질은 불순물을 산화 금속 또는 HDC 물질의 호스트 격자 속으로 이온 주입함으로써 도핑된다. 이온 주입은 물질에 불순물 요소를 주입하는 널리 알려진 공정이다. 불순물은 해당 기술 분야에서 알려진 것 중에서 선택된다. 불순물은 HDC 박막의 예를 들어 감소된 막 누설, 개선된 저항 열화, 개선된 피로수명, 자국 방지 등과 같은 원하는 물리적 특성을 최적화하도록 선택된다. 불순물은 또한 특정 HDC 물질의 격자를 기반으로 선택된다. 양호하게는 도핑 물질은 B-사이트로는 니오브, 탄탈, 안티몬 등이며 A-사이트로는 란탄을 들 수 있다.
본 발명이 속하는 기술 분야에서 통상의 기술을 지닌 당업자에 의해 이해되는 바와 같이, ABO3 와 같은 화학식을 지닌 대부분의 결정화된 물질은 페로브스카이트 결정 화합물이다. 이들 구조체는, A형 양이온은 정육면체의 모서리에 위치하고, B형 양이온은 정육면체의 중심에 위치하고, 산소 원자는 정육면체의 각 표면에 들어가 있는 방식으로, 간단한 정육면체 구조를 형성하는 단일한 셀을 가지는 것이 이상적이다. 그러나, 이러한 이상적 구조는 온도에 따라 상당히 변할 수 있다. 페로브스카이트형 화합물의 또 다른 형태가 분류될 수 있는데, 예를 들어, 사방정형(斜方晶形), 가(假)정육면체형, 가정방정형(假正方晶形), 롬보해드랄형(rombohedral), 정방정형(正方晶形) 등이 있다.
ABO3 형태에 속하는 물질 중 티탄산 바륨-스트론튬(BST)과 같은 몇몇 물질은 분산 형태의 세라믹으로부터 측정될 때에는, 집적회로에 사용되는 예를 들어 약 10 미크론 이하의 두께의 박막 물질과 비교하여 볼 때 매우 다른 전기적 성질을 나타 낸다. 분산 형태의 세라믹은 전형적으로 1400℃ 내지 1500℃의 온도에서 소결되며, 이러한 고온은 이에 대응하여 결함이 없는 고도의 결정을 생성하는 경향이 있다. 반면에, 박막은 통상 약 900℃ 내지 1100℃ 를 넘는 온도에서는 소결되지 않는데, 이는 집적회로 배선의 붕괴, 층간 확산, 쪼개짐에 대한 우려 때문이다. 박막은 대부분, 예를 들어 무선 주파수 또는 직류 마그네트론 스퍼터링과 같은, 통상적인 스퍼터링(sputtering) 기술에 의해 퇴적된다. 미세 수준에서는, 이들 기술은, 불균일한 두께 및 각 성분이 혼합됨에 따라 적당한 평균적인 결정을 형성하는 것이 불가능한 불균일 영역에 부적당하게 혼합되는 층상 배열되는 층을 가지는 일체화된 물질의 덩어리 영역을 제공할 수 있다. 따라서, 박막 전자 구성요소 내에서 분산 형태의 세라믹 동작을 복제하려는 시도는, 전자적 전달 매카니즘이 물질의 두 두께 사이에서 동일하다고 하더라도, 이들 파라미터를 복제하는 것을 종종 불가능하다.
BST에서 바륨/스트론튬의 비율은 약 70/30의 비율로써, 이는 물질의 반응을 이해하기 위한 복잡성을 감소시킬 것이므로, 물질이 DRAM 분야의 평형 전기 영역에서 작동하도록 한다. 따라서, BST 물질에서 바륨/스트론튬의 비율의 중요성은 퀴리 온도(Tc)가 실온에 근접하도록 제어하는데 있는데, 비유전율은 퀴리 온도 근처에서 극대값을 가지므로, 상기 물질이 DRAM 셀의 작동 온도를 위한 평형 전기 영역에 있도록 함과 동시에 상기 물질에 높은 비유전율이라는 이점을 제공한다. 바륨/스트론튬의 비율을 약 70/30으로 유지함으로써, 실온보다 낮은 온도에서의 이전 가능성에 의해 강유전 상태로 이전되는 위험이 제거된다. 이는 상기 물질이 바륨/스트론튬이 70/30 비율인 경우 실온에서 퀴리점을 보이며 약 190 K의 온도까지는 강유전 위상 에 도달하지 않기 때문이다.
커패시터의 크기 요건은 현재 DRAM 셀 크기를 보다 줄이는데 한계 요소로 작용하고 있다. DRAM 셀 크기의 감소는 집적회로에 사용되는 DRAM 셀의 밀도에 있어서의 추가적인 상당한 증대에 있어서 필수적인 요소이지만, 이러한 크기의 감소라는 이점을 달성하기 위해서는 셀 커패시터의 크기가 추가로 감소되어야 한다. 커패시터 크기의 감소는, 보다 작은 커패시터 표면 영역으로도 원하는 유전 성질을 가지도록, 커패시터의 유전층에 사용되는 물질의 비유전율을 증대시킴으로써 달성될 수 있다. 물질의 비유전율을 증대시키기 위한 종래의 방법은, 고정 바이어스 전압하에서 전류의 누설 및 유전 물질의 전도 전류 밀도도 또한 증대시키는 문제점으로 인하여 실패하게 되었다. 과다한 누설 전류 또는 전도 전류 밀도는 물질이 집적회로의 커패시터용으로, 특히 DRAM 셀의 커패시터용으로, 적합하지 않도록 한다. 따라서, 이 분야에서는, BST와 같은 높은 비유전율을 갖는 물질에 있어서도, 누설 전류의 중대한 증가없이 물질의 비유전율을 증대시키는 것이 여전히 문제점으로 남아 있다.
진보된 DRAM에 대한 현재의 수준은 85 ℃, 1.1 V 에서 10년의 수명을 지닌다. 이러한 계획된 작동 조건 하에서, 티탄산 페로브스카이트 박막에 있어서 가장 중요한 단점은 저항 특성의 열화(劣化)이다. 저항 열화는 소정 연장 시간 이후에 일정한 적용 전기장(직류 또는 교류 전기장) 하에서의 누설 전류의 느린 증가로 정의된다. 온도 및 인가 전압이 증가함에 따라, 열화 수명은 감소한다.
저항 열화에 대한 이론은 인가된 전기장 하에서의 산소 공격자점(oxigen vacancy)의 일렉트로마이그레이션에 기초한다. 산소 공격자점(Vo‥)은 도핑되지 않거나 억셉터-도핑된 알칼리토금속 티탄산염 내에 상당한 농도로 존재한다. 이들은 호스트 격자에 대하여 양극으로 하전되며 전기장 하에서 캐소드 방향으로 이동할 수 있다. 산소 공격자점이 캐소드 전방에 축적되고 캐소드로부터 주입된 전자에 의해 보상되는 동안, 아래에 예시한 바와 같이, 아노드에서는 부가적인 산소 공격자점(Vo‥)을 생산하는 화학적 환원이 발생할 수 있다.
Oox = 1/2O2 + Vo‥ + 2e-
이 반응은 전방으로 바이어스된 p-n 접합을 형성시키고 전류 누설의 증대를 가져온다. 절연 페로브스카이트 티탄산염에서, 전자공여체 즉 도너(donor)가 양이온 공격자점에 의해 보상되는 동안, 전자수용체 즉 억셉터(acceptor)는 산소 공격자점에 의해 보상되는 것이 밝혀져 있다. 또한 저항 열화는 도너 도핑으로 안정된다는 사실이 밝혀져 있다.
반드시 이론에 의해 구속되는 것은 아니지만, 저항 열화는 박막 격자 내부의 산소 공격자점을 환원시킴으로써 개선될 수 있다고 믿어지고 있다. 산소 공격자점의 환원을 위한 저항 열화 매카니즘이 이하 BST 형 물질을 참조로 기술된다. 유사한 HDC 물질을 위해서도 산소 공격자점을 환원하기 위한 유사한 반응이 일어날 수 있음에 유의한다. BST 물질을 위해서는:
A-사이트(Ba2+, Sr2+) 도너 불순물: La3+
B-사이트(Ti4+) 도너 불순물: Nb5+, Ta5+, Sb5+
이들 BST 물질을 위한 대표적인 불순물은 이들의 원자 크기를 고려할 때 적당하다. 격자 내부에 이들 불순물을 포함함으로써 양극으로 하전된 산소 공격자점을 보상하는 것이 기대된다. 산소 공격자점의 형성과는 반대로, 전하 평형은 격자 내에 이들 불순물을 포함함으로써 유지될 것이다.
예를 들어 B-사이트 위에 Nb5+ 를 도핑하는 경우에는 다음과 같은 결점 반응이 일어난다.
[Nb·] + 2[Vo‥] + [h·] => V‥의 환원.
예를 들어, Nb5+ 가 도핑된 BaTiO3 :
2Bao + Nb2O5 -----> 2Nb·Ti + 2Ti· Ti + 2Ba Ba + 6OO + 1/2O2(g)
등가 : [Nb·] + 2[Vo‥] + [h·]
또는 ----> Nb2O5 + Vo‥ ---> 2Nb·Ti + 5OO
따라서, 도너 불순물을 BST 호스트 격자의 B-사이트에 첨가하는 것은 산소 공격자점을 환원시키고, 이에 의해 p-n 접합부의 형성을 방지하고 막의 저항 열화를 감소시킨다.
본 발명의 일 실시예에 따른 이온 주입 공정에 사용되는 예시적인 장치를 이하 기술한다. 이 장치는 본 발명에 따라 불순물을 주입하는데 사용되는 가능한 많 은 다양한 장치 중 단지 하나의 예일뿐임에 유의한다. 본 발명은 이하의 특정한 장치에 제한되지 않는다.
도 1을 참조하면, 본 발명의 방법에 따른 이온 주입 반도체 웨이퍼를 위한 밀폐형 이온 주입 시스템(10)이 도시된다. 이온 주입 시스템(10)은 이온 주입기(16)를 포함한다. 도 1에 도시된 이온 주입기(16)의 구조는 단지 예시적인 것이며 다른 형태의 이온 주입기 구조도 가능하다. 도시된 실시예에서, 이온 주입기(16)는 전달 채널(26)로부터 웨이퍼(18)를 받아서 주입을 위해 웨이퍼를 유지하기 위한 웨이퍼 홀더(40)를 포함한다. 웨이퍼(18)는 상기한 바와 같이 그 위에 HDC 박막 층을 가지고 있다. 이온 주입기(16)는 이온 공급원(42), 분리 자석(44), 가속관(46), 촛점기(48), 게이트 플레이트(50)를 포함한다. 이온 주입기(16)는 터보 분자 펌프와 같은 도시되지 않은 적당한 진공원과 연결되어 있다. 이는 이온 주입기(16)의 공정 챔버 내에 진공을 발생시킨다. 이러한 장치에 의해, 이온 주입 빔(52)이, 원하는 불순물(예를 들어, 니오브, 탄탈, 안티몬, 란탄)을 높은 비유전율을 가진 박막의 결정 격자 구조 내부로 주입하기 위해, 웨이퍼(18) 표면의 높은 비유전율을 가지는 박막 상에 촛점이 맞추어진다. 이온 주입 후에 웨이퍼(18)는 웨이퍼 홀더(40)로부터 다른 전달 채널(28)로 전달된다. 전달 채널(28)에서, 웨이퍼(18)는 시스템(10)으로부터 방출된다.
이때, 웨이퍼(18)는 전도층(60) 상에 형성된 도핑된 유전막 층(65)을 가지는 적당한 전도성 물질로 이루어진 전도층(60)을 가진다. 다음 제 2 전도층(68)이 도핑된 유전막 층(65) 위에 형성되어, 도 2에 도시된 바와 같은, 컨테이너 커패시터 구조를 형성한다. 전도층(60, 68)은 백금, 루테늄(Ru), 이리듐(Ir), 팔라듐(Pd), 금 또는 산화루테늄(RuOX), 산화이리듐(IROX)과 같은 전도성 산화물로 형성될 수 있다. 도핑된 유전막 층(65)은 이하 설명되는 바와 같이 HDC 물질을 도핑함으로써 형성된다.
도 3을 참고하면, 도면은 본 발명에 따른 제 2 실시예의 대표도이다. 스터드(100)의 측벽(102) 위에 형성된 BST의 불순물 정도는 목표값에서 벗어날 수 있다. 이는 예를 들어 종횡비가 10:1 정도인 깊은 트랜치 또는 도 3에 도시된 바와 같은 스터드에 있어서는, 비유전율, 누설율, 완화율, 저항 열화율과 같은 성질이 측벽 부분에서는 장치의 수평 부분에서의 성질의 값에서 벗어나기 때문에, 심각한 문제를 야기한다. 본 발명에 따르면, 측벽(102) 위의 전도층(120) 위로 형성된 BST 유전층(105)은 원하는 화학양론비를 얻기 위해, 웨이퍼 홀더(40)의 적당한 동작에 의해 적당한 주입 각도(110 내지 119)로 도핑될 수 있다. 다음에 도시되지 않은 제 2 전극이 BST 층(105) 위에 형성되어 커패시터 구조를 형성할 수 있다. 따라서, 적당한 불순물 첨가 정도 즉, 도핑 정도에 따라, 측벽(102) 위의 전도층(120) 위에 겹쳐지는 BST 층(105)이 원하는 물리적 성질을 가지도록 맞춰질 수 있다.
본 발명은 막 누설율을 감소시키고 저항 열화를 개선하기 위해, 높은 비유전율을 가지는 물질을 불순물과 함께 이온 주입하는 방법을 제공한다. 본 발명은 또한, 높은 비유전율을 갖는 물질을 이들이 계단식 구조로 만들어진 경우에도 균일하게 도핑되도록, 불순물의 이온 주입 각도를 변화시키는 방법을 제공한다.
본 발명은 DRAM 메모리 회로 및 컨테이너 커패시터를 참고로 설명되었지만, 본 발명은 보다 넓은 적용이 가능하며 예를 들어 커패시터와 같은 임의의 집적회로에도 사용될 수 있다. 유사하게, 상기 설명한 공정 또한 가능한 여러 공정 중 하나의 방법일 뿐이다. 따라서, 상기한 설명 및 첨부 도면은 본 발명의 특징과 장점을 달성하기 위한 단지 양호한 실시예의 예시에 불과하다. 본 발명은 이상에서 도시되고 설명된 실시예에 제한되지 않는다. 본 발명은 이하의 특허청구범위에 의해서만 그 정신 및 범위가 제한된다.
이와 같은 본 발명의 구성에 의하면, 감소된 막 누설 및 개선된 저항 열화를 가지는 BST 박막 유전 물질을 이온 주입하는 방법을 제공하여 종래 방법의 단점을 극복할 수 있다.
또한 본 발명의 구성에 의하면, 적당한 주입 각도를 사용하여 원하는 화학양론비를 얻도록 도핑하여 종래 방법의 단점을 극복할 수 있다.

Claims (72)

  1. 높은 비유전율을 가진 박막 물질의 물리적 성질을 개선하는 방법으로서, 상기 방법은,
    높은 비유전율을 가진 박막 물질을 기판 위에 제공하는 단계와;
    상기 높은 비유전율을 가진 박막 물질을 이온 주입에 의해 불순물로 도핑하는 단계를 포함하고;
    상기 불순물은 니오브, 란탄 및 안티몬으로 이루어지는 군으로부터 선택되는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서, 상기 높은 비유전율을 가진 박막 물질은 BST, SBT, SrTiO3, PZT 로 이루어지는 군으로부터 선택된 어느 하나인 것을 특징으로 하는 방법.
  3. 제 2 항에 있어서, 상기 높은 비유전율을 가진 박막 물질은 BST인 것을 특징으로 하는 방법.
  4. 삭제
  5. 제 1 항에 있어서, 상기 높은 비유전율을 가진 박막 물질은 ABO3와 같은 일 반식을 가진 페로브스카이트로서, A는 바륨, 비스무트, 스트론튬, 납, 칼슘, 란탄으로 구성된 금속의 군에서 선택된 금속이며, B는 티탄, 지르코늄, 탄탈, 몰리브덴, 텅스텐, 니오브로 구성된 금속의 군으로부터 선택된 금속인 것을 특징으로 하는 방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 높은 비유전율을 가진 BST 박막 물질의 저항 열화를 개선하는 방법으로서, 상기 방법은,
    높은 비유전율을 가진 BST 박막 물질을 제공하는 단계와;
    상기 높은 비유전율을 가진 BST 박막 물질을 이온 주입에 의해 불순물로 도핑하는 단계를 포함하고;
    상기 불순물은 니오브, 란탄 및 안티몬으로 이루어지는 군으로부터 선택되는 것을 특징으로 하는 방법.
  20. 제 19 항에 있어서, 상기 불순물은 니오브, 란탄, 안티몬, 탄탈로 이루어지는 군으로부터 선택된 어느 하나인 것을 특징으로 하는 방법.
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 높은 커패시턴스를 가진 박막 집적회로 커패시터 장치를 제조하는 방법으로서,
    기판을 제공하는 단계와;
    상기 기판 위에 제 1 전극을 형성하는 단계와;
    상기 제 1 전극 위로 높은 커패시턴스를 가진 박막층을 형성하는 단계와;
    상기 높은 커패시턴스를 가진 박막층에 이온 주입에 의해 불순물 주입하는 단계와;
    상기 도핑된 높은 커패시턴스를 가진 박막층 위에 제 2 전극을 형성하여 상기 집적회로 커패시터를 완성하는 단계를 포함하고;
    상기 불순물은 니오브, 란탄 및 안티몬으로 이루어지는 군으로부터 선택되는 것을 특징으로 하는 방법.
  32. 제 31 항에 있어서, 상기 높은 커패시턴스를 가진 박막층은 BST, SBT, SrTiO3, PZT 로 이루어지는 군으로부터 선택된 어느 하나인 것을 특징으로 하는 방법.
  33. 제 32 항에 있어서, 상기 높은 커패시턴스를 가진 박막층은 BST인 것을 특징으로 하는 방법.
  34. 제 33 항에 있어서, 상기 바륨 대 스트론튬의 비율은 70:30인 것을 특징으로 하는 방법.
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 도핑된 BST 층을 포함하는 집적회로의 제조 방법으로서,
    기판을 제공하는 단계와;
    상기 기판 위에 제 1 전극을 형성하는 단계와;
    상기 제 1 전극 위로 BST 박막층을 형성하는 단계와;
    상기 BST 박막층에 이온 주입에 의해 불순물 주입하는 단계와;
    상기 도핑된 BST 박막층 위에 제 2 전극을 형성하여 상기 집적회로 커패시터를 완성하는 단계를 포함하고;
    상기 불순물은 니오브, 란탄 및 안티몬으로 이루어지는 군으로부터 선택되는 것을 특징으로 하는 방법.
  46. 제 45 항에 있어서, 상기 바륨 대 스트론튬의 비율은 70:30인 것을 특징으로 하는 방법.
  47. 삭제
  48. 삭제
  49. 삭제
  50. 삭제
  51. 삭제
  52. 삭제
  53. 삭제
  54. 삭제
  55. 삭제
  56. 삭제
  57. 삭제
  58. 삭제
  59. 삭제
  60. 제 5 항에 있어서, 상기 도핑 단계는 Nb5+, Sb5+, Ta5+ 로 구성된 군으로부터 선택된 불순물로 상기 높은 비유전율을 가진 박막 물질의 B 사이트를 도핑하는 것을 포함하는 것을 특징으로 하는 방법.
  61. 삭제
  62. 삭제
  63. 삭제
  64. 삭제
  65. 삭제
  66. 삭제
  67. 삭제
  68. 삭제
  69. 삭제
  70. 삭제
  71. 삭제
  72. 삭제
KR1020017010047A 1999-03-01 2000-02-23 박막 커패시터의 저항 열화 개선 방법 KR100595865B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/259,259 1999-03-01
US09/259,259 US6258655B1 (en) 1999-03-01 1999-03-01 Method for improving the resistance degradation of thin film capacitors

Publications (2)

Publication Number Publication Date
KR20010112262A KR20010112262A (ko) 2001-12-20
KR100595865B1 true KR100595865B1 (ko) 2006-07-03

Family

ID=22984222

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017010047A KR100595865B1 (ko) 1999-03-01 2000-02-23 박막 커패시터의 저항 열화 개선 방법

Country Status (7)

Country Link
US (2) US6258655B1 (ko)
EP (1) EP1166338A1 (ko)
JP (1) JP2002538622A (ko)
KR (1) KR100595865B1 (ko)
AU (1) AU3859900A (ko)
TW (1) TW550757B (ko)
WO (1) WO2000052743A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6258655B1 (en) * 1999-03-01 2001-07-10 Micron Technology, Inc. Method for improving the resistance degradation of thin film capacitors
US6358791B1 (en) * 1999-06-04 2002-03-19 International Business Machines Corporation Method for increasing a very-large-scale-integrated (VLSI) capacitor size on bulk silicon and silicon-on-insulator (SOI) wafers and structure formed thereby
US6518609B1 (en) * 2000-08-31 2003-02-11 University Of Maryland Niobium or vanadium substituted strontium titanate barrier intermediate a silicon underlayer and a functional metal oxide film
US6495474B1 (en) * 2000-09-11 2002-12-17 Agere Systems Inc. Method of fabricating a dielectric layer
US6617626B2 (en) * 2001-02-28 2003-09-09 Fujitsu Limited Ferroelectric semiconductor memory device and a fabrication process thereof
US7133890B2 (en) * 2001-05-25 2006-11-07 Sun Microsystems, Inc. Total order comparator unit for comparing values of two floating point operands
JP4191959B2 (ja) * 2002-06-21 2008-12-03 富士通株式会社 薄膜積層デバイス、回路および薄膜積層デバイスの製造方法
JP2004095638A (ja) * 2002-08-29 2004-03-25 Fujitsu Ltd 薄膜デカップリングキャパシタとその製造方法
JP4788960B2 (ja) * 2006-03-10 2011-10-05 Ｔｄｋ株式会社 セラミック粉末及びこれを用いた誘電体ペースト、積層セラミック電子部品、その製造方法
CN101494195B (zh) * 2008-01-24 2010-10-20 中芯国际集成电路制造(上海)有限公司 一种电容的制作方法
CN109975622B (zh) * 2017-12-28 2021-12-31 财团法人工业技术研究院 静电侦测装置
TWI639010B (zh) * 2017-12-28 2018-10-21 財團法人工業技術研究院 靜電偵測裝置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02186614A (ja) * 1989-01-12 1990-07-20 Seiko Epson Corp 強誘電体膜の処理方法
KR940006708B1 (ko) 1989-01-26 1994-07-25 세이꼬 엡슨 가부시끼가이샤 반도체 장치의 제조 방법
US5620739A (en) 1991-02-25 1997-04-15 Symetrix Corporation Thin film capacitors on gallium arsenide substrate and process for making the same
US5768182A (en) * 1991-05-21 1998-06-16 The Regents Of The University Of California Ferroelectric nonvolatile dynamic random access memory device
US5614018A (en) 1991-12-13 1997-03-25 Symetrix Corporation Integrated circuit capacitors and process for making the same
US5516363A (en) 1991-12-13 1996-05-14 Symetrix Corporation Specially doped precursor solutions for use in methods of producing doped ABO3 -type average perovskite thin-film capacitors
JPH05243487A (ja) * 1992-03-02 1993-09-21 Nec Corp 集積回路
TW425637B (en) * 1993-01-18 2001-03-11 Semiconductor Energy Lab Method of fabricating mis semiconductor device
US5354698A (en) 1993-07-19 1994-10-11 Micron Technology, Inc. Hydrogen reduction method for removing contaminants in a semiconductor ion implantation process
US5499207A (en) * 1993-08-06 1996-03-12 Hitachi, Ltd. Semiconductor memory device having improved isolation between electrodes, and process for fabricating the same
US5566046A (en) 1994-02-18 1996-10-15 Texas Instruments Incorporated Microelectronic device with capacitors having fine-grain dielectric material
JP3597217B2 (ja) * 1994-07-04 2004-12-02 株式会社アルバック 誘電体膜の成膜方法
US5635741A (en) 1994-09-30 1997-06-03 Texas Instruments Incorporated Barium strontium titanate (BST) thin films by erbium donor doping
CN1075243C (zh) * 1994-12-28 2001-11-21 松下电器产业株式会社 集成电路用电容元件及其制造方法
US5677825A (en) 1995-02-27 1997-10-14 Evans, Jr.; Joseph T. Ferroelectric capacitor with reduced imprint
US6088216A (en) * 1995-04-28 2000-07-11 International Business Machines Corporation Lead silicate based capacitor structures
KR0161785B1 (ko) 1995-04-29 1998-12-01 주승기 강유전체 박막소자의 제조방법
JP3417167B2 (ja) * 1995-09-29 2003-06-16 ソニー株式会社 半導体メモリ素子のキャパシタ構造及びその形成方法
US6143063A (en) * 1996-03-04 2000-11-07 Symetrix Corporation Misted precursor deposition apparatus and method with improved mist and mist flow
JPH1022294A (ja) * 1996-07-04 1998-01-23 Sony Corp 半導体装置の製造方法
US5846847A (en) * 1996-11-07 1998-12-08 Motorola, Inc. Method of manufacturing a ferroelectric device
JP3979711B2 (ja) * 1997-10-17 2007-09-19 沖電気工業株式会社 半導体装置の製造方法
US6087208A (en) * 1998-03-31 2000-07-11 Advanced Micro Devices, Inc. Method for increasing gate capacitance by using both high and low dielectric gate material
US6194229B1 (en) * 1999-01-08 2001-02-27 Micron Technology, Inc. Method for improving the sidewall stoichiometry of thin film capacitors
US6258655B1 (en) * 1999-03-01 2001-07-10 Micron Technology, Inc. Method for improving the resistance degradation of thin film capacitors

Also Published As

Publication number Publication date
US6720607B1 (en) 2004-04-13
WO2000052743A1 (en) 2000-09-08
EP1166338A1 (en) 2002-01-02
KR20010112262A (ko) 2001-12-20
US6258655B1 (en) 2001-07-10
JP2002538622A (ja) 2002-11-12
AU3859900A (en) 2000-09-21
TW550757B (en) 2003-09-01

Similar Documents

Publication Publication Date Title
KR100698854B1 (ko) 박막 커패시터의 측벽 화학양론비 개선 방법
US7862857B2 (en) Scalable lead zirconium titanate (PZT) thin film material and deposition method, and ferroelectric memory device structures comprising such thin film material
EP0709355B1 (en) Barium and/or strontium titanate dielectric thin film comprising erbium, and formation process
US10861862B1 (en) Ferroelectric memory devices
US5453908A (en) Barium strontium titanate (BST) thin films by holmium donor doping
KR100595865B1 (ko) 박막 커패시터의 저항 열화 개선 방법
US6952029B1 (en) Thin film capacitor with substantially homogenous stoichiometry
KR100451011B1 (ko) 백금 전극상의 단상 페로프스카이트 강유전 막과 이 막의 제조방법 및 강유전성 디바이스
US20050191765A1 (en) Thin film capacitor with substantially homogenous stoichiometry

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150515

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee