TW550570B - Apparatus and methods for marking content of memory storage devices - Google Patents

Apparatus and methods for marking content of memory storage devices Download PDF

Info

Publication number
TW550570B
TW550570B TW091103338A TW91103338A TW550570B TW 550570 B TW550570 B TW 550570B TW 091103338 A TW091103338 A TW 091103338A TW 91103338 A TW91103338 A TW 91103338A TW 550570 B TW550570 B TW 550570B
Authority
TW
Taiwan
Prior art keywords
data
memory
display
layer
information
Prior art date
Application number
TW091103338A
Other languages
English (en)
Inventor
Carl P Taussig
Josh N Hogan
Richard E Edler
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Application granted granted Critical
Publication of TW550570B publication Critical patent/TW550570B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/04Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using optical elements ; using other beam accessed elements, e.g. electron or ion beam
    • G11C13/047Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using optical elements ; using other beam accessed elements, e.g. electron or ion beam using electro-optical elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links

Landscapes

  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)

Description

550570 A7 發明説明( 本發明之背景 發明之界定範圍 本發明係隸屬於數位記憶體電路之業界。特言之,本 發明係關於提供-資訊儲存單元,其具有一用以提供資訊 之電氣標示’諸如此資訊儲存單元内所儲存之資料的内容。 發明之背景 曰★多用戶裝置’如今在構造上係為產生及,或利用數 Ϊ大增之數位資料。舉例而言,彼等靜止和,或移動照片 有關之手提式數位相冑,可產生大量代表影像之數位資 料。每-數位影像,可能需要多至數種百萬位元(_之資 料儲存器,以及此等儲存必須在其照相機内可供利用。為 一生通I之'貝赴儲兔I關 至數百之十億位元組(GB)左右之充分容量而言,在成本上 應相當低。此儲存記憶體,在電力消耗上亦應該很低(舉例 而3 <<1瓦特),以及係具有一些相當堅實之物理特性,以 應付手提式電池電力運作環境。就歸檔式儲存而言,資料 僅需要被寫至其記憶體一次。較佳地,其記憶體應具有一 短的存取時間(毫秒之數量級),和適度之轉移速率(舉例而 言20 MB/s)。而且較佳地,其儲存記憶體應要能被包封在 一工業標準式界面模組内,諸如PCMCIA或袖珍型快閃記 憶卡。 、° 一種形式之單次寫入袖珍型資訊儲存器,係顯示在 2000年4月25日頒給Gudesen et al•之美國專利第6〇5518〇 號中°其中,一些可個別定址之·晶格的矩陣,係設置在彼 衣纸張尺度適同中國國家標準(CNS) A4規格(21〇χ297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂. 550570 A7 B7 五、發明說明 寺正父排列之導體間的濤層内。此等晶格可由跨點二極 體、OLED、雙穩態液晶元件、或其他可隨熱量和/或光 波之導入而改變狀態的裝置所構成。 彼等可提供高密度之歸檔儲存器的手提式裝置中之 另一應用,係說明在美國專利相互關連申請案第 〇9/875,356號(Hewlett-Packard公司備審案件第 10002367號)
命名為“Write-Once Memory”(單次寫入式記憶體),其揭示 内谷係藉由參考而合併進本說明書中。其中所揭露之記憶 體系統,被稱做手提式廉.價堅實記憶體(piRM),旨在提供 歸檔儲存器所需低成本下之高容量單次寫、式記憶體。此 邰伤係藉由避免石夕基質、極小化其處理複雜性、及降低其 面積密度,來加以實現。此記憶體系統,係包括一記憶體 杈組,其係由一構成於一些塑膠基質上面之積體電路薄層 的層壓堆登來形成。每一薄層係具有一跨點二極體記憶體 陣列,以及感測此陣列内所儲存之資料,係由一遠離其記 憶體模組之單獨的積體電路來完成。 由於PIRM記憶體係相當便宜,彼等使用者將有可能得 J大數目夕種健存内容之PIRM模組。能在一粗略之程度 下,瀏覽該等模組之内容,而不必要插入一可做完全目錄 表列之器具内,是很有用的。 因此 顯示為係需要將該記憶體模組之内容,指示 I其使用者。典型地,使其顯示能提供其正儲存在該記憶 體模組内之資料的性質’是很重要的。其顯示係包括資料 名稱建立日期、位置、類型、上述所儲存之内容相聯
6 550570 五、發明説明( 結的擁有者和其他敘述性資訊。其顯示亦應提供該記憶體 、二或藉由:他視覺工具,來加以描述。較佳地,此亦關 體已使用量之顯示資訊,可被修改為其已緒存資料之 變化的量。 彼等先則用以標示一些具有内容資訊之儲存裝置的 解决方案’全具有彼等之缺點;手寫式背塗膠黏劑之標籤, 一般係被使用於可記錄式媒體,諸如軟碟、歸檔磁帶、和 光碟此方法係有伸端牲及簡單,但其解析度係受到其使 用者之書法的限制,以及其準確度係取決於其使用者保持 其為最新之努力。 標示照相軟片,可藉由一可將曝光日期直接印刷至底 片上面之小陣列的LED,來加以完成。此解決方案會贬低 其影像之性質,以及係無法做粗略之瀏覽。在相片印刷品 背面上之印刷,可使其資訊更容易接近,但其印刷曰期不 可能是其拍照時之日期。APS照相軟片,係包括一在軟片 上面之磁帶條,而可在底片上面,寫入其他形式之中間資 料。然而,無掃描器便很難加以瀏覽。 上述線性磁帶開放式格式有關之磁帶匣,可提供小量 診斷和粗略目錄資訊有關之非揮發性固態記憶體。此方法 可避免必需載入及掃瞄整個磁帶,但其仍然僅能藉由一機 器方可被閱讀。 一可覆寫式CD和可記錄式CD,係具有數種内容標示 方法,其最簡單的是一在碟片上·面之手寫標籤。或者,其 rrr 0: (請先閱讀背面之注意事項再填舄本頁) 、可|
550570 五、發明説明(4 ) 塑膠儲存盒匣,可包含一附有内容資訊之印刷紙張襯裡。 然而,此盒匣襯裡係很難建立,以及其可輕易地與其盒匣 分開。一CD亦可直接標示在其背材上面,但需要一複雜之 程序。 彼等用以指示已使用記錄媒體之量的先存技藝式系 統,亦具有彼等之限制。一 CD_R裝置可提供一種觀察其碟 片已被記錄之區域内的反射率中之細緻變化的方法。然 而,此解決方案係如此地細緻,以致將需要良好之光照來 決定其差異。APS照相軟片,可提供一外部可見式指示器, 以顯示其軟片是否尚未曝光、部份曝光、完全曝光、或完 全曝光及處理過。雖然此係有用之資訊,但其用以實現此 系統之代價,將會涉及到其軟片盒中之複雜性,以及將需 要其照相機來偵測其未曝光之軟片。 因此,為提供及顯示其模組之内容和其記憶體模組已 使用之範圍有關的資訊,此等標示應使自動進行,容易被 看見,以及能顯示多樣之資訊。其顯示亦應清楚地指示出 其記憶體已使用和/或尚可供使用之量。 本發明之摘要 本务明‘ 一種用以記錄、定址及讀取資料之|氣可定 里置,其係包括··一具有多層資料儲存媒體之儲存陣 列模組,每一薄層係佈置在一基質上面;和一電氣標示裝 置’其係佈置在其緒存陣列單元之至少一儲存媒體層上 面,以提供一可土旨示預先選定之資料或資訊的顯示,諸如 其鍺存陣列單元上面所儲存之資料的内容之性質。 衣紙張尺度適用中國國家標準(CNS) A4規格(210X297公楚) 550570 A7 -____ _B7_ 五、發明説明(5 ) 在一實施範例中,其電氣標示裝置,係包括至少一作 用為一顯示層之薄層,其可部份地做視覺上之改變以提 供一貧訊之顯示,諸如資料内容之主題和名稱和其已被使 用之記憶體儲存量。 該顯示層係包括多數之資訊儲存單元,彼等各係代表 至少一資料位元之值,其中之每一資訊儲存單元的外觀, 係依據該資料單元之值而變化。每一單元係一多重狀態之 電氣裝置’其狀態係依據資料位元之值而改變,以及係具 有依據其電氣裝置之狀態的可變不透明度、色彩和/或反 射率。一合適之元件係由一熔線所構成,其係具有一依據 電溶線是否燒斷而調變之不透明度,以及係具有一可指示 一熔線已燒斷之内建標記。較佳地,該顯示層係由上述儲 存陣列單元之最外層所構成。該儲存陣列最好進一步包括 一在該顯示層與此儲存陣列單元之次一薄層間的反射層。 在本發明之另一實施範例中,上述之儲存陣列單元之 每一薄層,係佈置在一大致透明之基質,以及該電氣標示 裝置,係由一定址裝置所構成,其可以一橫越上述儲存陣 列單元之每一薄層的連續方式,將資料儲存在該儲存陣列 單元上面。此儲存陣列單元,係具有一些大約在此儲存陣 列單元之每一薄層上面的相同位置處之對應資料位址,以 及該定址裝置可將資料同時地儲存在該儲存陣列單元之每 一薄層上面大约相同的位置處之多重薄層上面。一反射層 可設置在該儲存陣列單元之至少一最外層上面。其顯示可 指示出上述記憶體模組已記錄有資料之量。 尽紙張尺度適用中ϋ國家標準(CNS) A4規格(210X297公釐) (請先閲讀背面之注意事項再填窝本頁)
550570
、發明説明 其另一實施例係包括一種方法,其可標示一用以記 錄 '定址及讀取資料之電氣可定址式裝置的内容,以及係 .......................裝…… 「聲先閱讀背面之注意事項再填^本頁) 具有一附有多層之資料儲存媒體的儲存陣列單元。此方法 包括將資料儲存在一最外層上面,而代表此資料之内 各,以提供顯示一可指示上述儲存陣列單元上面所储存之 賁料的内容之性質的顯示。上述儲存陣列單元之最外層與 =餘薄層的界面處,最好設置—反射性塗敷層。其顯= 4曰不任何預先選定之資訊,纟包括但不限於有關該資料内 容之主題和名稱,加上其儲存陣列單元已記錄有資料之量。 、本發明之其他特徵和優點,將可由下文之詳細說明變 、τ· 為明確,其係藉由範例配合所附諸圖,來例示本發明之原 理。 ’、 圖示之簡單說明 第1圖係一依據本發明之一實施例的單次寫入式記憶 體系統之方塊圖: 第2圖係此單次寫入式記憶體系統之示意方塊圖,其 可例示其一記憶體模組之一般性結構; 第3圖係一依據本發明之一實施例所構成之單次寫入 式έ己憶體模組的等角剖視圖; 第4圖係一適用於具現本發明之實施例的跨點記憶體 元沣之實物電路圖; 第5圖係一跨點陣列記憶體單元之簡化平面圖; 第6圖係顯示一單次寫入式記憶體,其係用以例示其 定址記憶體元件; 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公楚) 550570
第7圖係一依據本發明之一實施例的單次寫入式記憶 體模組_的薄層之分解圖; 第·8圖係第7圖之記憶體模組的一個顯示層之圖素部 份的簡化佈置圖;而 第9圖則係第7圖之記憶體模組的顯示層之圖素有關 的不同灰度之一系列描述。 較佳實施範例之詳細說明 本說明書係揭示一些單次寫入式記憶體電路、儲存系 統、定址和感測電路,和m產生、具現及使用此等 電路和系統之方法。在下文之敘述中,基於解釋之目地, 彼等特定之命名法和特定之具現細節,在列舉上旨在提供 本發明一完全之瞭解。然而,本技藝之專業人員自能明瞭, 此寻特定細節為實踐本發明並非必然需要。 在下文之敘述中,“資料··一旦被提到,將被理解為此 等··資料·、可以各種依據其上下文之方式來表示。舉例而 言,一記憶單元内之“資料··,可以一電壓位準、一磁性狀 態、一類似一呈現一類似一所舉感測電路之電壓或電流位 準或變化為例的可測量效應之電阻的物理特性來表示。另 一方面,在一匯流排上面,或在傳輸期間,此等“資料·,可 呈一電流或電壓信號之形式。此外,本說明書中,大部份 情況中之料,·,在性質上主要係二進制,其為便利計在 論及上係以··〇··和之狀態來表示,但理應瞭解的是,實 際上之一進制狀態’可以相對不同之電壓、電流、電阻、 等等來表示,一特定實際之表現形式,係代表··0••亦或, 衣纸張尺度適用中國国家標準(CNS) Α4規格(210X297公釐) 11 550570 五、發明説明(8 並無關緊要。 本發明係包括一可標示一記憶體儲存陣列之内容的 裝置和方法。本發明之一較佳實施例,將在上文所述之美 國專利相互關連申請案中所說明的記憶體系統内所利用之 類型的跨點二極體記憶體陣列之文意中做討論。為完全瞭 解本I明,以下之詳細說明,因而係呈現在此種記憶體系 統之文意中,雖然本技藝之專業人員將可理解,本發明在 應用上並不限於所說明之結構。 單次寫入式記憶體系統 一特別有用於一些類似數位相機和手提式數位聲音 裝置等應用中之資料儲存的手提式廉價堅實記憶體(piRM) ,丁、統,係藉由第1圖中之方塊圖形式内所例示之i隐卡i . 來加以具現。此記憶體系統,可被合併進一工業標準手提 式界面卡(例如PCMCIA或CF)内,以致其可被使用在具有 此等界面之現有和未來之產品。該記憶體卡1〇,具有一 1/〇 界是連接器12,/藉由其可使此卡1 〇與其相耦合之一$置2 間’能完成通訊。此界面連接器,係搞合至一連接至一可 移動式記憶體模組20之界面暨控制電路μ。此記憶體模組 2〇,可提供一有關單次寫入式資料儲存之電子電路,其係 包括某些偵測、寫入致能和定址等功能。該界面暨控制電 路14,係包括一用以就每一可移動式記憶體模組20在裝進 此卡内時做控制、界接、偵測、誤差校正寫碼(ECC)、等 等之電子電路。該記憶體模組20,係容納進上述記憶體卡 内之一插孔等等中,以致其可自·其移出並以另一記憶體模 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公釐) ..............^------------------、一^τ........-.......!绛 (請先閱讀背面之注意事項再填寫本頁) 12 550570 A7 五、發明説明(9 ) ; "~ -- :且20來更換。當容納進上述之記憶體卡内時,該記憶體模 組20,係經由一内部界面16,搞合至上述之界面暨控制電 路14 〇 一早次寫入式資料儲存,實際上係意謂資料僅能被寫 入至其記憶體一次,以及其後其將保持不變。在許多形式 之單2寫入式記憶體中,其中所儲存之資料在最初被寫之 後絲宅不能被改變,嚴格說來並不真實,然而,一般而言, 其係热法破任意改變,正如本技藝之專業人員所能理解。 丰例而S,大部份單次寫入式記憶體,在製造上係使每一 記憶單元在一第一之二進制狀態中(例如,表示一二進制資 料0 )以及在一寫入程序期間,彼等被選定之記憶單元, ;使改’!;;成第一之二進制狀態(例如,表示一二進制資料 1 )。該記憶體自第一二進制狀態改變至其第二狀態,經 常是不可逆的,以致一旦資料··厂被寫入,其將無法被改變 回至資料··〇'此將可限制其已被寫入至上述記憶體後之已 儲存資料的改變,在該記憶體中,任意之資料僅能寫入一 次,以及其後舉例而言,資料··〇,·僅可改變至資料1·,,而 其他之方式則否。 由於上述之記憶體模組20,係包含單次寫入式記憶 體’其將適合歸檔此一旦已儲存之資料被保存其中的資料 諸存器。此多少像照相軟片,其中,圖象係儲存在其上面 一次,以及其已顯影之軟片,便可保存為一永久之記錄。 所以,一旦該記憶體模組20業已供以資料,而達其容量, 便需要另一個以供進一步之資料儲存。其或有可能單單是 衣紙張又度適用中國國家標苹(CNS) A4規格(210X297公釐) ' '
(請先閲讀背面之注忘事項再填、%本頁) •訂- 550570 A7 _______Β7 五、發明説明(10 ) 更換上述裝置2内之整個記憶體卡1〇,然而,其或將意謂該 等界面和控制電子電路,加上記憶體卡結構,係連同記憶 體模組一起被歸檔。為降低資料儲存之成本,此記憶體系 統之可重複使用及相對高價的組件,希望能不永遠地耦合 至此貫際之儲存記憶體,以及基於此理由,上述之記憶體 模組20 ,在此較佳之實施例中,係可产上述之記憶體卡j 〇 移出。此記億體卡1 〇之本體,因而係涉及了次之成本,以 及泫έ己憶體模組20,下文之進一步討論,在製造上係廉價 的。 單次寫入式記憶體模組 第2圖中係顯示一耦合至一界面暨控制電路14之記憶 體模組20的概略方塊圖。為增加一給定基本區域有關之記 憶體模組的儲存容量,該模組2〇係由一層壓薄層22之堆疊 所構成。每一薄層22係具有一可提供上述資料儲存之記憶 體元件的陣列25。此等薄層亦各包括一定址電子電路3〇, 其係透過上述記憶體系統内部界面16,使一些對應之記憶 體陣列,耦合至上述之界面暨控制電路14。每一薄層上面 之定址電子電路,可使上述記憶體模組之薄層間,有較少 之配線導體,此可使製造容易及因而成本較低。 第3圖係一記憶體模組2〇之等角剖視圖,其係例示上 述記憶體模組内之電路和薄層的可能實際安排。每一薄層 22係包括一形成在一基質5〇上面之記憶體陣列乃和定址電 路30。其記憶體陣列25,係包括一記憶體元件%之矩陣。 其定址電路3G係包括行和列多主/解多工(mux/de·)電 55〇57〇 、發明説明( 路部分’被:等在位置上係與其記憶體陣列25之對應正交緣 相鄰。在矣製造程序期間,亦有一些輸入/輸出(I/O)引線 40 ’形成於其基質上面。在上述之記憶體模組20内,彼等 列I/O引線4 0a ’係自其列mux/demux電路3〇a,延伸至該基 質之第一裀鄰緣44a,以及彼等行1/〇引線4〇b,係自其行 mUX/demUX電路30b,延伸至該基質之第二相鄰緣44b。每 一引線40係中止於彼等對應之接點墊42處,彼等有部份係 暴露在該基體50之邊緣4〇a和4〇b處。 彼等多數薄層22,係以相同之取向堆疊及層壓在一 起。其係藉由一些以部份剖析圖例示於第3圖中之導電性接 觸/〇件5) ’使該等接點独之暴露部分,形成電氣接觸。 該等接觸元件55,係沿著上述記憶體模組心^卩延伸, 而橫越過該等個別薄層22之平面。每一接觸元件55,係例 示與上述堆疊中之多數薄層的對應接觸㈣成電氣接觸。 此等接觸元件55,可用來使該記憶體模組2〇,透過上述之 記憶體系統内部界面16 ’而轉合至上述之界面暨控制電路 14° 係詳
在上述記憶體模組之較佳實施例中,每—薄層22有關 之基質50,係由一聚合物塑踢材料來形成。該等積體電路 (舉例而t,記憶體陣列和定址電子電路)可藉以形成於 基!上面㈣該等薄層組裝成—記憶體模組之程序,X 細說明於上文所述之美國專利相互關連中請案中。 單次寫入式記憶體陣列 體模組 (請先閲讀背面之注念事項再艰舄本頁) .、可丨 記憶體元件26之陣列25 ’係形成在上述記憶 核張尺度適用中国畔鮮(CNS) 15 狀 料 其 550570 五、發明説明(12 20中之每一薄層上面。此記憶體陣列,係包括一行線和列 線之正則矩陣,而在每一行/列交叉點視,有一記憶體元 件。第4圖係例示一部份具有行線6〇和列線62之記憶體陣列 25的概略圖。耦合在每一行線與列線間的,係一記憶體元 件26,其亦更詳細地顯示在第4圖中之放大部份内。在此記 憶體陣列之較佳實施例中,每一記憶體元件26,包括一與 一一極體元件66串聯耦合之熔線元件64。此槔線元件64, 可提供上述記憶體元件之實際資料儲存效應,以及其二極 體66可使用該等列和行線,來促成其記憶體元件之定址, 以便寫入及讀取資料。 上述記憶體陣列25之較佳運作如下。於製造時,每一 記憶體元件26,係具有一呈導電性之熔線元件料。此熔線 儿件之導電狀態,係表示一二進制資料狀態,假定為一資 料··〇'為將資料寫入該記憶體陣列,每一其中希望儲存資 料”厂之記憶體元件,係使用該等行和列線來加以定址,以 及其中之熔線元件將會··被燒斷·,,而將其置於一非導電 態。此熔線元件之非導電狀態,係表示另一二進制之資 狀態,假定為一資料·· 1 ”。燒斷熔線元件係一單向運作, 如上文所說明,係使該記憶體成為一”單次寫入儲存, 資料寫入運作(舉例而言,將一資料·.丨·,寫入一選定之記憶 體元件),在執行上可藉由施加一預定之電流,使經過一選 定之列線,而至一選定之行線,舉例而言,使足以燒斷其 直接與此等列/行線互連之記憶體元件熔線。使用該等列 和行線,來定址彼等記憶體元件·,以及感測何者記憶體元 各紙張尺夂这3]家標迆(CNS) A4規格(210X297公釐)
裝---- (¾¾¾¾背面之注念事项再¾¾本頁) •訂, 16 550570 五、發明説明(13 ) 件係呈導電性(資料··〇,,)及何者 — 厂欠斗fr·、 L、收兀件係呈非導電性 (貝枓1 ),便可自該記憶體陣列讀取出資料。 上述陣列之每一記憶體元件? ^ ^ 6中的二極體元件66,將 有助於使用該等列和行線,來 ^ 地疋址該等記憶體元 件’以供寫入及t胃取資料。在今望 . _ 在4寺列/行跨點記憶體元件 中右媒一—極體,在一給定之;砂咖 疋之仃線與列線之間,將會有一
通過許多記憶體元件之電流路後。然而n㈣W 形成-經由每-記憶體元件之單向傳導路徑,單一行線和 單-列線’可被用來唯一地定址一單一記憶體元件。換言 之,形成一自-列線至-行線之電路,可容許電流僅通過 早-記憶體兀件。藉由施加_預定之.·資料寫人,.電流使通 過該電路,該記憶體元件中之炫線可被燒斷,而將資料“0” 換成貧料T。而且’藉由感測該電路中之電阻,其將可決 定出該記憶體元件炫線,是否業已成為—斷路或閉路,藉 以讀取資料”r或資料"〇··。 曰 因此,該等二極體66,可於該記憶體陣列中在讀取及 寫入運作期間’降低該等記憶體元件間之串音的發生。此 外,該等二極體之非線性電流電壓(I_V)特性,可提昇其資 料感測信號雜訊比(SNRW匕將有㈤於遠距感測及碼= 址。上述記憶體模組内之資料,係做遠距感測,因為其感 測電子電路,係在上述之界面暨控制電路14内,其則係包 括在一分開之積體電路内。而且,該等記憶體元件之組合 二極體邏輯定址係被採用,而使用下文所說明之定址電 路,以便降低該等記憶體模組20與界面暨控制電路14間所 乒纸張尺度这:¾中;S S家標準(CNS) A4規格(210X297公釐)
.訂— ^先閲^计面之注念事項再填寫本页) 17 五 、發明説明 _ 需要之連接數目。 上述之記憶體陣列,在本說明書 時係稱做-跨點陣列記憶體,以及第5圖係提供此二: 陣列的一個單元之簡化平面圖。此跨點陣列記 心之基本結構,係包括兩組正交而在其間安排有一半導 體缚層之平行相間的導體之薄層。此兩組導體係形成一些 歹仃電極’彼等重疊之方^ ’係使每—列電極恰在一 =置處’與每_行電極交又。在每一此等交叉點處,在該 寺列電極(第5圖内之62)與行電極(第5圖内之6〇)之間,係藉 由上述作用為_二極體與—料串聯之方式中的半導』 層’而形成連接。上述陣列内之二極體,全係加以定向, =便若有-共用電位施加於所有列電極與所有行電極之間 時,則所有之二極體將會偏壓至相同之方向中。上述之熔 線元件,、可具現為-單獨之元件’其可於一臨界電流通過 其中時成斷路,或者其可合併進二極體之行為中。 雖然在此一般說明中,該半導體薄層(舉例而言75), 被論及為單一的,實際上係可採用多數不同材料之薄層。 此等薄層可包括一些不屬半導體之材料,諸如金屬和:至 不同殂態之介電質。此等適用於具現所希望功能之材料和 結構,係詳細說明於別處。 第6圖係一跨點單次寫入式二極體記憶體陣列之一示 意圖。此圖係顯示一八列乘八行之陣列。若如所描繪有電 1施加至該等列和行電極(亦即,所有行電極係處於一電位 V,除有一處於-V下外,以及所有之列電極係處於一電位 各纸張尺度这3】甲3國家標準(CNS) A4规格(210X297公釐) 550570 A7 B7 五、發明說明(1S ) .訂丨 •V,除有一處於v下外),則僅有一二極體會成順向偏壓。 就第6圖中所描繪之情況而言,僅有該陣列之左上角中的二 極體(90)會成順向偏麼。其頂列和最左行内之二極體上面 並不具有偏壓,此陣列内之其餘二極體上面,則將成反向 偏壓。此將構成此陣列有關之一定址策略。若在該等列與 行之間有電流流動,而使該等電極在此等電位下,則其左 上角中的二極體之熔線,將保持完整(舉例而言,表示一資 料“〇··)。相反地,若在此組態中並無電流流動,則其對應 之二極體/熔線,便會被燒斷(舉例而言,表示一資料 1 )。藉由調變該等施加至陣列電極之電壓的波幅,可使 更多之電流流經其選定之二極體。若此電壓造成一超過其 炼線之臨界電流,則其熔線便會被燒斷,而改變其記憶體 元件之狀態。此便構成一寫入至其記憶體之方法。 上述燒斷記憶體陣列内之熔線所需要的實際電流(或 要施加以達成該電流之電壓),在製造時應可被預測及控 制。由於為其運作因素的,是流經該等記憶體元件之電流 密度,一元件被燒斷下之電壓/電流,可藉由改變其元件 之接面區域來做調變。舉例而言,若該等跨點電極之交叉 點的橫斷面區域被縮小,此亦可降低上述施加以達其臨界 電流密度而燒斷其熔線所需要之電流/電壓。此策略可被 用來設計及製造該等記憶體電路,以確保彼等控制電壓在 施加上僅燒斷該等所需要之跨點溶線。 本說明書所說明之PIRM記憶體模組的製造,最好係依 據美國專利相互關連申請案第09/875·572號(HP公司備審 各纸乐尺度这.¾中家標準(〇;S.) A4規格(210X297公楚) 19 五、發明説明彳6 ) 案件第10002972號)命名為叩讣士州⑽Techniques如 Addressing Cross-Point Diode Mem〇ry Arrays ”(定址跨點 二極體記憶體陣列有關之製造技術),其揭示内容係藉由參 考而合併進本Ί兄明書内。 上文之說明係提供本發明之範圍。下文將說明本發明 之兩較佳實施例··一單次寫入式顯示和一無源容量監視。 理應瞭解的是,其他之較佳實施例或本發明,係在所附之 申請專利範圍内做說明。 較佳地,本發明之内容標示系統,在設置上係以一或 夕之〉專層製成,至少部份係出自一相當透明之材料。本發 明在設置上亦可使其熔線材料本身,或一被納入為熔線之 一部分的標記或染料,於其熔線燒斷時,能顯示出其熔線 局部不透明度之變化,而不另外損及其裝置之運作。 單次寫入式顯示:此單次寫入式顯示,需要上述記憶 體模組之一外薄層,供做一標示層,以提供任何種類包括 有關此模組内所儲存之資料的内容之資訊等預先選定之資 訊。較佳地,此標示層係坐落在一不透明或透明之基質上 面,以及係覆以一透明覆層。今參照第7圖,一單次寫入式 頦示,係藉由在記憶體堆疊i 〇4之最外層丨〇2(或頂層或底層) 與其餘部份間之界面處佈置一反射性塗敷層1〇6而構成。其 最外層102 ’接著係被視為一圖素化灰階顯示。由於該等炫 線元件之位元節距,係大約1微米左右,幾個熔線係使結合 以建立一單一圖素。此一解決方案可容許燒斷一圖素内之 一部份熔線的可能性,以改變該圖素相對於其未寫入背景 各纸張又ΐ边用中ϋ國家標準(cxS) A4規格(21〇χ297公釐) 20 550570 A7 ^--------— B7_ 五、發明説明(17 ) ; --- 之對比。 一 7觀第8圖,所提供之最外層1〇2的圖素部分11〇,係顯 在第7圖中。其圖素部分較佳地係-各具有大約50至1 〇〇 微米之相等圖素解析度尺寸112和113的矩形區域。誠如所 :’彼等m件間之位元解析度或節距114,係僅有!微 只工右因此,在一 100微米見方之圖素中,其中約略有 1〇,〇〇〇個料元件。誠如第8圖中所顯示,大約有—半之炫 線元件118會被燒斷,而產生約略為5〇%之不透明度或灰 度。由於一圖素内有大量之熔線,其可顯示許多之灰階, 而使其顯不層102上面,能顯示多種之資訊。 第9圖係提供一由5乘5熔線裝置之陣列所構成的圖素 之不同顯示的一個簡化繪圖。誠如122處所顯示,當該等熔 線全部燒斷時,其將會顯示最黑暗之色彩。誠如124處所顯 不,有九條熔線被激勵,而產生一36%灰度之色彩。顯示 處126係顯示五個熔線被燒斷,而產生一2〇%之灰度。描繪 處128係顯示唯有一熔線被燒斷,而提供一輕微4%之色度。 或者’上述熔線陣列之極高解析度,可被用來建立一 包含大量資訊之顯示,但其為供觀看將需要加以放大。 理應瞭解的是,該等熔線或其他資訊储存元件之其他 視覺外覲特徵,可做修改以取代不透明性。因此,可採用 一依據一元素之狀態而修正此元素之色彩、反射率、或其 他視覺特徵的元素。 其顯示係較佳地被用以呈現一可辨識其所健存之内 容的影像或文字。此敘述性資料之性質,可包括但不限於: 衣紙張尺度適同中國國家標準(CNS) A4規格(210X297公釐〉 (請先閲讀背面之注念事項再填路本頁) 、可— 入 550570
發明説明 膏料之名稱、建立曰期、位置、類型(影像、靜畫、聲音, 遊戲、等等)、上述所儲存之内容相聯結的擁有者和其他敘 述性兀貧料(meta_daia)。其一部份之顯示,亦可用來以圖 解方式表示一記憶體已被使用之分率,諸如一條線圖。 上述之顯示記憶體,係在如同其他記憶體薄層之方式 中被定址、寫入、及讀取。上述記憶體,模組之定址、讀取、 及寫入有關的較佳方法,係提供於美國專利相互關連申請 案第09/875.496號(HP公司備審案件第10〇〇2595號)命名為
Addressing and Sensing a Cross-Point Diode
Memory Array (定址及感測一跨點二極體記憶體陣列),其 揭示内容係藉由參考而合併進本說明書中。 因此,上述單次寫入式顯示之點陣圖,較佳地亦係以 電子方式來讀取及轉移.。雖然其顯示無法重新寫入其可 藉由使所有屬於要被抹除之區域内的圖素之炫線變為斷 路,而加以清除。 無源容量監視··此解決方案並不需要該記憶體模組貢 獻出-,層或使用一反射性塗敷層。相反地,該記憶體已 使用之量和其剩餘之量,可由該記憶體模組之外觀本身來 加以決定。其用以製造該等記憶體薄層之基質,較佳地係 由-相對透明之材料製成。在此一實施範例中,每一薄層 之列和行,係佈置成相同之順序以供定址。上述記憶體模 組内之資料字組或位元組,係使用一出自每一記憶體薄層 而在相同之列和行位址處的位元來形成。 I己憶體係以一般順序之方·式寫入,舉例而言,寫
9? 550570 A7 _____B7_ 五、發明說明(19 ) 一列中之所有位元,以及接著進行至其次一列。理應注意 的是’彼等誤差校正碼要求其資料被隨機化。因此,寫入 一位元僅提供上述對應於此位元之熔線一 50%之或然率會 被燒斷,因為該位元有50。/。之或然率會為1(假定一 1係由一 燒斷之熔線來指明)。因為依據本發明,一燒斷之熔線,係 伴隨暮局部^不透明度方面之改變,該記憶體已被使用之部 分’將可輕易被辨識出。為覲察比起其未被寫入部分之不 透明度中的改變,其記錄區域内並不需要使每一熔線燒斷。 一他型之無源容量監視實施例,係包括在上述記憶體 模組之頂部和底部薄層的最外表面上面佈置一反射器。不 透明度接著在透射或反射作用中,係透過該記憶體模組之 邊緣來觀看,以決定該記憶體之不透明度已被調變的部分。 本發明之另一他型貫施例,係包括結合上文所說明之 單次寫入式顯示和無源容量監視實施例。 其另一他型實施例,係利用該記憶體裝置之一或多薄 層内的至少某些光學透明之行為。 賴瞭解的是,本發明之範圍,係包括顯示—記憶單 元内之資訊或標記的任何種類或類型,無論此資訊係指示 料元之内容的特性,或其他與此内容相關或不相關之資 訊。 ' 由上文可見,本發明提供了數項相較於先存技藝式記 憶體模組之内容顯示的優點。本發明可提供一用以自動地 標示一可記錄式記憶體裝置上面之儲存内容的機構,因為 此標示資訊係以電子方式做錯存。彼等相•較於手動標示之 本紙張尺度適用中a國家標準(CXS)A4規格(21〇χ297公楚) 1--^__ -23 -
t · (請先閲讀背面之注意事項再填窩本頁) 550570 五、發明説明(20 進-V優點’有上述標示點陣圖之改良式易讀取性、縮小 之尺度、和直接電子傳遞。此外’本發明可提供配置資料 之優點’以及需要相對於產生⑶收藏盒相當少之產生步 驟。 本發明可提供能做視覺上之剖析而相較於其他類似 一内埋進磁帶卡匣内之FLASH資料等電子可讀取式標記 的優點。本發明之實施例,相較於其他類似提供照相底片 或印刷品上面之標記等方法,可標示一相對大區塊之記憶 體内容,因而可改良其瀏覽之效率。 特&之’上述之無源容量監視,並不需要另外使用記 憶體模組儲存,而為一相較於許多類似APS攝照相系統等 先存技藝式内容顯示方法之顯著優點。 本發明之原理,如同本技藝之一般從業人員所能明 瞭’在不違離本發明在所附申請專利範圍之範圍下,係可 應用至本說明書所說明之電路、結構、配置和程序的許多 其他變更形式。 表紙張尺度適用中S國家標準(CNS) Α4規格(210X297公釐) 24 裝:----------------、玎......................線 ί請先閲讀背面之注念事项再場寫本頁) 550570 A7 B7 五、發明説明(21 ) 元件編號對照 2…裝置 44b…第二相鄰緣 10…記憶卡 50…基質 12···Ι/0界面連接器 55…接觸元件 14…界面暨控制電路 60…行線 16…内部界面 62…列線 20…可移動式記憶體模組 64…熔線元件 22…層壓薄層 66…二極體元件 25…記憶體元件陣列 75…半導體薄層 26…記憶體元件 90…二極體 30…定址電子電路 102…最外層 30a···列mux/demux電路 104…記憶體堆疊 30b· · ·行mux/demux 電路 106···反射性塗敷層 40…輸入/輸出(I/O)引線 110···圖素部分 40a···列I/O引線 112.113…圖素解析度尺寸 40a.40b· · ·邊緣 114…位元解析度或節距 40b.··行I/O引線 118…熔線元件 42…接點墊 44a.··第一相鄰緣 122·124·126·128···顯示處 (請先閱讀背面之注意事項再填寫本頁) 衣紙張尺度迫用中國國家標準(CNS) A4規格(210X297公釐) 25

Claims (1)

  1. 一種用以記錄、 其係包括: 定址及讀η料之電氣可定址式裝置, (20), 和 -具有多層(22)之資料儲存媒體的儲存陣列楛电 每一此等薄層(22),係被安置在-基質⑼)上面: 一電氣標示裝置(25),其係與上述之儲存陣列模組 二〇)的至少一薄層(22)相聯結,以提供-可指示預先選 疋之資訊的顯示。 2·=請專利範圍第丨項之電氣可定址式裝置,其中之電 孔仏不裝置(25),係包括上述資料儲存媒體之薄層的至 乂顯不層(102),此顯示層(1〇2),係可部份地做視覺 上之改變’以提供其之顯示。 3·如申請專利範㈣2項之電氣可定址式裝置,其中之顯 示層(102),係進-步包括多數之多重狀態的資訊健存 7L件(26),彼等各係代表至少一資料位元之值,其中之 母一貢訊儲存元件(26)的視覺外觀,係依據此資訊儲存 元件(26)之狀態而變化。 4·如申請專利範圍第丨項之電氣可定址式裝置,其中之資 訊儲存元件(26),各係進一步包括一多重狀態之電氣裝 置(64·66) ’其係依據上述資料位元之值而改變其狀熊, 以及係具有一依據此等電氣裝置(64·66)之狀態的可變 視覺外覲。 :>·如申請專利範圍第4項之電氣可定址式裝置,其中之電 氣裝置(64·66)’係包括一視覺·標記,其係於此裝置之狀 衣紙張尺度適用中國國家標準(CNS) Α4規格(210X297公爱) 26 550570 六、申請專利範圍 悲業已改變時受到激勵,藉以改變此電氣裝置之視覺外 觀。 6.如申請專利範圍第2項之電氣可定址式裝置,其中之顯 示層(102),係包括上述儲存陣列單元之一最外層,以 及係進一步包括一在上述儲存陣列單元(2〇)之顯示層 (102)與其次一薄層(22)間的反射性薄層(1〇6)。 7·如申請專利範圍第3項之電氣可定址式裝置,其中之每 一資訊儲存元件的視覺外覲,係藉由改變上述資訊儲存 元件之不透明度或反射率或色彩而改變。 8· —可標示一用以記錄、定址及讀取資料及具有一附有多 層各在一基質(5〇)上面之資料儲存媒體(22)的儲存陣 列單元(20)之電氣可定址式裝置的内容之方法,此方法 係包括選擇上述資料儲存媒體之至少一最外層(1〇2), 以做為一顯示層;以及係以電氣方式將資料儲存在此最 外層(102)上面,以提供一可指示其預先選定之資訊的 顯示。 9.如申請專利範圍第8項之標示方法,以及係進—步包括 在上述儲存陣列單元之顯示層(102)與其餘薄層(22)間 的界面處之反射性薄層(106)。 如申明專利範圍第8項之標示方法,其中之顯示,係指 示任心預先選疋之資讯,其係包括但不限於上述可指示 緒存陣列單元内業已記錄有資料之量的資料或資訊之 内容有關的資訊。 衣紙張尺歧财晒綠準(㈣A4祕⑽χ297公⑻
TW091103338A 2001-03-07 2002-02-25 Apparatus and methods for marking content of memory storage devices TW550570B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/800,559 US6817531B2 (en) 2001-03-07 2001-03-07 Apparatus and methods for marking content of memory storage devices

Publications (1)

Publication Number Publication Date
TW550570B true TW550570B (en) 2003-09-01

Family

ID=25178713

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091103338A TW550570B (en) 2001-03-07 2002-02-25 Apparatus and methods for marking content of memory storage devices

Country Status (7)

Country Link
US (1) US6817531B2 (zh)
EP (1) EP1239491B1 (zh)
JP (1) JP2002324010A (zh)
KR (1) KR100823788B1 (zh)
CN (1) CN1279542C (zh)
DE (1) DE60201135T2 (zh)
TW (1) TW550570B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5673218A (en) 1996-03-05 1997-09-30 Shepard; Daniel R. Dual-addressed rectifier storage device
US6956757B2 (en) * 2000-06-22 2005-10-18 Contour Semiconductor, Inc. Low cost high density rectifier matrix memory
CN100435347C (zh) * 2000-09-27 2008-11-19 Nup2公司 半导体器件的制造
US6791114B2 (en) * 2001-07-12 2004-09-14 Intel Corporation Fused passive organic light emitting displays
GB0118183D0 (en) * 2001-07-26 2001-09-19 Koninkl Philips Electronics Nv Device comprising of an array of pixels
SG111069A1 (en) * 2002-06-18 2005-05-30 Micron Technology Inc Semiconductor devices including peripherally located bond pads, assemblies, packages, and methods
US7409477B2 (en) * 2003-09-03 2008-08-05 Hewlett-Packard Development Company, L.P. Memory card having a processor coupled between host interface and second interface wherein internal storage code provides a generic interface between host interface and processor
US7114015B2 (en) * 2003-09-03 2006-09-26 Seagate Technology Llc Memory card having first modular component with host interface wherein the first modular is replaceable with a second modular component having second host interface
SG120123A1 (en) * 2003-09-30 2006-03-28 Micron Technology Inc Castellated chip-scale packages and methods for fabricating the same
KR100934918B1 (ko) * 2004-12-13 2010-01-06 도쿄엘렉트론가부시키가이샤 식별 코드를 갖는 반도체 칩, 그 칩의 제조 방법, 및반도체 칩 관리 시스템
KR100692932B1 (ko) * 2005-09-01 2007-03-12 유니온스틸 주식회사 자기세정 가전용 칼라강판 및 그의 제조방법
US7813157B2 (en) * 2007-10-29 2010-10-12 Contour Semiconductor, Inc. Non-linear conductor memory
US20090225621A1 (en) * 2008-03-05 2009-09-10 Shepard Daniel R Split decoder storage array and methods of forming the same
WO2009149061A2 (en) * 2008-06-02 2009-12-10 Contour Semiconductor, Inc. Diode decoder array with non-sequential layout and methods of forming the same
US8325556B2 (en) * 2008-10-07 2012-12-04 Contour Semiconductor, Inc. Sequencing decoder circuit
US8574992B2 (en) * 2011-09-22 2013-11-05 Macronix International Co., Ltd. Contact architecture for 3D memory array
US9214351B2 (en) 2013-03-12 2015-12-15 Macronix International Co., Ltd. Memory architecture of thin film 3D array

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3611319A (en) * 1969-03-06 1971-10-05 Teledyne Inc Electrically alterable read only memory
US3763468A (en) 1971-10-01 1973-10-02 Energy Conversion Devices Inc Light emitting display array with non-volatile memory
US3795847A (en) * 1973-03-26 1974-03-05 Gen Electric Method and apparatus for storing and transferring information
JPS5763854A (en) * 1980-10-07 1982-04-17 Toshiba Corp Semiconductor device
US4729030A (en) * 1983-12-05 1988-03-01 New York Institute Of Technology Noise reduction in video display apparatus
JPS6258673A (ja) * 1985-09-09 1987-03-14 Fujitsu Ltd 半導体記憶装置
CN1013528B (zh) 1987-05-09 1991-08-14 株式会社半导体能源研究所 铁电液晶数据存储卡
US5034736A (en) * 1989-08-14 1991-07-23 Polaroid Corporation Bistable display with permuted excitation
US5049728A (en) * 1990-04-04 1991-09-17 Rovin George H IC card system with removable IC modules
US5761655A (en) * 1990-06-06 1998-06-02 Alphatronix, Inc. Image file storage and retrieval system
US5786827A (en) * 1995-02-21 1998-07-28 Lucent Technologies Inc. Semiconductor optical storage device and uses thereof
JPH10187914A (ja) * 1996-12-24 1998-07-21 Sony Corp データ記録媒体、記録再生システムおよび残量表示方法
US5969720A (en) * 1997-03-07 1999-10-19 International Business Machines Corporation Data processing system and method for implementing an informative container for a file system
US5835429A (en) * 1997-05-09 1998-11-10 Lsi Logic Corporation Data retention weak write circuit and method of using same
US5905670A (en) * 1997-05-13 1999-05-18 International Business Machines Corp. ROM storage cell and method of fabrication
NO972803D0 (no) 1997-06-17 1997-06-17 Opticom As Elektrisk adresserbar logisk innretning, fremgangsmåte til elektrisk adressering av samme og anvendelse av innretning og fremgangsmåte
US5982397A (en) * 1997-11-14 1999-11-09 Philips Electronics North America Corporation Video graphics controller having locked and unlocked modes of operation
US5912839A (en) 1998-06-23 1999-06-15 Energy Conversion Devices, Inc. Universal memory element and method of programming same
US6034882A (en) 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6178132B1 (en) * 1999-09-09 2001-01-23 Macronix International Co., Ltd. Non-volatile integrated circuit having read while write capability using one address register

Also Published As

Publication number Publication date
DE60201135D1 (de) 2004-10-14
JP2002324010A (ja) 2002-11-08
KR20030009075A (ko) 2003-01-29
EP1239491A1 (en) 2002-09-11
US20020126526A1 (en) 2002-09-12
US6817531B2 (en) 2004-11-16
EP1239491B1 (en) 2004-09-08
DE60201135T2 (de) 2005-10-13
CN1374661A (zh) 2002-10-16
CN1279542C (zh) 2006-10-11
KR100823788B1 (ko) 2008-04-21

Similar Documents

Publication Publication Date Title
TW550570B (en) Apparatus and methods for marking content of memory storage devices
CN100583287C (zh) 包含交叉点电阻元件的交叉点存储器阵列的寻址电路
US6646912B2 (en) Non-volatile memory
US6385075B1 (en) Parallel access of cross-point diode memory arrays
US6567295B2 (en) Addressing and sensing a cross-point diode memory array
KR20030014572A (ko) 고체 반도체 장치
CA2424211A1 (en) A memory device
US6857054B2 (en) Write-once memory storage device
US6478231B1 (en) Methods for reducing the number of interconnects to the PIRM memory module
US6744681B2 (en) Fault-tolerant solid state memory
US20090262563A1 (en) Memory device capable of one-time data writing and repeated data reproduction, and method and display apparatus for operating the memory device
US6594171B1 (en) Memory systems and methods of making the same
US20030107917A1 (en) Diode decoupled sensing method and apparatus
US20030133023A1 (en) Reusable camera
US6535418B2 (en) Optically programmable address logic for solid state diode-based memory
US20040160844A1 (en) Address structure and methods for multiple arrays of data storage memory
JP4287258B2 (ja) Icカードの発行処理方法、およびicカード用icモジュール、icカード
Shamir New technologies for records management
CN101211419A (zh) 电熔丝条码结构及其使用方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees