KR100823788B1 - 전기적으로 어드레싱 가능한 장치와 장치의 콘텐츠 마킹방법 - Google Patents

전기적으로 어드레싱 가능한 장치와 장치의 콘텐츠 마킹방법 Download PDF

Info

Publication number
KR100823788B1
KR100823788B1 KR1020020011850A KR20020011850A KR100823788B1 KR 100823788 B1 KR100823788 B1 KR 100823788B1 KR 1020020011850 A KR1020020011850 A KR 1020020011850A KR 20020011850 A KR20020011850 A KR 20020011850A KR 100823788 B1 KR100823788 B1 KR 100823788B1
Authority
KR
South Korea
Prior art keywords
data
memory
display
layer
information
Prior art date
Application number
KR1020020011850A
Other languages
English (en)
Other versions
KR20030009075A (ko
Inventor
타우시그칼피
호간조쉬엔
엘더리챠드이
Original Assignee
휴렛-팩커드 컴퍼니(델라웨어주법인)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 휴렛-팩커드 컴퍼니(델라웨어주법인) filed Critical 휴렛-팩커드 컴퍼니(델라웨어주법인)
Publication of KR20030009075A publication Critical patent/KR20030009075A/ko
Application granted granted Critical
Publication of KR100823788B1 publication Critical patent/KR100823788B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/04—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using optical elements ; using other beam accessed elements, e.g. electron or ion beam
    • G11C13/047—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using optical elements ; using other beam accessed elements, e.g. electron or ion beam using electro-optical elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links

Landscapes

  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)

Abstract

데이터를 기록하고, 어드레싱하고, 판독하기 위한 전기적으로 어드레싱 가능한 장치는 다수층의 데이터 저장 매체를 구비한 저장 어레이 모듈(20)을 포함한다. 저장 어레이 모듈(20)의 저장 매체층 중 적어도 하나에 전기적 마킹 장치(25)가 배치되어, 저장 어레이 모듈(20)에 저장된 데이터 콘텐츠의 속성 등과 같은 임의의 사전 선택형 정보를 표시하는 디스플레이를 제공한다. 전기적 마킹 장치(25)는 일부 시각적으로 변경되어 데이터 콘텐츠의 주제 및 이름과 이용된 메모리 저장 장치의 양을 디스플레이 하는 등 정보의 디스플레이를 제공하는 디스플레이층(102)으로서 기능하는 적어도 하나의 층을 포함할 수 있다. 디스플레이층(102)은 다수의 정보 저장 소자(26)를 포함하며, 그 소자 각각은 적어도 하나의 데이터 비트 값을 표시하고, 각각의 정보 저장 소자(26)의 시각적 외형은 데이터 비트의 값에 따라서 변화된다.
본 발명은 또한 데이터를 기록하고, 어드레싱하고, 판독하기 위하여 이용되고 다수층(22)의 저장 어레이 모듈(20)을 갖는 데이터 저장 매체를 구비한 전기적으로 어드레싱 가능한 장치의 콘텐츠를 마킹하는 방법을 제공한다. 본 방법은 데이터 콘텐츠를 표시하는 최외곽층(102)에 데이터를 저장하여 그 저장 어레이 모듈(20) 상에 저장된 데이터 콘텐츠의 속성 등과 같은 사전 선택형 정보의 디스플레이를 제공하는 단계를 포함한다.

Description

전기적으로 어드레싱 가능한 장치와 장치의 콘텐츠 마킹 방법{APPARATUS AND METHODS FOR MARKING CONTENT OF MEMORY STORAGE DEVICES}
도 1은 본 발명의 실시예에 따르는 재기록 불능 메모리 시스템의 블록도,
도 2는 그 메모리 모듈의 일반적 구조를 도시하는 재기록 불능 메모리 시스템의 개략적 블록도,
도 3은 본 발명의 실시예에 따라서 구성된 재기록 불능 메모리 모듈의 절단형 등각도(cut-away isometric view),
도 4는 본 발명의 일실시예를 구현하기에 적합한 교차점 메모리 소자를 도시하는 도면,
도 5는 교차점 어레이 메모리 유닛 셀의 단순화된 평면도,
도 6은 그 어드레싱 메모리 소자를 설명하기 위한 재기록 불능 메모리 어레이를 도시하는 도면,
도 7은 본 발명의 실시예에 따르는 재기록 불능 메모리 모듈에서의 계층 분해 조립도(exploded view),
도 8은 도 7의 메모리 모듈의 디스플레이층의 픽셀 부분의 단순한 레이아웃을 도시하는 도면,
도 9는 도 7의 메모리 모듈의 디스플레이층의 픽셀에 대하여 서로 다른 그레이 명암을 연속적으로 도시하는 도면.
도면의 주요 부분에 대한 부호의 설명
10 : 메모리 카드 12 : 입출력 인터페이스 연결기
14 : 인터페이스 및 제어 회로 16 : 내부 인터페이스
20 : 메모리 모듈 25 : 메모리 어레이
본 발명은 디지털 메모리 회로(digital memory circuit)에 관한 것이다. 보다 구체적으로, 본 발명은 정보 저장 유닛(information storage unit) 내에 저장된 데이터 콘텐츠(content) 등의 정보를 제공하기 위한 전기적 마킹(electrical marking)을 포함하는 정보 저장 유닛을 제공하는데 관련된다.
근래 많은 소비자 장치(consumer device)들은 매우 많은 양의 디지털 데이터를 발생 및/또는 이용하도록 구성되어 있다. 스틸(still) 사진 및/또는 동작(moving) 사진용 휴대용 디지털 카메라는, 예컨대, 이미지를 나타내는 많은 양의 디지털 데이터를 발생시킨다. 각 디지털 이미지는 수 메가바이트까지의 데이터 저장 장치를 필요로 할 수 있으며, 카메라 내에서 그러한 저장 장치가 이용 가능해 야 한다. 이러한 유형의 데이터 저장 애플리케이션에 대비하기 위하여, 그 저장 메모리는 약 10MB에서부터 수백 기가바이트(GB)에 이르기까지 충분한 용량에 대하여 그 비용은 비교적 낮아야 한다. 또한 저장 메모리는 휴대용 배터리로 전력이 공급되는 동작 환경에 잘 대처하도록 전력 소비가 낮고(예컨대 << 1 와트(Watt)) 비교적 견실한(rugged) 물리적 특성을 가져야 한다. 기록보전 저장(archival storage)을 위하여, 데이터는 메모리에 일회 기록되기만 하면 된다. 바람직하게, 메모리는 짧은 액세스 시간(access time)(대략 수 밀리 초)과 적절한 전송율(moderate transfer rate)(예컨대, 20Mb/s)을 가져야 한다. 또한, 바람직하게, 저장 메모리는 PCMCIA 또는 콤팩트 플래시 카드(Compact Flash card)와 같은, 업계 표준 인터페이스로 패키지될 수 있어야 한다.
재기록 불능 콤팩트 정보 저장의 일형태가 2000년 4월 25일에 Gudesen 등에게 허여된 미국 특허 제 6,055,180호에 설명되어 있는데, 여기서는 직각으로 배치된 도전체 사이의 계층에 개별적으로 어드레스 가능한 셀의 행렬이 제공된다. 셀은 교차점 다이오드(cross-point diode), OLED, 쌍안정 액정 소자(bistable liquid crystal element) 또는 기타 열 및/또는 광선으로 상태를 변화시키는 장치로 구성될 수 있다.
고밀도 기록보전 저장을 제공하기 위한 휴대용 장치에 있어서의 또 다른 애플리케이션은 본 명세서에서 참조로써 인용되고 있는, "Write-Once Memory"라는 명칭의 계류 중인 미국 특허 출원 제______________호(HP사 사건 번호 10002367호)에서 설명되고 있다. 그 명세서에서 설명되고 있는 메모리 시스템(저가의 견실한 휴 대용 메모리라고 지칭됨)은 저렴한 비용으로 기록보전 저장을 위한 고밀도 재기록 불능 메모리를 제공하는데 조력한다. 이는 실리콘 기판(silicon substrate)을 피하고, 처리 복잡도(process complexity)를 최소화하고, 면적 밀도(areal density)를 낮춤으로써 부분적으로 실현된다. 메모리 시스템은 플라스틱 기판 상에 구성된 집적 회로층의 적층 스택(laminated stack)으로 형성된 메모리 모듈을 포함한다. 각 계층은 교차점 다이오드 메모리 어레이를 포함하고, 그 어레이에 저장된 데이터를 감지하는 동작이 메모리 모듈에서 멀리 떨어져 있는 별도의 집적 회로에 의하여 수행된다.
PIRM 메모리가 비교적 저렴하기 때문에, 사용자는 다양한 콘텐츠가 저장된 대규모 PIRM 모듈을 쉽게 얻을 수 있을 것이다. 모듈을 완전한 디렉토리 리스트(complete directory list)로 적용할 필요없이 피상적 레벨(cursory level)에서 그 모듈의 콘텐츠를 브라우징(browse)하는 것이 유용하다.
따라서, 디스플레이 수단은 사용자에게 메모리 모듈의 콘텐츠를 알려줄 필요가 있다. 전형적으로 디스플레이가 메모리 모듈에 저장되어 있는 데이터의 속성을 제공하도록 하는 것이 중요하다. 디스플레이는 저장된 콘텐츠와 관련하여 그 타이틀과, 생성 날짜와, 위치와, 데이터 유형과, 소유자와, 기타 설명 정보를 포함할 수 있다. 디스플레이는 또한 이용된 메모리 모듈 부분의 디스플레이를 제공하여야 하는데, 이는 수리적으로, 그래픽으로, 또는 기타 임의의 가시적 수단으로 표시될 수 있다. 바람직하게, 이용된 메모리 양에 관한 디스플레이 정보는 저장된 데이터의 양이 변화함에 따라 변형될 수 있다.
콘텐츠 정보를 포함하고 있는 저장 장치를 레이블링(labeling)하기 위한 종래의 해결책은 모두 단점을 가지고 있다. 손으로 쓴 뒷면 접착 레이블(hand-written adhesive backed label)은 또한, 플로피 디스크(floppy disc), 백업 테이프(backup tape), 콤팩트디스크(compact disc) 등과 같은 기록 매체에 공통으로 이용된다. 이러한 방법은 유연성 있고 간단하지만, 그 해상도가 사용자 서체에 따라서 제한되고, 그 정확도는 흐름을 유지하고자 하는 사용자의 노력에 의존한다.
사진 필름 레이블링은 노출 날짜를 원판(negative) 상에 직접 프린트하는 작은 LED 어레이에 의하여 이루어질 수 있다. 이러한 방법은 이미지 품질을 손상시키고 피상적 브라우징을 할 수 없게 한다. 사진 프린트(photo print)의 뒷면에 프린팅하는 것은 그 정보를 보다 접근 가능하게 하지만, 프린트 날짜가 그 사진이 찍혀진 날짜와 같지는 않을 것이다. APS 사진 필름은 원판 상에 다른 형태의 메타 데이터(meta-data)를 기록하기 위하여 필름 상에 자기 테입 줄무늬(magnetic tape stripe)를 포함한다. 그러나, 스캐너없이 브라우징은 곤란하다.
선형 테입 개방 포맷(linear tape open format)을 위한 테입 카트리지(tape cartridge)는 진단(diagnostic) 및 원 디렉토리(crude directory) 정보를 위하여 적은 양의 비휘발성 고체 메모리(nonvolatile solidstate memory)를 제공한다. 이러한 방법은 전체 테입을 로드(load)하고 스캔(scan)하지 않을 수 있게 하지만, 여전히 기계에 의하여 판독만 할 수 있다.
재기록 가능(rewritable) CD 및 판독 가능(readable) CD는 다수의 콘텐츠 레이블링 방법(가장 간단한 방법은 디스크 상에 손으로 레이블을 기록하는 것)을 갖 는다. 이와 달리, 플라스틱 저장 케이스(plastic storage case)가 콘텐츠 정보와 더불어 프린트형 시트 라이너(printed sheet liner)를 포함할 수 있다. 그러나, 이러한 케이스 라이너를 생성하는 것은 곤란한 일이고 그 케이스로부터 쉽게 분리될 수 있다. 또한, CD는 뒷면에 직접 레이블링될 수 있으나, 복잡한 처리가 요구된다.
기록 매체의 이용량을 표시하기 위한 종래 시스템은 또한 그 한계를 가진다. CD-R 장치에서는 기록 영역에서 디스크의 반사도(reflectivity)가 약간 변화하는 것을 관찰하는 방법을 제공한다. 그러나, 이러한 방법은 그 변화가 매우 조금이어서 차이를 결정하는데 좋은 광선이 필요로 된다. APS 사진 필름은 필름이 노출되지 않았는지, 부분적으로 노출되었는지, 완전치 노출되었는지, 또는 완전히 노출되고 처리되었는지를 나타내는 외부적으로 관찰 가능한 고지기(annunciator)를 제공한다. 이러한 유용한 방법에도 불구하고, 그 시스템을 구현하기 위한 비용은 필름 카세트의 복잡도를 유발하며 카메라가 노출되지 않은 필름을 검출하도록 요구한다.
따라서, 메모리 모듈이 이용된 범위(extent)와 모듈의 콘텐츠에 관한 디스플레이 정보를 제공하기 위하여 전기적으로 레이블링하는 고밀도의, 포터블 일회용 메모리 모듈(electrically labeling high density, portable and disposable memory)이 필요로 된다. 그러한 레이블링은 자동으로 수행되어야 하고, 쉽게 식별할 수 있어야 하며 다양한 정보를 디스플레이할 수 있다. 그러한 디스플레이는 또한 이용된 메모리 및/또는 여전히 이용 가능한 메모리의 양을 명확하게 표시해야 한다.
본 발명은 데이터를 기록하고, 어드레싱하고, 판독하기 위하여 전기적으로 어드레스 가능한 장치를 포함하는데, 이는 다수층의 데이터 저장 매체(각 층은 기판 상에 배치됨)로 구성된 저장 어레이 유닛(storage array unit)을 포함하며, 그 저장 어레이 유닛 상에 저장된 데이터 콘텐츠의 속성(nature) 등의 사전 선택형(pre-selected) 데이터 또는 정보를 표시하는 디스플레이를 제공하기 위한, 저장 어레이 유닛의 저장 매체의 적어도 하나의 계층상의 전기적 마킹 장치를 포함한다.
일실시예에서, 전기적 마킹 장치는, 데이터 콘텐츠의 주제와 이름 그리고 이용된 저장 메모리 양의 디스플레이와 같은, 정보 디스플레이를 제공하도록 일부 시각적으로 변경된 적어도 하나의 디스플레이 계층을 포함한다.
디스플레이 계층은 다수의 정보 저장 셀(각각은 적어도 하나의 데이터 비트 값을 표시함)을 포함하는데, 정보 저장 셀의 외관상 모습은 정보 셀의 상태에 따라서 변화한다. 각 셀은 데이터 비트의 값에 따라서 그 상태를 변화시키는 다수 상태의 전기적 장치(multiple state electrical device)이며, 그 전기적 장치의 상태에 따라서 부전도성(opacity), 컬러(color) 및/또는 반사도(reflectivity)가 변화한다. 적합한 셀은 전기적 퓨즈(그 퓨즈가 절단되었는지에 따라서 부전도성이 변화되는 전기적 퓨즈나 그 퓨즈가 절단되었음을 표시하는 내장형 마커(built-in marker)를 가지는 전기적 퓨즈)로 구성된다. 바람직하게, 디스플레이층은 저장 어레이 유닛의 최외곽(outermost) 층 중 하나로 구성된다. 바람직하게 저장 어레이 는 또한 저장 어레이 유닛 내의 다음 층과 디스플레이층 사이에 반사층을 포함한다.
본 발명의 또 다른 실시예에서, 저장 어레이 장치의 각 계층은 실제적으로 투명한 기판 상에 배치되고, 그 전기적 마킹 장치는 저장 어레이 유닛을 가로질러 순차적 방식으로 저장 어레이 유닛 상에 데이터를 저장하기 위하여 어드레싱 장치를 포함하고 있다. 저장 어레이 장치는 저장 어레이 유닛의 각 층상의 대략 동일한 위치에서 대응하는 데이터 어드레스(corresponding data address)를 가지며 어드레싱 장치는 각 층상의 대략 동일한 위치에서 다수층의 저장 어레이 유닛 상에 데이터를 저장한다. 반사층은 저장 어레이 유닛의 최외곽층 중 적어도 하나에 제공될 수 있다. 디스플레이는 데이터가 기록된 메모리 모듈의 양을 표시한다.
또 다른 실시예는 데이터를 기록하고, 어드레싱하고, 판독하는데 이용될 수 있고 다수층의 데이터 저장 매체를 구비한 전기적으로 어드레스 가능한 장치의 콘텐츠를 마킹하는 방법을 제공한다. 본 방법은 데이터 콘텐츠를 표시하는 최외곽 층상에 데이터를 저장하여 그 저장 어레이 유닛에 저장된 데이터 콘텐츠의 속성을 표시하는 디스플레이를 제공하는 단계를 포함한다. 바람직하게 최외곽층 및 저장 어레이 유닛의 나머지 층의 인터페이스에 반사 코팅(reflective coating)이 제공된다. 디스플레이는, 데이터 콘텐츠의 주제 및 이름과 데이터가 기록된 저장 어레이 유닛의 양에 관한 정보를 포함하는(그러나 이에 제한되지는 않음) 임의의 사전 선택형 정보를 표시할 수 있다.
본 발명의 또 다른 특징 및 이점은, 첨부 도면을 참조하여 본 발명의 원리를 예로써 설명하고 있는 다음의 상세한 설명으로 더욱 명백해질 것이다.
재기록 불능 메모리 회로와, 저장 시스템과, 어드레싱 및 감지(sensing) 회로와 그러한 회로 및 시스템을 생성하고, 구현하며, 이를 이용하는 방법이 본 명세서에서 설명되고 있다. 다음의 상세한 설명에서는, 설명을 위하여, 특정한 명칭 및 특정한 구현 세부 사항이 본 발명의 철저한 이해를 제공하도록 설정된다. 그러나, 당업자라면 본 발명을 실시하기 위하여 이들 특정한 세부 사항이 반드시 요구되지는 않는다는 점을 알 것이다.
다음의 설명에 있어서, "데이터"가 언급되는 경우 그 "데이터"는 문맥에 따라서 다양한 방식으로 표시될 수 있음이 분명하다. 예시적으로, 메모리 셀에서의 "데이터"는 전압 레벨이나, 자기 상태, 또는 예컨대 전압이나 전류 레벨과 같은 측정 가능한 효과(measurable effect) 또는 감지 회로에 대한 변화를 가져오는 전기적 저항 등의 물리적 특성 등에 의하여 표시될 수 있다. 반면, 그 데이터는 버스 에 있거나 송신 중인 동안 전류 또는 전압 신호의 형태일 수 있다. 또한, 본 명세서에서는 대부분의 경우 "데이터"는 성질상 주로 이진수(binary)인데, 이진수는 편의를 위하여 "0"과 "1"의 상태로 표시되는 것으로 언급될 수 있으나, 실제 그 이진 상태는 상대적으로 서로 다른 전압, 전류, 저항 등으로 표시될 수 있음이 분명할 것이며 특정한 경우 실제 표현이 "0" 또는 "1"을 나타내는지는 일반적으로 중요하지 않다.
본 발명은 메모리 저장 어레이의 콘텐츠를 마킹하기 위한 장치 및 방법을 포함한다. 본 발명의 바람직한 실시예는, 전술한 계류 중인 미국 특허 출원에서 설명되는 메모리 시스템에서 이용되는 유형의 교차점 다이오드 메모리 어레이의 문맥에서 논의될 것이다. 본 발명에 대한 철저한 이해를 제공하기 위하여, 다음의 상세한 설명은, 그러한 메모리 시스템의 문맥에서 제시될 것이지만, 당업자라면 본 발명이 개시된 구조의 애플리케이션으로 제한되지 않는다는 점을 알 것이다.
재기록 불능 메모리 시스템
특히 디지털 카메라 및 휴대용 디지털 오디오 장치 등과 같은 애플리케이션에서의 데이터 저장에 유용한 저렴하고 견실한 포터블 메모리(portable, inexpensive, rugged memory : PIRM) 시스템은 도 1에서 블록도 형태로 도시되어 있는 메모리 카드(memory card)(10)로써 구현된다. 메모리 시스템은 업계 표준 포터블 인터페이스 카드(예컨대, PCMCIA 또는 CF)로 통합되어 그러한 인터페이스를 구비한 기존의 제품 및 미래의 제품에 이용될 수 있다. 메모리 카드(10)는 카드(10)와 카드가 연결될 장치(2) 사이에서 통신이 이루어지는 I/O 인터페이스 연결기(I/O interface connector)(12)를 구비한다. 인터페이스 연결기는 제거 가능한 메모리 모듈(removable memory module)(20)로 연결된 인터페이스 및 제어 회로(interface and control circuit)(14)에 연결된다. 메모리 모듈(20)은 일부 검출(detection) 기능과, 기록 인에이블링(write enabling) 기능, 어드레싱 기능을 포함하는, 재기록 불능 데이터 저장을 위한 회로를 제공한다. 인터페이스 및 제어 회로(14)는 각각의 제거 가능한 메모리 모듈(20)마다 카드에 수용되는 경우 제어와, 인터페이스와, 검출과, 에러 교정 코딩(ECC) 등을 위한 회로를 포함한다. 메모리 모듈(20)은 메모리 카드에서 소켓(socket) 등에 포함되며, 그로부터 제거될 수도 있고 또 다른 메모리 모듈(20)로 교체될 수도 있다. 메모리 카드에 수용되는 경우, 메모리 모듈(20)은 내부 인터페이스(internal interface)(16)를 통하여 인터페이스 및 제어 회로(14)로 연결된다.
재기록 불능 데이터 저장이란 데이터가 실제로 메모리에 일회만 기록될 수 있고 그런 다음 변화하지 않고 유지된다는 것을 의미한다. 많은 형태의 재기록 불능 메모리에 있어서 그 내부에 저장된 데이터가 처음에 기록된 다음 전혀 변화될 수 없다는 것은 엄격히 진실이 아니지만, 일반적으로는 당업자에게 분명한 바와 같이 임의로 변화될 수는 없다. 예컨대, 대부분의 재기록 불능 메모리는 제 1 바이너리 상태(예컨대, 바이너리 데이터 "0"을 표시함)에 있는 각각 메모리 셀로 제조되고 기록 과정동안 선택된 메모리 셀이 제 2 바이너리 상태(예컨대, 바이너리 데이터 "1"을 표시함)로 변화된다. 제 1 바이너리 상태에서 제 2 바이너리 상태로 메모리 상태가 변화하는 것은 대개 비가역적(irreversible)이며, 따라서 일단 데이터 "1"이 기록되면 다시 데이터 "0"으로 변화될 수 없다. 이는 저장 데이터가 메모리에 기록된 다음 그 저장 데이터에 대하여 일어날 수 있는 변화를 제한하며, 부정 데이터(arbitrary data)는 일회만 기록될 수 있고 그런 다음 단지 데이터 "0"은, 예컨대, 데이터 "1"로 변화될 수 있으나 그 반대 방향의 변화는 불가능하다.
메모리 모듈(20)이 재기록 불능 메모리를 포함하므로, 이는 일단 저장된 데 이터는 보존되는 기록보전 데이터 저장에 적합하다. 이러한 점은 사진 필름과 다소 유사한데, 사진이 그 사진 필름 상에 한번 저장되면, 현상된 필름은 영구적 기록으로 유지된다. 그러므로, 일단 메모리 모듈(20)이 데이터로 그 용량을 가득 채우면, 데이터를 더 저장하기 위하여 또 다른 메모리 모듈이 필요로 된다. 장치(2)에서 전체 메모리 카드(10)를 간단하게 교체하는 것이 가능할 것이나, 이는 메모리 카드 구조뿐만 아니라 인터페이스 및 제어 회로도 메모리 모듈과 함께 보존될 수 있음을 의미한다. 데이터 저장 비용을 줄이기 위하여, 재사용 가능하고 비교적 비싼 메모리 시스템 소자가 실제 저장 메모리에 영구적으로 결합되지 않는 것이 바람직하며, 바람직한 실시예에서는 그러한 이유에서 메모리 모듈(20)이 메모리 카드(10)로부터 제거 가능하다. 그러므로, 대량의 메모리 카드(10)는 하나 만에 대한 비용으로 가능하고, 그에 삽입될 메모리 모듈(20)은 이하에서 더 설명되는 바와 같이 저렴하게 제조된다.
재기록 불능 메모리 모듈
인터페이스 및 제어 회로(14)에 연결된 메모리 모듈(20)의 블록도가 도 2에 도시되어 있다. 주어진 베이스(base) 영역에 대하여 메모리 모듈의 저장 용량을 증가시키기 위하여, 모듈(20)은 적층 계층(a stack of laminated layer)(22)으로 구성된다. 각 층(22)은 데이터를 저장하는 메모리 소자의 어레이(25)를 포함한다. 또한 각 층은 메모리 시스템 내부 인터페이스(16)를 통하여 각 메모리 어레이를 인터페이스 및 제어 회로(14)로 연결하는 어드레싱 회로(addressing circuit)(30)를 포함한다. 각 층의 어드레싱 회로는 메모리 모듈층 사이에서 보다 적은 도전체 상호 연결을 인에이블하며, 이로써 제조가 용이해지고 또한 비용이 저렴해진다.
도 3은 메모리 모듈(20)의 절단형 등각도로서, 메모리 모듈내에서 가능한 회로 및 계층들의 물리적 배열을 도시하고 있다. 각 계층(22)은 기판(50)위에 형성된 메모리 어레이(25)와 어드레싱 회로(30)를 포함한다. 메모리 어레이(25)는 메모리 소자(26)의 행렬을 포함한다. 어드레싱 회로(30)는 메모리 어레이(25)의 각 직각 에지에 인접하여 배치된 열 및 행 멀티플렉싱/디멀티플렉싱(mux/demux) 회로 부분을 포함한다. 입/출력(I/O) 리드(lead)(40)가 또한 제조 과정 동안 기판 상에 형성된다. 메모리 모듈(20)에서, 행 I/O 리드(40a)는 행 mux/demux 회로(30a)로부터 기판 상의 제 1 인접 에지(44a)로 연장되고, 열 I/O 리드(40b)는 열 mux/demux 회로(30b)로부터 기판 상의 제 2 인접 에지(44b)로 연장된다. 각 리드(40)는, 기판(50)의 에지(40a,40b)에서 노출되는 부분인 각 접촉 패드(contact pad)(42)에서 종료된다.
다수의 계층(22)은 동일한 방향으로 스택되며 서로 포개어진다. 도전성 접촉 소자(conductive conduct element)(55)에 의하여 스택되어진 계층에서의 접촉 패드(42)의 노출된 부분에 대하여 전기적 접촉이 이루어지는데, 그 절단형 도면이 도 3에 부분적으로 도시되어 있다. 접촉 소자(55)는 메모리 모듈(20)의 측면을 따라서, 개개의 계층(22)의 평면을 가로질러 연장된다. 도시된 각 접촉 소자(55)는 스택 내 다수층의 각 접촉 패드에 대하여 전기적 접촉을 이룬다. 접촉 소자(55)는 메모리 시스템 내부 인터페이스(16)를 통하여 메모리 모듈(20)을 인터페이스 및 제 어 회로(14)로 연결하는데 이용될 수 있다.
메모리 모듈의 바람직한 구현에서, 각 층(22)에 대한 기판(50)은 폴리머 플라스틱 물질로 이루어진다. 집적 회로(예컨대, 메모리 어레이 및 어드레싱 회로)가 기판 상에 구성될 수 있는 처리 과정 및 메모리 모듈에 어셈블링 된 계층은 전술된 계류 중인 미국 특허 출원의 명세서에 상세히 설명되고 있다.
재기록 불능 메모리 어레이
메모리 소자(26)의 어레이(25)는 메모리 모듈(20)에서 각 층 상에 형성된다. 메모리 어레이는 각 열/행 교차부에 메모리 소자를 가지는 열 라인과 행 라인의 정칙 행렬로 구성된다. 도 4는 열 라인(60)과 행 라인(62)을 구비한 메모리 어레이(25) 일부분을 개략적으로 도시하고 있다. 각 열 라인과 행 라인 사이에 메모리 소자(26)가 연결되어 있는데, 이는 또한 도 4의 도면의 확장부에서 보다 상세히 도시된다. 메모리 어레이에 관한 바람직한 실시예에서, 각 메모리 소자(26)는 다이오드 소자(66)와 직렬로 연결된 퓨즈 소자(64)를 포함한다. 퓨즈 소자(64)는 메모리 소자의 실제 데이터 저장 효과를 제공하며, 다이오드(66)는 데이터를 기록하고 판독하기 위하여 행 및 열 라인을 이용해서 메모리 소자의 어드레싱을 촉진한다.
메모리 어레이(25)의 바람직한 동작은 다음과 같다. 제조시, 메모리 소자(26) 각각은 도전성 퓨즈 소자(64)를 포함한다. 퓨즈 소자의 도전 상태는 하나의 바이너리 데이터 상태, 즉 데이터 "0"을 나타낸다. 메모리 어레이에 데이터 를 기록하기 위하여, 데이터 "1"을 저장하고자 하는 각 메모리 소자가 열 및 행 라인을 통하여 어드레싱되고, 그 내부의 퓨즈 소자가 절단되어, 그 메모리 소자가 비도전 상태(nonconductive state)가 된다. 퓨즈 소자의 비도전 상태는 또 다른 바이너리 데이터 상태, 즉 데이터 "1"을 나타낸다. 퓨즈 소자의 절단은 비가역 동작(one-way operation)이고, 이는 앞서 논의된 바와 같이 메모리를 "재기록 불능" 저장 장치가 되도록 한다. 데이터 기록 동작(예컨대, 선택된 메모리 소자에 데이터 "1"을 기록함)은 선택된 행 라인을 통하여 선택된 열 라인으로, 예컨대 그 행/열 라인을 직접 연결하는 메모리 소자의 퓨즈를 절단하기에 충분한, 사전 결정된 전류를 인가함으로써 수행될 수 있다. 열 및 행 라인을 이용하여 메모리 소자를 어드레싱하고 메모리 소자가 도전 상태(데이터 "0")인지 비도전 상태(데이터 "1")인지를 감지함으로써 메모리 어레이로부터 데이터가 판독될 수 있다.
어레이의 각 메모리 소자(26)의 다이오드 소자(66)는 데이터를 기록하고 판독하기 위하여 열 및 행 라인을 이용하여 메모리 소자를 고유하게 어드레싱하는 것을 돕는다. 행/열 교차점 메모리 소자에서 다이오드가 없다면 주어진 열 라인과 행 라인 사이에 많은 메모리 소자를 통한 전류 경로가 있을 것이다. 그러나, 다이오드 소자는 각 메모리 소자를 통하여 일방향(one-way) 도전 경로를 형성하고, 단일 열 라인 및 단일 행 라인이 단일 메모리 소자를 고유하게 어드레싱하는데 이용될 수 있다. 즉, 하나의 행 라인으로부터 하나의 열 라인으로의 회로를 구성하는 것은 전류가 단일 메모리 소자만을 통과하도록 한다. 그 회로를 통하여 사전 결정된 "데이터 기록" 전류를 인가함으로써, 메모리 소자내의 퓨즈는 데이터 "0"을 데 이터 "1"로 변화시키도록 절단될 수 있다. 또한, 회로에서 저항을 감지함으로써 그 메모리 소자 퓨즈가 개방 회로가 되었는지 폐쇄 상태인지를 판정하는 것이 가능해지며, 이로써 데이터 "1" 또는 "0"이 판독된다.
그러므로, 다이오드(66)는 판독 및 기록 동작 동안 메모리 어레이내의 메모리 소자 사이에서 혼선 발생(incidence of cross-talk)을 줄인다. 또한, 다이오드의 비선형(non-linear) 전류-전압(I-V) 특성은 원격 감지(remote sensing) 및 코드 워드 어드레싱(code-word addressing)을 돕는, 데이터 감지 신호 대 잡음 비율(data sensing signal-to-noise ratio : SNR)을 개선한다. 메모리 모듈 내의 데이터는, 그 감지 회로가 별도의 집적 회로에 포함되어 있는 인터페이스 및 제어 회로(14) 내에 있으므로 원격으로 감지된다. 또한, 메모리 모듈(20)과 인터페이스 및 제어 회로(14) 사이에서 필요로 되는 연결의 수를 줄이기 위하여, 이하에서 설명되는 어드레싱 회로를 이용하여, 메모리 소자의 조합형 다이오드 논리 어드레싱(combinational diode logic addressing)이 채택된다.
본 명세서에서는 메모리 어레이가 때때로 그 구조의 관점에서 교차점 어레이 메모리라고 언급되고 있으며, 도 5는 바람직한 실시예에서의 메모리 어레이의 유닛 셀의 단순화된 평면도를 제공한다. 교차점 어레이 메모리의 기본 구조는 일정 간격으로 떨어져 나란히 정렬된 도전체로 구성된 직교 세트(그 사이에 반도체 계층을 포함함)의 두 층으로 구성된다. 도전체 두 세트는 각 행 전극이 각 열 전극과 정확히 한 곳에서 교차하도록 중첩된 행 및 열 전극을 형성한다. 이들 교차부 각각에서 다이오드와 퓨즈의 방식으로 순차적으로 동작하는 반도체층(도 5의 참조 번호(75))을 통하여 행 전극(도 5의 참조 번호(62)) 및 열 전극(도 5의 참조 번호(60)) 사이에 연결이 이루어진다. 전체 행 전극 및 전체 열 전극 사이에 공통 전위가 인가되는 경우 모든 다이오드가 동일한 방향으로 바이어스 되도록 어레이내의 다이오드가 모두 방향 설정될 것이다. 퓨즈 소자는 임계 전류가 통과되는 경우 회로를 개방할 별도의 소자로서 구현될 수 있으며 또는 다이오드 동작에 통합될 수도 있다.
지금까지의 설명에서는 공통적으로 반도체층이 단수로 지칭되었으나, 실제로는 서로 다른 물질로 이루어진 다수층이 이용될 수 있다. 층들은 반도체가 아닌, 금속이나 심지어 다양한 구성의 비유전체(dielectric)일 수도 있는 물질을 포함할 수 있다. 원하는 기능을 구현하기에 적합한 물질 및 구조가 이하에서 상세히 설명될 것이다.
도 6은 교차점 재기록 불능 다이오드 메모리 어레이를 개략적으로 도시하는 도면이다. 동 도면은 8 × 8 어레이 도시하고 있다. 도시된 행 및 열 전극으로 전압이 인가되면(즉, 열 전극에서의 전위는 -V에 있는 하나를 제외하고 모두 전위 V에 있고, 전체 행 전극에서의 전위는 V에 있는 하나를 제외하고 모두 V에 있는 경우), 하나의 다이오드만이 포워드 바이어스(forward biased)될 것이다. 도 6에 도시된 경우에 있어서, 어레이의 상위 좌측 코너에 있는 다이오드(90)만이 포워드 바이어스 될 것이다. 상부 행 및 최좌측 열에 있는 다이오드는 어떻게도 바이어스 되지 않을 것이며, 어레이내의 나머지 다이오드는 역 바이어스(reverse biased)될 것이다. 이는 어레이를 어드레싱하는 방안을 구성한다. 이들 전위에 있는 전극을 포함하는 행 및 열 사이에 전류가 흐른다면, 상위 좌측 다이오드의 퓨즈는 절단되지 않은 상태(예컨대, 데이터 "0"을 표시함)를 나타낸다. 반대로, 이러한 구성에서 어떠한 전류도 흐르지 않는다면, 대응하는 다이오드/퓨즈가 절단(예컨대, 데이터 "1"을 표시함)된다. 어레이 전극에 인가된 전압의 진폭을 변조함으로써 더 많은 전류가 선택된 다이오드를 통하여 흐르도록 할 수 있다. 이 전압이 퓨즈의 임계 전류를 넘는 전류를 유발하는 경우, 그 퓨즈는 절단될 수 있으며, 메모리 소자의 상태를 변화시킨다. 이는 메모리에 대한 기록 방법을 구성한다.
메모리 어레이 내의 퓨즈를 절단하는 데 필요한 실제 전류(또는 그 전류를 얻기 위하여 인가될 전압)는 제조시에 예측 가능하고 제어 가능해야 한다. 이는 동작 인자인 메모리 소자를 통과하는 전류 밀도이므로, 그 소자가 절단될 인가 전압/전류는 그 소자의 접합 영역을 변화시킴으로써 조정될 수 있을 것이다. 예컨대, 교차점 전극의 교차부의 단면 영역이 줄어든다면, 이는 또한 퓨즈를 절단하는 임계 전류 밀도에 도달하기 위하여 인가되어야 하는 전류/전압을 줄인다. 이러한 방안은 메모리 회로의 설계 및 제조에 이용되어 바람직한 교차점 퓨즈만을 절단하도록 제어 전압이 인가될 수 있음을 보장한다.
본 명세서에서 이용되는 PIRM 메모리 모듈의 제조는, 본 명세서에서 참조로써 인용하고 있는 "Fabrication Techniques for Addressing Cross-Pint Diode Memory Arrays"라는 명칭의 미국 특허 출원 제_____________호(HP사 Docket 번호 10002972)에서 제공되는 제조 방법에 따라서 바람직하게 이루어질 수 있다.
콘텐츠 마킹 시스템
전술한 설명은 본 발명의 문맥에서 설명되었다. 본 발명에 관한 두 개의 바람직한 실시예, 즉 재기록 불능 디스플레이 및 수동 용량 모니터(passive capacity monitor)가 이하에서 설명될 것이다. 본 발명의 다른 바람직한 실시예도 첨부된 청구 범위의 영역 내에서 설명될 수 있음을 알아야 한다.
바람직하게, 본 발명의 콘텐츠 마킹 시스템은, 적어도 일부는 비교적 투명한 물질로 구성되는 하나 이상의 계층을 제공한다. 본 발명은 또한, 퓨즈의 일부로서 포함되고 퓨즈가 절단된 경우 그 장치의 다른 동작을 방해하지 않으면서 그 퓨즈에 대한 지역적 불투명성(opacity)의 변화를 디스플레이하는, 퓨즈 물질 그 자체 또는 마커(marker)나 염료(dye)를 제공한다.
재기록 불능 디스플레이 : 재기록 불능 디스플레이는 임의의 종류의 사전 선택형 정보(그 모듈에 저장된 데이터 콘텐츠를 포함함)를 제공하기 위하여 마킹 계층으로서 메모리 모듈의 외부 계층을 전용하고자 한다. 바람직하게 마킹 계층은 불투명(opaque)하거나 또는 투명한 기판 상에 배치되고 투명 오버레이(overlay)에 의하여 커버된다. 도 7을 참조하면, 재기록 불능 디스플레이는 최외곽 계층(102)(또는 상부나 바닥) 및 메모리 스택의 나머지 부분(104) 사이에 있는 인터페이스에 반사 코팅(reflective coating)(106)을 배치함으로써 구성된다. 최외곽층(102)은 특이한 그레이 스케일 디스플레이(pixilated gray-scale display)로 간주된다. 퓨즈 소자의 비트 피치(bit pitch)는 대략 1 미크론 정도이므로, 여러 퓨즈가 결합되어 단일 픽셀을 생성한다. 이러한 방법은 기록되지 않은 배경 부분(unwritten background)에 대하여 픽셀의 콘트라스트를 변화시키도록 픽셀 내에서 일부 퓨즈를 절단할 수 있게 한다.
도 8을 참조하면, 도 7에 제공된 최외곽층(102)의 픽셀 부분(110)이 도시되어 있다. 픽셀 부분은 바람직하게 각각 약 50 내지 100 미크론의 대략 동일한 픽셀 해상도 치수(112,113)를 가지는 사각형 영역이다. 도시된 바와 같이, 퓨즈 소자 사이의 비트 해상도 또는 피치(114)는 약 1 미크론에 지나지 않는다. 그러므로, 100 미크론 사각형의 픽셀에서는, 대략 10,000개의 퓨즈 소자가 있을 수 있다. 도 8에 도시된 바에 따르면, 약 절반의 퓨즈 소자(118)가 절단되었고, 이로써 대략 50%의 불투명도 또는 그레이 명암을 가져온다. 픽셀 내의 많은 수의 퓨즈 때문에, 많은 그레이 명암이 디스플레이될 수 있고, 디스플레이층(102) 상에 다양한 정보의 디스플레이가 가능해진다.
도 9는 퓨즈 장치의 5 × 5 어레이를 포함하는 픽셀의 서로 다른 디스플레이를 간략하게 도시하고 있다. 참조 번호(122)에 도시된 바에 따르면, 퓨즈가 모두 절단되면, 가장 어두운 컬러가 디스플레이된다. 참조 번호(124)에 도시된 바에 따르면, 9개의 퓨즈가 활성화되고, 그 결과 36% 그레이 컬러가 발생한다. 디스플레이(126)는 5개의 퓨즈가 절단되어, 20% 그레이가 발생한 것을 보여주고 있다. 참조 번호(128)는 단지 하나의 퓨즈만이 절단되어, 약 4%의 그레이 명암을 가져오는 것을 보여주고 있다.
이와 달리, 매우 높은 해상도의 퓨즈 어레이가 이용되어 많은 양의 정보를 포함하는 디스플레이를 생성할 수 있으나, 이는 뷰잉되는 부분을 확대할 것을 요구 할 것이다.
불투명도를 대신하여 퓨즈 또는 기타 정보 저장 셀의 또 다른 시각적 외형 특성이 변형될 수 있음을 알아야 한다. 그러므로, 소자의 상태에 따라서 컬러, 반사도, 또는 기타 그 소자의 시각적 특성을 변형시키는 소자가 이용될 수 있다.
디스플레이는 바람직하게, 저장된 콘텐츠를 식별하는 이미지나 텍스트를 제시하는데 이용될 수 있다. 이와 같은 디스플레이되는 표시적(descriptive) 데이터의 속성은 생성 날짜, 타이틀, 위치, 장르(비디오, 스틸사진, 오디오, 게임 기타 등등), 소유자, 또는 그 저장된 콘텐츠에 관련된 기타 표시적 메타 데이터(meta-data)를 포함(그러나 이에 제한되지는 않음)할 수 있다. 또한 바 그래프와 같이, 디스플레이 일부분이 이용되어 이용된 메모리 부분을 그래픽으로 표시할 수 있다.
디스플레이 메모리는 다른 메모리층과 동일한 방식으로 어드레싱되고, 기록되고 판독된다. 메모리 모듈을 어드레싱하고, 판독하고 기록하는 바람직한 방법은, 본 명세서에서 참조로써 인용되고 있는, "Addressing and Sensing a Cross-Point diode Memory Array"라는 명칭으로 계류 중인 미국 특허 출원 제 __________호(HP사 Docket 번호 10002595)와, "Parallel Access of Cross-Point Diode Memory Arrays"라는 명칭으로 계류 중인 미국 특허 출원 제_____________호(HP사 Docket 번호 10002971)에 개시되어 있다.
그러므로, 재기록 불능 디스플레이의 비트맵은 또한 바람직하게 전기적으로 판독되고 전송될 수 있다. 디스플레이가 재기록될 수 없을지라도, 삭제될 영역 내에 있는 픽셀에 속하는 모든 퓨즈를 개방 회로가 되도록 함으로써 삭제될 수 있다.
수동 용량 모니터 : 이러한 방법은 메모리 모듈층의 전용이나 반사기 코팅을 필요로 하지 않는다. 오히려, 이용된 메모리 양과 남아있는 메모리 양이 메모리 모듈 그 자체의 외형으로 판정될 수 있다. 메모리 계층을 제조하는데 이용된 기판은 바람직하게 비교적 투명한 물질로 구성된다. 이 실시예에서, 각 층의 행과 열은 어드레싱을 위하여 동일한 순서로 배치된다. 메모리 모듈에서 데이터 워드나 바이트는 동일한 행 및 열 어드레스에서의 각 메모리층으로부터의 한 비트씩을 이용하여 형성된다.
메모리는 일반적으로 순차적 방법, 예컨대 하나의 행에서 전체 비트를 기록하고 다음 행으로 진행하는 방법으로 기록된다. 에러 교정 코드(error correction code)는 그 데이터가 임의 추출되는 경우를 예상한다 점에 주의해야 한다. 따라서, 그 비트가 1이 될 가능성이 50%(절단된 퓨즈에 의하여 1이 표시된다고 가정하는 경우)이므로, 하나의 비트만을 기록하는 것은 그 비트에 대응하는 퓨즈가 절단될 50%의 가능성을 제공한다. 본 발명에 따르면, 절단된 퓨즈는 지역적인 불투명도의 변화에 의하여 이루어지므로, 이용된 메모리 부분을 용이하게 식별할 수 있다. 기록되지 않은 부분과 비교하여 불투명도의 변화를 관찰하기 위하여 기록된 영역내의 전체 퓨즈를 절단할 필요는 없다.
이와 다른 수동 용량 모니터 실시예에서는 메모리 모듈의 상부층과 바닥층의 최외곽 표면상에 반사기를 배치한다. 송신이나 반사에 있어서 불투명도가 변조된 메모리 부분을 판정하기 위하여 메모리 모듈의 에지를 통하여 불투명도가 뷰잉된다.
본 발명의 또 다른 실시예에서는 전술된 재기록 불능 디스플레이와 수동 용량 모니터 실시예를 결합한다.
또 다른 실시예에서는 하나 의상의 메모리 장치층에서 적어도 일부가 광학적으로 투명한 도전체를 이용한다.
또한 메모리 셀에서 각종 유형의 정보나 표시를 디스플레이하는 것도 본 발명의 영역에 속하는데, 그 정보는 셀의 콘텐츠의 특성이나 그 콘텐츠에 관련된 또는 관련되지 않은 기타 정보를 나타낸다는 점을 알아야 한다.
앞서의 설명으로 종래의 메모리 모듈 콘텐츠 디스플레이에 비하여 본 발명이 여러 이점을 제공한다는 점을 알 수 있다. 본 발명은 레이블 정보가 전자적으로 저장되기 때문에 기록 가능한 메모리 장치 상에 저장되는 콘텐츠를 자동으로 레이블링하는 메카니즘을 제공한다. 또한 핸드 레이블링에 비하여 가독성(legibility)이 개선되고, 사이즈가 축소되며, 레이블 비트맵을 직접적으로 전자 전송하는 등 더 많은 이점이 개선된다. 나아가, 본 발명은 CD 쥬얼 박스(jewel box)에 대한 레이블 생성하는데 있어서 데이터와 결합되고 비교적 적은 처리 단계를 필요로 할 수 있는 이점을 제공한다.
본 발명은, 테입 카세트에 포함되어 있는 FLASH 데이터와 같이 전자적으로 판독 가능한 레이블 등에 비하여 시각적으로 분석될 수 있는 이점을 제공한다. 본 발명의 실시예는, 사진 원판이나 프린트 상에 마킹하는 것과 같은 방법 등에 비하 여 비교적 큰 블록의 메모리 콘텐츠를 레이블하여, 이로써 브라우징 효율성을 개선한다.
특히, 수동 용량 모니터의 경우 어떠한 추가적인 메모리 모듈 저장을 이용할 필요가 없으며, APS 사진 시스템과 같은 종래의 많은 콘텐츠 디스플레이 방법에 비하여 큰 장점을 제공한다.
본 발명의 원리는 당업자에게 명백한 바와 같이, 첨부된 청구범위로 정해지는 본 발명의 영역을 벗어나지 않는 범위에서, 본 명세서에 설명된 회로, 구조, 장치 및 처리 과정에 대하여 많은 다양한 변형을 가할 수 있다.

Claims (10)

  1. 데이터를 기록하고, 어드레싱하고, 판독하기 위한 전기적으로 어드레싱 가능한 장치(electrically addressable device)로서,
    데이터 저장 매체(data storage medium)의 다수층(22)- 상기 층(22) 각각은 기판(50) 상에 증착됨 -을 구비한 저장 어레이 유닛(storage array unit)(20)과,
    사전 선택형 정보(pre-selected information)를 표시하는 디스플레이(display)를 제공하기 위한 상기 저장 어레이 유닛(20)의 상기 저장 매체층(22) 중 적어도 하나에 관련된 전기적 마킹 장치(electrically marking device)를 포함하는
    전기적으로 어드레싱 가능한 장치.
  2. 제 1 항에 있어서,
    상기 전기적 마킹 장치(25)는 데이터 저장 매체층 중 적어도 하나의 디스플레이층(display layer)(102)을 포함하되, 상기 디스플레이층(102)은 상기 디스플레이를 제공하기 위하여 일부 시각적으로 변경 가능한(alterable)
    전기적으로 어드레싱 가능한 장치.
  3. 제 2 항에 있어서,
    상기 디스플레이층(102)은 여러 개의 다수 상태 정보 저장 셀(multiple-state information storage cell)(26)- 각각은 적어도 하나의 데이터 비트의 값을 표시함 -을 더 포함하되, 상기 정보 저장 셀(26) 각각의 시각적 외형(visual appearance)은 상기 정보 저장 셀(26)의 상기 상태에 따라서 변화하는
    전기적으로 어드레싱 가능한 장치.
  4. 제 1 항에 있어서,
    상기 정보 저장 셀(26) 각각은 상기 데이터 비트의 값에 따라서 상태를 변화시키는 다수 상태 전기 장치(multiple state electrical device)(64,66)를 더 포함하며 상기 전기 장치(64,66)의 상기 상태에 따라서 가변적인 시각적 외형을 가지는
    전기적으로 어드레싱 가능한 장치.
  5. 제 4 항에 있어서,
    상기 전기 장치(64,66)는 상기 장치의 상기 상태가 변화되는 경우 상기 전기 장치의 시각적 외형을 변화시키도록 활성화되는 시각적 마커(visual marker)를 포함하는
    전기적으로 어드레싱 가능한 장치.
  6. 제 2 항에 있어서,
    상기 디스플레이층(102)은 상기 저장 어레이 유닛의 최외곽층(outermost layer)(102) 중 하나를 포함하고, 상기 저장 어레이 유닛(20)에서 상기 디스플레이층(102)과 그 다음층(22) 사이에 반사층(reflective layer)(106)을 더 포함하는
    전기적으로 어드레싱 가능한 장치.
  7. 제 3 항에 있어서,
    상기 정보 저장 셀 각각의 시각적 외형은 불투명도(opacity)나 반사도(reflectivity) 또는 상기 정보 저장 셀의 컬러가 변화함으로써 변경되는
    전기적으로 어드레싱 가능한 장치.
  8. 데이터를 기록하고, 어드레싱하고, 판독하는데 이용되며 데이터 저장 매체의 다수층(22)- 각각은 기판(50) 상에 증착됨 -을 갖는 저장 어레이 유닛(20)을 구비하는 전기적으로 어드레싱 가능한 장치의 콘텐츠(content)를 마킹하는 방법으로서,
    디스플레이층으로서 데이터 저장 매체의 최외곽층(102) 중 적어도 하나를 선 택하는 단계와, 상기 최외곽층(102)에 데이터를 전기적으로 저장하여 사전 선택형 정보를 표시하는 디스플레이를 제공하는 단계를 포함하는
    장치의 콘텐츠 마킹 방법.
  9. 제 8 항에 있어서,
    상기 저장 어레이 유닛의 상기 디스플레이층(102)과 상기 나머지 층(remaining layer)(22)의 인터페이스에 반사 코팅(106)을 배치하는 단계를 더 포함하는
    장치의 콘텐츠 마킹 방법.
  10. 제 8 항에 있어서,
    상기 디스플레이는 임의의 사전 선택형 정보- 데이터가 기록된 상기 저장 어레이 유닛의 양을 표시하는 상기 데이터 또는 정보의 상기 콘텐츠에 관한 정보를 포함하되 이에 제한되지는 않음 -를 표시하는
    장치의 콘텐츠 마킹 방법.
KR1020020011850A 2001-03-07 2002-03-06 전기적으로 어드레싱 가능한 장치와 장치의 콘텐츠 마킹방법 KR100823788B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/800,559 2001-03-07
US09/800,559 US6817531B2 (en) 2001-03-07 2001-03-07 Apparatus and methods for marking content of memory storage devices

Publications (2)

Publication Number Publication Date
KR20030009075A KR20030009075A (ko) 2003-01-29
KR100823788B1 true KR100823788B1 (ko) 2008-04-21

Family

ID=25178713

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020011850A KR100823788B1 (ko) 2001-03-07 2002-03-06 전기적으로 어드레싱 가능한 장치와 장치의 콘텐츠 마킹방법

Country Status (7)

Country Link
US (1) US6817531B2 (ko)
EP (1) EP1239491B1 (ko)
JP (1) JP2002324010A (ko)
KR (1) KR100823788B1 (ko)
CN (1) CN1279542C (ko)
DE (1) DE60201135T2 (ko)
TW (1) TW550570B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5673218A (en) * 1996-03-05 1997-09-30 Shepard; Daniel R. Dual-addressed rectifier storage device
US6956757B2 (en) * 2000-06-22 2005-10-18 Contour Semiconductor, Inc. Low cost high density rectifier matrix memory
JP2004523881A (ja) * 2000-09-27 2004-08-05 ニューピーツー・インコーポレイテッド 半導体デバイスの製造
US6791114B2 (en) * 2001-07-12 2004-09-14 Intel Corporation Fused passive organic light emitting displays
GB0118183D0 (en) * 2001-07-26 2001-09-19 Koninkl Philips Electronics Nv Device comprising of an array of pixels
SG111069A1 (en) * 2002-06-18 2005-05-30 Micron Technology Inc Semiconductor devices including peripherally located bond pads, assemblies, packages, and methods
US7114015B2 (en) * 2003-09-03 2006-09-26 Seagate Technology Llc Memory card having first modular component with host interface wherein the first modular is replaceable with a second modular component having second host interface
US7409477B2 (en) * 2003-09-03 2008-08-05 Hewlett-Packard Development Company, L.P. Memory card having a processor coupled between host interface and second interface wherein internal storage code provides a generic interface between host interface and processor
SG120123A1 (en) * 2003-09-30 2006-03-28 Micron Technology Inc Castellated chip-scale packages and methods for fabricating the same
WO2006064921A2 (en) * 2004-12-13 2006-06-22 Tokyo Electron Limited Semiconductor chip with identification codes, manufacturing method of the chip and semiconductor chip management system
KR100692932B1 (ko) * 2005-09-01 2007-03-12 유니온스틸 주식회사 자기세정 가전용 칼라강판 및 그의 제조방법
US7813157B2 (en) * 2007-10-29 2010-10-12 Contour Semiconductor, Inc. Non-linear conductor memory
US20090225621A1 (en) * 2008-03-05 2009-09-10 Shepard Daniel R Split decoder storage array and methods of forming the same
WO2009149061A2 (en) * 2008-06-02 2009-12-10 Contour Semiconductor, Inc. Diode decoder array with non-sequential layout and methods of forming the same
US8325556B2 (en) * 2008-10-07 2012-12-04 Contour Semiconductor, Inc. Sequencing decoder circuit
US8574992B2 (en) * 2011-09-22 2013-11-05 Macronix International Co., Ltd. Contact architecture for 3D memory array
US9214351B2 (en) 2013-03-12 2015-12-15 Macronix International Co., Ltd. Memory architecture of thin film 3D array

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5761655A (en) * 1990-06-06 1998-06-02 Alphatronix, Inc. Image file storage and retrieval system
US5786827A (en) * 1995-02-21 1998-07-28 Lucent Technologies Inc. Semiconductor optical storage device and uses thereof
US5912839A (en) * 1998-06-23 1999-06-15 Energy Conversion Devices, Inc. Universal memory element and method of programming same
US5982397A (en) * 1997-11-14 1999-11-09 Philips Electronics North America Corporation Video graphics controller having locked and unlocked modes of operation
US6160788A (en) * 1996-12-24 2000-12-12 Sony Corporation Data recording medium, recording and reproducing system and residual amount display method
US6185122B1 (en) * 1998-11-16 2001-02-06 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3611319A (en) * 1969-03-06 1971-10-05 Teledyne Inc Electrically alterable read only memory
US3763468A (en) * 1971-10-01 1973-10-02 Energy Conversion Devices Inc Light emitting display array with non-volatile memory
US3795847A (en) * 1973-03-26 1974-03-05 Gen Electric Method and apparatus for storing and transferring information
JPS5763854A (en) * 1980-10-07 1982-04-17 Toshiba Corp Semiconductor device
US4729030A (en) * 1983-12-05 1988-03-01 New York Institute Of Technology Noise reduction in video display apparatus
JPS6258673A (ja) * 1985-09-09 1987-03-14 Fujitsu Ltd 半導体記憶装置
US4954985A (en) 1987-05-09 1990-09-04 Semiconductor Energy Laboratory Co., Ltd. Ferroelectric liquid crystal data storage card
US5034736A (en) * 1989-08-14 1991-07-23 Polaroid Corporation Bistable display with permuted excitation
US5049728A (en) * 1990-04-04 1991-09-17 Rovin George H IC card system with removable IC modules
US5969720A (en) * 1997-03-07 1999-10-19 International Business Machines Corporation Data processing system and method for implementing an informative container for a file system
US5835429A (en) * 1997-05-09 1998-11-10 Lsi Logic Corporation Data retention weak write circuit and method of using same
US5905670A (en) * 1997-05-13 1999-05-18 International Business Machines Corp. ROM storage cell and method of fabrication
NO972803D0 (no) * 1997-06-17 1997-06-17 Opticom As Elektrisk adresserbar logisk innretning, fremgangsmåte til elektrisk adressering av samme og anvendelse av innretning og fremgangsmåte
US6178132B1 (en) * 1999-09-09 2001-01-23 Macronix International Co., Ltd. Non-volatile integrated circuit having read while write capability using one address register

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5761655A (en) * 1990-06-06 1998-06-02 Alphatronix, Inc. Image file storage and retrieval system
US5786827A (en) * 1995-02-21 1998-07-28 Lucent Technologies Inc. Semiconductor optical storage device and uses thereof
US6160788A (en) * 1996-12-24 2000-12-12 Sony Corporation Data recording medium, recording and reproducing system and residual amount display method
US5982397A (en) * 1997-11-14 1999-11-09 Philips Electronics North America Corporation Video graphics controller having locked and unlocked modes of operation
US5912839A (en) * 1998-06-23 1999-06-15 Energy Conversion Devices, Inc. Universal memory element and method of programming same
US6185122B1 (en) * 1998-11-16 2001-02-06 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication

Also Published As

Publication number Publication date
CN1279542C (zh) 2006-10-11
US6817531B2 (en) 2004-11-16
EP1239491A1 (en) 2002-09-11
JP2002324010A (ja) 2002-11-08
EP1239491B1 (en) 2004-09-08
DE60201135D1 (de) 2004-10-14
CN1374661A (zh) 2002-10-16
KR20030009075A (ko) 2003-01-29
TW550570B (en) 2003-09-01
US20020126526A1 (en) 2002-09-12
DE60201135T2 (de) 2005-10-13

Similar Documents

Publication Publication Date Title
KR100823788B1 (ko) 전기적으로 어드레싱 가능한 장치와 장치의 콘텐츠 마킹방법
US6646912B2 (en) Non-volatile memory
US6980465B2 (en) Addressing circuit for a cross-point memory array including cross-point resistive elements
US6385075B1 (en) Parallel access of cross-point diode memory arrays
US6567295B2 (en) Addressing and sensing a cross-point diode memory array
US7764529B2 (en) Data storage device
US20070113271A1 (en) System and method for providing visible physical feedback
US6857054B2 (en) Write-once memory storage device
US6478231B1 (en) Methods for reducing the number of interconnects to the PIRM memory module
JP2002324010A5 (ko)
US6594171B1 (en) Memory systems and methods of making the same
US20040213059A1 (en) Fault-tolerant solid state memory
US20030107917A1 (en) Diode decoupled sensing method and apparatus
US20030133023A1 (en) Reusable camera
US6781918B1 (en) Address structure and methods for multiple arrays of data storage memory
US6829045B2 (en) Rewritable display having a dielectric spacing layer
US6897906B2 (en) Rewritable label for recording time information
JPH0369078A (ja) 光ディスクカートリッジ
JPH05225604A (ja) ３次元メモリ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee