TW548751B - Method of manufacturing a MOS transistor - Google Patents

Description

548751

本發明係有關一種MOS電晶體之製造方法 關一種用以減少LDD形成步驟之方法。 特別是有 相關技術説日q 離。ί:Μ〇1電晶體中，通道長度為源極與沒極間之距 為使70件尺寸縮小，必須縮短通道之長度。鈇 ::二广)？道過短會產生熱電子效應（H〇t Eiec;: 纟影響M0S電晶體之性能。為解決此一問題，可 在源，與沒極靠近通道的地方，形成一輕微推雜没極

Uightly Doped Drain，LDD)。 圖1(a)至圖1(g)顯示一種習知別3電晶體之1仙之形成 方法。 # 首ί，依照習知半導體製程，於一？型矽基板100上形 成Θ極氧化層101、閘極電極102及場氧化層1〇3，如圖 ()所，-人之，於此基板上塗佈一層光阻。接著，利用 第光罩（未圖不）對此層光阻進行曝光。經過顯影之 ^ =於此基板上形成一第一光阻層1 0 5。之後，利用此 第一光阻層105作為遮罩，對Ρ型矽基板1〇〇表面進行低濃 ，之4離子植入1〇4 (Ν-摻雜，N- doped)，如圖1(b)所 示此步驟可於P型矽基板100上形成輕微摻雜區域1〇6。 之後’再將第一光阻層1〇5移除，如圖i(c)所示。 接耆’利用低壓化學氣相沉積方法（L 〇 w p r e s s u r e

Chemical Vapor Deposition)，於此p型矽基板上沉積一

548751 五、發明說明（2) 二氧化矽層107，如圖1(d)所示。再利用非等向性蝕刻技 術，對此二氧化矽層1 〇7進行蝕刻。如圖】（e)所示，蝕刻 後將可於閘極電極1 〇 2侧壁形成閉極間隙壁（g p & ^ g r ) 117。 ' 參照圖1 ( f )，再次於此P型矽基板上塗佈一層光阻。 ，用一第二光罩對此層光阻進行曝光，並於顯影後形成覆 蓋於場氧化層1 〇 3之上的第二光阻層11 5。接著，利用此第 二光阻層11 5及閘極間隙壁11 7作為遮罩，對此p型矽基板 1〇〇表面進行高濃度之砷離子植入114 (N+摻雜，N+ d〇ped )。此步驟將可於P型矽基板100上形成高摻雜區域116， 之後，再移除此第二光阻層，如圖1(g)所示。此高摻雜區 域116及輕微摻雜區域106即作為此M〇s電晶體之源極與汲 才系〇 依此方式’將可形成具有LDD設計之M〇S電晶體。 然而，此習知製程將需要用到二道光罩（註：第一光 罩及第二光罩）。亦即，在形成輕微摻雜區域與高摻雜區 域時，必須分別經過光阻塗佈、曝光、顯影及光阻蝕刻的 過程。此外，％成閘極間隙壁之步#，亦包含沉積及蝕刻 步驟。因Λ，為形成具有此LDD之_電晶體，丨製程 會變得相當繁複。 發明概要 是故本&明之一目的係為提供一種得以減少ldd形 成步驟之MOS電晶體之製造方法。 548751

根據本發明之較佳實施例，此M〇s電晶 包含下列步驟·· 又表每方 於一基板上形成一閘極氧化層、一閘極電極及一場氣 法， 化層 ，此基板上沉積一層遮蔽層，此遮蔽層係以一〜 度覆蓋閘極電極、場氧化層及基板表面，其中，此遮 會於閘極電極側形成側壁區域，此側壁區域之遮蔽層^ 會大於該均一厚度； a 於此基板上形成一阻劑圖案，以覆蓋場氧化層； 對此基板進行離子植入以形成一高摻雜區域，其中， 離子植入之能量係控制在使離子無法聲透侧壁區域之遮蔽 層； 移除未被此阻劑圖案覆蓋之遮蔽層； 對此基板進行離子植入以形成一輕微摻雜區域；以及 移除該阻劑圖案及殘留之該遮蔽層。 根據本發明之另一實施態樣，亦町以淺溝渠隔離取代 場氧化層，以作為元件隔離之用。 本發明之優點為：在LDD形成步驟中，僅需要使用一 道光罩。同時，亦可省去形成閘極間隙璧之步驟。 本發明之目的、特徵及優點，在參睬附圖及下例實施 例之說明後，將可更清楚明白。 較佳膏施例之說明

第7頁 548751

圖2 ( a )至2 ( f )顯示本發明較佳實施例之電晶體之 製造方法。 參見圖2 (a )’ 一 P型矽基板2 0 〇上已利用習知技術製作 閘極氧化層201、一閘極電極202及場氧化層203。其 中’此石夕基板2 0 0之裸露表面2 0 4，將用以製作μ〇s電晶體 之源極及汲極。在本實施例中，閘極電極2〇2係由多晶矽 構成，而場氧化層203則為利用溼式氧化法成長之二氧化 石夕層。 在本貫施例中’在源極/汲極區域形成之前，係先沉 積一遮蔽層220於此基板表面上，如圖2(b)所示。此遮蔽 層220係由具有良好階梯覆蓋能力之材料所構成，例如 BARC (底部抗反射塗佈材料，B〇tt〇In Anti_Renective

Coating)。此遮蔽層之材料可由有機材料構成；或者由 無機材料構成，例如非晶相碳膜（am〇rph〇us carb〇n)、 氮化矽（SiN )、氮氧化矽（Si〇xNy，sUic〇n oxynitride )和氧化鈦（Ti〇 )等。 由於此遮蔽層220之階梯覆蓋特性良好，其將以一均 一厚度覆蓋於閘極電極2〇2、場氧化層2〇3及矽基板2〇〇表 面上。此外，鄰接於閘極電極2〇2之側壁區域22 2的遮蔽層 厚度，將會比矽基板表面2 〇 4厚很多。如圖所示，假設此 遮蔽層之厚度為X ’則此遮蔽層2 20於閘極電極2 02側壁之 厚度則為閘極電極之高度Η加上其厚度X，亦即其厚度等於 Η + Χ。本發明即是利用此-特冑，來形成LDD，如下所述。 為進行離子植入之動作，首先於此基板200上塗佈一

548751 五、發明說明（5) ------ 層光阻230。此光阻可為正光阻。接著，利用微影技術及 了光罩，使此光阻層230圖案化。再利用此光阻層23〇及 蔽層22 0作為遮罩，對此基板進行高濃度的離子植入以形 成高摻雜區域24 0，如圖2(c)所示。在本實施例中，此二 濃度摻雜離子可為N型摻質（N-type d〇pant)，例如砷同離 子。 刖面已k及’此遮蔽層2 2 0位於側壁區域2 2 2之厚声备 比石夕基板表面2 0 4厚很多。因此，吾人可控制離子植入之 能置’使其無法穿透侧壁區域2 2 2之遮蔽層2 2 0，而僅穿透 石夕基板表面2 04之遮蔽層221，以形成高摻雜區域24〇。換 曰之’在侧壁區域222下方’將不會形成離子掺雜區域。 接著，參見圖2(d)，同樣利用此光阻230作為遮罩， 蝕刻此遮蔽層22 0。 之後’參見圖2 (e )，對此石夕基板2 0 0進行低濃度離子 摻雜。如圖所示，移除遮蔽層2 2 0之後，閘極電極2 〇 2之側 壁區域222已無遮蔽，因此其下方將可形成輕微摻雜區域 241。在此實施例中，輕微摻雜離子為n型摻質（N_ type dopant )，例如磷離子。 最後，將光阻230及殘留之遮蔽層220去除，如圖2(f) 所示。依此方式，便可形成具有LDD設計之M0S電晶體。其 中，一組位於閘極電極旁之高摻雜區域2 4 0及輕微摻雜區 域241即作為此M0S電晶體之源極，而位於閘極電極另一邊 之摻雜區域則作為此M0S電晶體之汲極。

由圖2(a)至2( f)可清楚地發現，本發明用以形成M0S

第9頁 548751 五、發明說明（6) 電晶體之方法，在形成LDD之過程，僅使用一道光罩。因 此，根據本發明之方法，將可減少另一次光阻塗佈、曝 光、顯影及蝕刻等製程。此外，本發明亦省去形成閘極間 =壁之步驟。所以，根據本發明之方法，將可有效減少製 程步驟並進而提高產能、降低成本。 此夕卜 了 q 外似+货明你便用一p型矽基板，離子植入步 驟係使用N型摻質，然而本發明亦 使用p型摻質進行離子植入。同時了 =太:型石夕基板，並 氧化層作為元件隔離區域，然门=明， 技藝者庫可4〇古**1~^1丨 斤τ 熟知此項 域：者應了知亦可利用淺溝渠隔離3 03作為元件隔離區 之用”明之較佳實施例已說明如前，伸其僅i 兑仍；ΐΐ需明白的是，在不背離本發明精神說明 其仍可作多樣之修改與變化。 價种與範圍内，

548751 圖式簡單說明 圖1(a)至1(g)顯示習知技術用以製造MOS電晶體之方 法；及 圖2 (a)至2(f)顯示本發明實施例之MOS電晶體之製造 方法。 圖3顯示以淺溝渠隔離作為元件隔離之習知電晶體。 符號 說明 100 基 板 101 閘 極 氧 化 層 102 閘 極 電 極 103 場 氧 化 層 104 低 濃 度 之 離 子植入 105 第 _瞒 光 阻 層 106 輕 微 換 雜 區 域 107 二 氧 化 矽 層 114 高 濃 度 之 離 子植入 115 第 二 光 阻 層 116 高 摻 雜 區 域 117 閘 極 間 隙 壁 (Spacer 200 矽 基板 201 閘 極 氧 化 層 202 閘 極 電 極 203 場 氧 化 層 204 矽 基 板 表 面

第11頁

548751 圖式簡單說明 22 0 遮蔽層 2 2 1 石夕基板表面之遮蔽層 22 2 側壁區域 23 0 光阻層 24 0 高摻雜區域 241 輕微摻雜區域 30 0 基板 301 閘極氧化層 30 2 閘極電極 30 3 淺溝渠 30 6 輕微摻雜區域 316 高摻雜區域

第12頁

Claims (1)

1. 548751

   種金氧半導體電晶體之製造方 化層 於一基板上形成一閘極氧化層、一閘極電極及一場氧 =该基板上沉積一層遮蔽層，此遮蔽層係以均一之 又覆蓋該閘極電極、該場氧化層及該基板表面，其 遮蔽層會於該閘極電極侧形成側壁區域，此側區二在 蔽層厚度會大於該均一厚度； 遮 於該基板上形成一阻劑圖案； 對該基板進行離子植入以形成高摻雜區域，其中， 離子植入之能量係控制在使離子無法穿透該侧壁區 = 蔽層； ^ ^ 移除未被該阻劑圖案覆蓋之該遮蔽層； 對該基板進行離子植入以形成輕微摻雜區域；以 移除該阻劑圖案及殘留之該遮蔽層。 2. 如申請專利範圍第1項之金氧半導體電晶體之贺 造方法，其中，該基板為P型矽基板，而該閘極電極係= 多晶矽形成。 3. 如申請專利範圍第2項之金氧半導體電晶體之 造方法，其中，該高摻雜區域及該輕微摻雜區域所植 離子為N型摻質。 < 4. 如申請專利範圍第1項之金氧半導體電晶體之 造方法，纟中，該基板為N型矽基板，而該閘極電極 多晶矽形成。

   548751 六、申請專利範圍 5· 如申請專利範圍第4項之金氧半導體简 造方法，其中，該高摻雜區域及該輕微摻雜區 離子為P型摻質。 6 · 如申請專利範圍第1項之金氧半導體屬 造方法，其中，該遮蔽層係由底部抗反射塗佈 (BARC ， Bottom Anti-Reflective Coating ) 7 · 如申請專利範圍第1項之金氧半導體I 造方法，其中，該遮蔽層係由有機材料構成。 8. 如申請專利範圍第1項之金氧半導體| 造方法，其中，該遮蔽層之材料係為下列其中 相碳膜（amorphous carbon)、氮化石夕（siN、 矽（SiOxNy )或氧化鈦（TiO )。 9. 一種金氧半導體電晶體之製造方法， 驟： 於一基板上形成一閘極氡化層、一閘極電 離溝渠； 於該基板上沉積一層遮蔽層，此遮蔽層係 度覆蓋該閘極電極、該淺隔離溝渠及該基板表 此遮蔽層會於該閘極電極侧形成側壁區域，此 遮蔽層厚度會大於該均一厚度； 於該基板上形成一阻劑圖案； 對該基板進行離子植入以形成高摻雜區域 離子植入之能量係控制在使離子無法穿透該侧 蔽層； 【晶體之製 域所植入之 1：晶體之製 材料 所構成。 t晶體之製 I：晶體之製 之一：非晶 > 、氮氧化 包含下列步 極及一淺隔 以均一之厚 面，其中， 側壁區域之 ，其中，該 壁區域之遮 548751 六、申請專利範圍 皮該阻劑圖案覆蓋之該遮蔽層； 進行離子植入以形成輕微掺雜區域；以及 移除该阻劍圖案及殘留之該遮蔽層。η以及 10·如申請專利範圍第9項之金氣丰導妒雪曰触 造方法，，中，該基板為Ρ型體之製 多晶矽形成。 生夕基板，而该閘極電極係由 ,.*如申巧專利範圍第1 〇項之金氧半導體雷曰 &方法，其中，該高摻雜區 = 製 離子為N型摻質。 》及》亥“妓摻雜區域所植入之 造方Τ ΐ!請專：範圍第9項之金氧半導體電晶體之製 多晶矽形成。 i少基板，而该閘極電極係由 造方二Ϊ!請專3圍第12項之金氧半導體電晶體之製 1其中，忒尚私雜區域及該輕微摻雜區域所植 離子為p型摻質。 ^ π值入之 造方法 (BARC 15. 造方法 16· 造方法 14.如申請專利範圍第9項之金氧半導體電晶體之 其中，該遮蔽層係由底部抗反射塗佈材料 Bottom Anti-Reflective c〇ating)所構成。 如申請專利範圍第9項之金氧半導體電晶體之 其中，該遮蔽層係由有機材料構成。 & 曰曰 如申請專利範圍第9項之金氧半導體電晶體之 其中，該遮蔽層之材料係為下列其中之一：非『 相碳膜（amorphous carbon)、氮化石夕（SiN)、氮 曰 矽（SiOxNy )或氧化鈦（TiO )。 ’ 匕