TW540118B - Method for increasing the surface wetability of low dielectric constant material - Google Patents

Description

540118 五、發明說明（1) 5 - 1發明領域： 本發明係有關於在一半導體元件上形成一低介電材料 的方法，更特別的是有關於增加無機介電材料表面潤濕性 的方法。 5 - 2發明背景： 在半導體製程技術的應用上，在目前正在製造中的是 具有次微米（sub_micron)以及次半微米（sub-half-micron )的積體電路（integrated circuit)元件。而趨向於深次 微米的技術(deep sub-micron technology) (^α，包括小 於0 · 3 5微米尺寸），對於多層内連線技術而言是必須的。 因此，在積體電路晶片中，積體電路效能在深次微米 中是做為在數百萬個閘極（gate)以及電晶體（transist〇r: 之間移動的電子訊號的延遲時間（delay tim 〜capacitance)與電阻效應（rewstance 使，保護内連接線結構必須控制良好。 使用’此種金屬與具有低介金屬(例如，銅)的 cons加，Lk dlelectric)U=dieleCtriC 連接。-低介電材料為―介電材 a ^枓在金屬線之間 + 其介電常數比傳統的

第4頁 540118 五、發明說明（2) 介電材料為低，如氟化矽破螭（Flu〇rnated silicate

Glass， FSG)’其介電常數值約為3·5。銅的導電性是非常 的南且比其他的金屬（如，鋁）的電漂移（ electromigration)要低。 在半導體製程技術中’内連接線層的製程係利用化學 機械研磨（chemical mechanical polishing，CMP)的方法 ’特別是當有數層以及導線本身的特性藉由一高寬比（ aspect ratio ((例如，導線是以〇· 25微米的寬以及丨· 〇微 米的南度）。 在0 · 2 5微来的高效能積體電路的製程中，製作内連接 線結構須利用所謂的鑲嵌（damascene)技術。因為在半導 體元件尺寸的原因’傳統的金屬鋁的沉積以及蝕刻逐漸變 得困難。同時’在效能的考量上須要利用低阻值的·金屬例 如，銅。 除了銅具有低阻值之外，積體電路效能提高係利用銅 導體與低介電絕緣體（insulator)(介電常數k小於4)連接 。在許多的例子中’一些低介電材料是以旋塗塗佈高分子 材料（spin coated p〇lymer)。另外，對於形成雙鑲嵌結 構而言，以無機介電材料如氮化石夕（s i 1 i c ο η n i t r i d e， S i N)或是碳化石夕材料（S i 1 i c ο n c a r b i d e )皆以化學氣相沉 積（Chemical Vapor Deposition， CVD)的方式成長，做為

540118 五、發明說明（3) 阻障層，之後再以旋塗的方

上。在此，由於低介雷你鉍从从二二冤材枓覆蓋於阻障層 polymer)，上述兩種材料之相 ^间分子（〇rgan1C 如，兩種不同材料之附著力(adhesi〇( = 。由於碳化石夕材料的本身包 夺疋衫響I程關鍵 (Si-CHa)基團，铲Λ錄I㈤ 飞’建（Sl—Η)以及矽-甲基 以碳化矽（或氮化梦）i塗佈一。：：：形成’均會施 P170ter)，此黏著促進劑之a “在於提二1」二dhe二1 ^入 結（如，Si_c)與鍵二面；.： 面。在此，此黏著促進劑是否能均“佈,”電材料上 上面，將嚴重影響低介電係數八ς U無機介電材料 與整合度（―山二題。進而影響半導 由於上述所描述的缺點， 高分子之間的附著、力增加，為了使無機"電材料與有機 表面特性，如潤濕性， 以必須改善無機介電材料的 水性改變成較具親水性的^ ^機之介電材料表面特性由斥 5 - 3發明目的及概述： 540118 五、發明說明（7) 法在第二低介電層1 8上形成。一第一光阻層利用光學微影 技術，在第二低介電阻障層2 0上沉積，曝光以及顯影，並 且蝕刻第二低介電阻障層2 0曝光的區域，以形成一開口 2 4 以定義之後在第二低介電層1 8上的介層洞開口。接著，參 考第三圖，一第三低介電層2 6同樣以旋塗的方.式在第二低 介電阻障層2 0上形成，然後再沉積一硬遮罩層2 8在第三低 介電層2 6上。 接著，參考第四圖，一第二光阻層沉積在硬遮罩層28 上，且以已知的光學微影技術曝光和顯影以形成一開口 3 0 以定義之後的溝渠開口。因此，光學微影技術蝕刻移除所 硬遮罩層2 8曝露的部份區域以形成開口 3 0。 參考第五圖，利用非等向性蝕刻步驟形成一介層洞3 2 以及一溝渠開口並且利用非等向性蝕刻步驟蝕刻6曝光的 第三低介電層2 6以及第二低介電層1 8以形成一雙鑲嵌結構 。而此非等向性蝕刻步驟會依序蝕刻所曝露的第三低介電 層2 6以及第二低介電層1 8，但是並不會將低介電阻障層2 0 及1 614刻去除。 參考第六圖，一金屬銅沉積且填滿介層洞開口 3 2以及 溝渠34。一般而言，當金屬材料沉積時，多餘的金屬也會 在結構上形成。因此，可以藉由蝕刻步驟或是研磨技術將 多餘的金屬銅移除。在最佳實施例中，以化學機械研磨（

第10頁 540118 五、發明說明（8) chemical mechanical polishing, CMP)的方式將溝渠開 口 3 4上多餘的金屬銅移除而形成一金屬栓塞36。接著，第 三低介電阻障層4 0沉積覆蓋在硬遮罩層2 8以及部份的金屬 栓塞3 6。若藉由重覆的製程，可以在第六圖中的結構上形 成額外的金屬層以形成多層的内連線結構。 以上所述僅為本發明之較佳實施例而已，並非用以限 定本發明之申請專利範圍；凡其它未脫離本發明所揭示之 精神下所完成之等效改變或修飾，均應包含在下述之申請 專利範圍内。

第11頁 電電 介介 二低 第二 一 第 成以 形層 序障 依阻 上二 構第 結於 的位 圖口 一開 第 一 在及·， 示以圖 表層意 係障示 圖阻面 二二截 第第之 、 内 540118 圖式簡單說明 第一圖係表示位於底材上之具有一導體區之第一介電 層内以及一第一阻障層在第一介電層上之結構示意圖； 第三圖係表示在第二圖的結構上依序形成一第三介電 層以及硬遮罩層； 第四圖係表示在第三圖的結構上形成一開口位於硬遮 罩層以及第三介電層内； 第五圖係表示在第四圖的結構内形成一介層洞開口以 及一溝渠開口；以及 第六圖係表示在底材上形成一雙鑲嵌結構之截面示意 圖。 主要部分之代表符號： 1 0底材. 12第一低介電層 14導體區 1 6第一低介電阻障層

第12頁 540118

第13頁

Claims (1)

1. 540118 _案號9Q107284_年月曰 修正_ 六、申請專利範圍 在該第三介電層、該第二阻障層、該第二介電層及該 第一阻障層内並位於該第一介電層上與該導體區上形成一 溝渠；以及 利用紫外光處理分別使得該第一阻障層以及該第二阻 障層之一表面特性由疏水性變為較親水性。 7. 如申請專利範圍第6項之方法，其中上述導體區的材料 包含金屬銅。 8. 如申請專利範圍第7項之方法，其中上述利用化學機械 _ 研方法研磨該金屬銅。 9. 如申請專利範圍第6項之方法，其中上述第一介電層、 該第二介電層以及該第三介電層包含Si LK之有機高分子。 1 0.如申請專利範圍第6項之方法，更包含以碳化矽之無機 介電材料之一阻障層以化學氣相沉積在該第一介電層、該 第二介電層以及該第三介電層上。 11.如申請專利範圍第1 0項之方法，其中上述碳化矽的化 f 學鍵包含矽-氫（Si-Η)化學鍵。 12. 如申請專利範圍第1 0項之方法，其中上述碳化矽的化 學鍵包含矽-碳氫（Si-CH)化學鍵。

   第15頁 540118 案號 90107284 曰 修正 六、申請專利範圍 13. 如申請專利範圍第6項之方法，更包含一吸附促進劑 覆蓋在該第一阻障層以及該第二阻障層上。 14. 如申請專利範圍第1 3項之方法，更包含在該吸附促進 劑上實行一烘烤程序。 1 5. —種形成雙鑲嵌結構的方法，該方法包含： 提供具有一底材之一半導體結構，具有一導體區之一 第一有機高分子層在該底材上，一第一無機介電層在該第 一有機高分子層上與該導體區上，一第二有機高分子層在 該第一無機介電層上，一第二無機介電層在該第二有機高 分子層上，一第三有機高分子層在該第二無機介電層上； 在該第三有機高分子層，該第二無機介電層，該第二 有機高分子層，該第一無機介電層内並位於該第一有機高 分子層上與該導體區上形成一溝渠；以及 利用紫外光處理分別使得該第一無機介電層以及該第 二無機介電層之一表面特性由疏水性變為較親水性。 16. 如申請專利範圍第1 5項之方法，其中上述導體區的材 料包含金屬銅。 17. 如申請專利範圍第1 6項之方法，其中上述利用化學機 械研方法研磨該金屬銅。

   第16頁 540118 _案號90107284_年月曰 修正__ 六、申請專利範圍 18. 如申請專利範圍第1 5項之方法，其中上述第一有機高 分子層、該第二有機高分子層以及該第三有機高分子層包 含SiLK之有機高分子。 19. 如申請專利範圍第1 5項之方法，更包含一無機介電層 旋塗在該第一有機高分子層以及該第二有機高分子層。 20. 如申請專利範圍第1 5項之方法，其中上述第一無機介 電層以及該第二無機介電層包含碳化矽和氮化矽之無機介 電材料。 21. 如申請專利範圍第2 0項之方法，其中上述碳化矽包含 矽-氫（Si-H)化學鍵。 22. 如申請專利範圍第2 1項之方法，其中上述碳化矽包含 矽-碳氫（Si-CH)化學鍵。 23. 如申請專利範圍第1 5項之方法，更包含一吸附促進劑 覆蓋在該第一無機介電層以及該第二無機介電層上。 24. 如申請專利範圍第23項之方法，更包含在該吸附促進 劑上實行一烘烤程序。

   第17頁