TW529257B - Inter-storage device - Google Patents
Inter-storage device Download PDFInfo
- Publication number
- TW529257B TW529257B TW090117662A TW90117662A TW529257B TW 529257 B TW529257 B TW 529257B TW 090117662 A TW090117662 A TW 090117662A TW 90117662 A TW90117662 A TW 90117662A TW 529257 B TW529257 B TW 529257B
- Authority
- TW
- Taiwan
- Prior art keywords
- latch
- data
- multiplexing
- temporary storage
- patent application
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Dram (AREA)
- Time-Division Multiplex Systems (AREA)
- Static Random-Access Memory (AREA)
Description
發明説明(1 ) 本發明涉及一種依據申請專利範圍第1項前言之暫存式 元件。 在發送元件及接收元件之間交換數位資料時’在傳送通 道中通常設有暫存式元件’其用來接收且緩衝此種由發送 元件所傳送之資料且使已暫存之資料發出至接收元件,且 須考慮該發送元件及接收元件之不同之時間結構。因此須 在該發送單元及接收單元之間形成暫存式元件,以便在已 發送-及繼續傳送以及最後已接收之資料流之間形成一種 同步作用。 由於不同之系統需求使、接收單元上發出資料時需要不同 之速率,則習知之暫存式元件都設計成所謂FIFO(first-in-first-out)閂(latch)元件。此種習知之FIFO閂元件依 據可預定之等待時間或延遲時間在接收該發送元件之資料 之後使所接收之資料依序發送至接收元件(其亦接收此資 料)。已暫存之資料須保持在輸出端一段時間,直至該接 收單元預備接收且由暫存記憶體接管資料爲止。 習知之暫存式元件用來接,收及暫存此種傳送至輸入元件 之輸入資料且使此種與輸入資料相一致之輸出資料發送至 出元件,因此可參考直至資料發出時所需之等待時間或延 遲時間來選取該暫存式元件。此種習知之該暫存式元件具 有許多所謂閂級(latch stage),即,資料保持級,其包含至 少一個閂元件,一個暫存式記憶體以及一個多工元件。此 多工元件須形成在各別之閂級中,使施加至暫存式元件之 輸入元件上之輸入資料可控制地直接傳送至閂級之各別之 529257 五、發明説明(2) 資料輸出端。 藉由可控制地選取閂級之整個單元之多工元件之選擇狀 態,則可界定向外之有效等待時間。每一閂級由於一序列 之閂元件及多工元件而可達成某種程度之等待時間或延遲 時間。依序之各閂級所形成之配置依據已驅動之多工元件 之選取而可選取一種指定之等待時間,使得在存在η- 1個 串聯之閂級時可選取η個不同之等待時間。 在暫存儲存時,特別是利用可選擇之不同之等待時間或 延遲時間時,則輸出元件上之輸出資料須保持穩定而與 ”何種等待時間已選取”無關,若閂元件上未存在一種驅動 命令或讀出命令且若已選擇輸出側之第一多工元件(即, Lateng 1)時,其中習知之暫存式元件之後不存在其它之 閂元件(其可穩定地使已存在之輸出資料保持穩定)。 本發明之目的是提供一種暫存式元件,其以特別簡易之 方式確保:輸出元件上已存在之輸出資料對每一已選取之 等待時間都可保持穩定而與閂元件之驅動狀態之存在無 關。 依據本發明,此目的以具有申請專利範圍第1項特徵之 暫存式兀件來達成。有利之其它形式描述在申請專利範圍 附屬項中。 本發明之暫存式元件之特徵下:輸出側之第一閂級之至 少該多工元件須積體化於此閂級之閂元件之資料暫存用之 回授回路(feedback loop)之區域中,使輸出元件上所發 出或存在之貪料穩定,這特別是與問級之問元件之驅動狀 -4- 529257 五、發明説明(3 ) 態及/或輸入資料之實際改變狀態無關。 在先前技藝中,爲了防止所選取之多工器(Lateng)l之 輸出信號之不穩定,則在暫存式元件中設有另一種閂機構 (其可用於輸入信號或輸出信號中)。這樣所造成之缺點是 :會另外消耗功率且在各導線上產生其它雜訊。此外,若 先則之各別之問兀件中未存在一種驅動ί目號’則輸出資料 線上之輸出資料是在一種不能預測之狀態中。就此種閂機 構而言,須設置相對應之電子元件及資料路徑,其在積體 元件上需要空間而會使暫存式元件之性能(特別是速率)劣 化。 本發明之基本槪念是:待設置之多工元件(特別是輸出 側之第一閂級)形成在閂元件之暫存資料所用之回授回路 之區域中。這樣可確保:多工元件之選取可在暫存用之回 授中進行,該處所存在之閂機構或閂元件是作爲暫存及穩 定用。第一閂元件之輸出側中輸出元件上之資料信號保持 穩定,且與’’一種等待時間是否已選取以及何種等待時間 已選取”無關,亦與”閂元件中是否有哪一個已由相對應之 驅動命令所驅動以進行讀出”無關。 因此,以有利之方式使每一閂級都具有至少一個資料輸 入端及資料輸出端。這些閂級配置成互相串聯,使由暫存 式元件之輸入元件至輸出元件之方向中各別已存在之閂級 之資料輸出端分別與直接位於其後之閂級之資料輸入端相 連。藉由此種配置’則可確保:一系列之問級可界定一系 列之可選取之等待時間。 529257 五、發明説明(4 ) 首先只在閂元件中且特別是在該處所設置之暫存用之回 授回路中形成輸出側之第一閂級之多工元件使位於輸出元 件上之輸出信號穩定,雖然這樣在原理上即已足夠’但由 於製造技術及槪念上之原因,則特別有利之情況是:全部 之閂級(特別是多工元件所形成之配置中者)都以相同方式 構成或具有相同之作用。這些措施之設計方式是:閂級中 所有之多工元件分別積體化於閂元件中且特別是積體化於 該處所設置之回授回路中。 爲了選取該多工元渾,則特別有利的是:形成該多工元 件以接收一種選取信號,特別是選取一種等待時間(或延 遲時間)。藉由此種選擇信號,則可使各別之多工元件至 少切換至第一及/或第二選擇狀態。第一選擇狀態是原來 之閂元件之環境及其中所暫存之資料以及輸入資料直接由 輸入元件所接收及繼續傳送,藉此可設定以此種方式所選 取之多工元件所對應之等待時間。各多工元件之第二狀態 是指:相對應之閂元件之已暫存之資料傳送至閂級之資料 輸出端以便繼續傳送。 在本發明之暫存式元件之其它實施形式中,形成閂級之 每一閂元件以便分別接收一種讀出信號或驅動信號。藉由 讀出信號或驅動信號之接收,則可驅動閂級中各別之閂元 件’特別是可用來發出其中所暫存之資料至此閂級之各別 之資料輸出端。 爲了依序進行此種暫存過程,則有利之方式是:形式閂 元件及/或形成此種閂元件之多工元件以分別接收一種時 -6- 529257 五、發明説明(5 ) 脈信號。此種時脈信號可對已暫存之資料之處理(特別是 繼續傳送)進行控制。這些等待元件可解釋成時脈時間之 整數倍。 依據本發明較佳之實施形式,在每一閂級中,特別是在 每一閂元件中,分別形成一種傳送元件以傳送該輸入資料 信號,該驅動信號或讀出信號,該選擇信號及/或該時脈 信號。 閂級之閂元件分別以正反器(flip-flop),特別是D-正 反器或相同型式之正反器構成。以NAND或NOR閘爲主之 D正反器之所有型式及結構都可行。 此外,藉由一序列之閂元件且特別是藉由一序列之正反 器元件及/或藉由一序列之選擇信號’則可界定各等待時 間或延遲時間之各種選擇可能性。在存在n-1個串聯之閂 級時可對η個等待時間進行選擇。若所有之多工元件都處 於一種未驅動(即’第二)狀態中’則閂級中之全部之閂兀 件串聯而形成一種最大之等待時間’其至少等於各別之閂 級之各等待時間之和(sum)。反之’若多工元件之一是由 相對應之選擇信號所驅動且設定在第一狀態中(其中所屬 之閂級之閂元件及所有位仿輸出側之閂級已被旁路(bypass)) , 則只有 隨後仍 保留之 閂級之 等待時 間須相 加至總 等待時間。若只有輸出側之第一閂級之多工元件設定在此 種已驅動之第一狀態中,則全部之閂級都被旁路且輸入資 料信號不會有等待時間(或延遲時間)而成爲輸出兀件上之 輸出資料信號,但其中由於第一多工元件積體化於暫存用 529257 五、發明説明(7 ) 回路21中。 第二回授回路20可以類似該第一回路2 1之方式構成, 其具有回授元件24a及反相器24b,但多工元件7在該路徑 中設在第二回授回路之區域20中,使得在多工元件之驅動 狀態S0中第一閂級L 1之閂元件6可以傳統方式來操作。 反之,設在第一閂級L1之閂元件6中之多工元件7形成該 驅動狀態S 1時,閂元件6被旁路且位於暫存式元件2上之 輸入資料信號Din經由此線26而直接傳送至第一閂級L 1 之輸出資料端9。經由邏輯23來控制第一閂級L 1之多工 元件7 ;此邏輯23藉由處理此線元件25C上之選擇信號 LAT以及此線27上之讀出-/驅動信號READ而產生一種 多工元件7所用之控制信號C2。 暫存式元件2內部中設有各線元件4,4a,4b及4c以用 於輸入資料Din,讀出-/驅動信號READ,時脈信號CLK 或選擇信號(用於等待時間LAT)中。 第2圖所示之本發明之暫存式元件具有η-l個相同之閂 級L1至Ln-1,其具有第1圖中所示之閂縦li之全部之結 構且此處只以示意圖表示。信號Din,READ,CLK或LAT 經由各線4,4a,4b及4c來傳送且經由相對應之介入線 25a,25b,25c ’ 26及27而傳送至各別之閂元件6及其中 之積體式多工元件7。 多工元件7積體化於閂元件6中暫存用之回授回路之區 域20中◦此種區域20在第2圖中只以示意圖表示。 藉由設定各信號或各信號成份LAT1至LATn-Ι中之一, 529257 五、發明説明(8 ) 則多工元件7中最高之一個元件可切換成驅動狀態S 1,使 所屬之閂級之閂元件6及輸出側中所存在之全部之閂級被 旁路’輸入資料信號DM1因此可直接位於隨後之輸入側之閂 級上或位於其資料輸入端8上。若藉由驅動資料LTAj使閂 級Lj之閂元件6之多工元件7轉換成驅動狀態S 1,則利用 此種選擇可選取該等待時間(Latenz)j-l,其組合成由閂級 Lj所看到之先前輸出側之閂級l 1至Lj -1之延遲時間或等 待時間之和(s u m)。 第3圖是先前技藝之暫存式元件32。其同樣具有η-l個 串聯之閂級L 1至Ln-1。整個閂級L1至Ln-1是以相同方 式構成,且具有串聯之閂元件6及多工元件7。藉由此種配 置(特別是輸出側之第一閂級L 1 ),則可使輸出元件5上之 輸出資料信號D。^保持穩固,若由於選擇信號lAT 1之驅 動而設定此多工元件7使所有之閂級L1至Ln_i或其閂元 件6旁路(by-pass)時。即’輸入資料信號Din直接處於輸出 兀件5上,使輸入資料信號Din中之改變全由於無暫存作用 而被視爲輸出資料信號Dg之相對應之瞬間改變。 反之,藉由本發明之方式,輸出側之第一閂級之至少一 部份積體化於問兀件中之此種多工元件可確保輸出資料 DQUt之穩定性,此時不需形成額外之閂機構,因此不會浪 費空間且不會浪費能量源。 符號之說明 1.. ...發送元件 2.. ...暫存式元件 -10- 529257 五、發明説明(9 ) 3.. ...接收元件 4……輸入元件 4a....讀出-/驅動信號用之傳送元件 4b....時脈信號用之傳送元件 4c....選擇信號用之傳送元件 5.....輸出元件 6……閂元件
7.. ...多工元件 8.. ...閂級資料輸入端 9.. ...閂級資料輸出端 20.··.回授回路(區域) 2 1 ....回授回路 22.. ..控制邏輯
23.. ..控制邏輯 24a...回授回路 24b...反相器
25. …傳送元件Din 25a...傳送元件READ 25b...傳送元件CLK 25c...傳送元件LAT 26. …傳送元件Din
27.. ..傳送元件READ 30.. ..先前技藝之暫存式元件 CLK...時脈信號 -11- 529257 五、發明説明(1G) c 1 ....控制信號 C2.…控制信號 Din...輸入資料信號 D^t..輸出資料信號 Ll,...,Ln-l.…閂級 LAT...選擇信號 READ·.多工元件之讀出驅動元件 SO——多工兀件未驅動之第一狀態 S 1....多工元件已驅動之第二狀態 -12-
Claims (1)
- 529257;;^ 六、申請專利範圍 第901 1 7662號「暫存式元件」專利案 (9 1年1 2月修正) 六申請專利範圍: 1. 一種暫存式元件(2),用來接收且暫時儲存一種傳送 至輸入元件(4)之輸入資料(Din)且以可選取之等待 時間(Latenz)或延遲時間使此種與輸入資料(Din)相 對應之輸出資料(D^t)發送至輸出元件(5), -設有許多閂級(Ll,...,Ln-l),其分別具有至少一 個閂元件(6 )及一個多工元件(7 ), -多工元件(7)須分別配置在各別之閂級 (L1,· · ·,Ln-l )中,使至少在多工元件(7)之第一 選擇狀態(S 1 )中此種施加至暫存式元件(2)之輸入 元件(4 )上之輸入資料(D i η )直接-或在各別閂級 (L1,· · ·,Ln - 1 )之閂元件(6)中之多工元件(7)之第 二選擇狀態(S0)中已暫存之資料(D1,···,〇!!-1)可 控制地且選擇式地傳送至閂級(LI,. . .,Ln- 1 )之各 別之資料輸出端(9 ),其特徵爲:輸出側之第一閂 級(L1 )之至少此多工元件(7)須形成在閂級(L1 )之 閂元件(6 )之暫存用之回授回路之區域(20 )中,使 發送至輸出元件(5)上之資料(Dout )可保持穩定, 這特別是與閂級(L1 , · . .,Ln-l)之閂元件(6)之驅 動狀態無關及/或與輸入資料(Din)之實際改變無 關。 六、申請專利範圍 2·如申請專利範圍第1項之暫存式元件,其中每一閂 級(L1,· · ·,Ln - 1 )具有至少一個資料輸入端(8)及一 個資料輸出端(9 )。 3.如申請專利範圍第2項之暫存式元件,其中各閂級 (L1,· · ·,Ln-1 )須串聯地配置,使由暫存式元件(2) 之輸入元件(4)至輸出元件(5)之方向中已存在之各 閂級(Lj )之資料輸出端(9 )分別與直接位於其後之閂 級(L j - 1 )之資料輸入端(8 )相畢 4·如申請專利範圍第1 3 式元件,其中 所有之閂級(L1,. · .,Ln - 1 ),特別是相對於多工元件 (7)之配置而言,是以相同方式構成或作用相同。 5·如申請專利範圍第1項之暫存式元件,其中多工元 件(7)用來接受一種選擇信號(LAT),特別是用來選 取一種等待時間或延遲時間,藉此可使各別之多工 元件(7 )切換到至少第一或第二選擇狀態(S 1,SO ) 中。 6. 如申請專利範圍第1至 3項中任一項之暫存式元 件,其中閂級(L1,. · ·,Ln -1 )之閂元件(6 )用來接收 一種讀出信號(READ ),藉此可驅動各別之閂元件 (6),特別是可使暫存於其中之資料(Dl,...,Dn-l) 發送至各別閂級(L1,· . .,Ln -1 )之資料輸出端(9)。 τ 、-一 -:二一飞 r、 ^ 7. 如申請專利範圍項之暫存式元件,其 中閂級(L1,· . ·,Ln - 1 )之閂元件(6)及/或多工元件 六、申請專利範圍 (7 )分別用來接收一種時脈信號(CLK ),藉此可控制 該處理過程。 8.如申請專利範圍第1至 3項中任一項之暫存式元 件,其中爲了傳送閂級(L1,· . ·,Ln -1 )中(特別是 各別閂元件(6)中)之輸入資料信號(Din),驅動信號 (READ ),選擇信號(LAT )及/或時脈信號(CLK ),須 分別設置一種傳送元件(25,25a,25b,25c)。 9·如申請專利範圍第1至 3項中任一項之暫存式元 件,其中形成該閂元件(6 ),其是一種正反器元件, 特別是D正反器或類似物件。 10. 如申請專利範圍第1或5項之暫存式元件,其中藉 由閂級(L 1,. · ·,Ln - 1 )之一系列之閂元件(6 ),特別 是正反器元件及/或選擇信號(LAT)來界定各等待時 間或延遲時間之選擇可能性。 11. 如申請專利範圍第1或5項之暫存式元件,其中藉 由選擇信號(LAT)使至多一個閂元件(Ll,...,Ln-l) 之一個多工元件(7 )可轉換成第二選擇狀態。 12·如申請專利範圍第1 〇項之暫存式元件,其中藉由 選擇信號(LAT)使至多一個閂元件(L1,· · .,Ln_ 1 )之 一個多工元件(7 )可轉換成第二選擇狀態。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10035424A DE10035424A1 (de) | 2000-07-20 | 2000-07-20 | Zwischenspeichereinrichtung |
Publications (1)
Publication Number | Publication Date |
---|---|
TW529257B true TW529257B (en) | 2003-04-21 |
Family
ID=7649656
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090117662A TW529257B (en) | 2000-07-20 | 2001-07-19 | Inter-storage device |
Country Status (4)
Country | Link |
---|---|
US (1) | US6924675B2 (zh) |
EP (1) | EP1175052B1 (zh) |
DE (2) | DE10035424A1 (zh) |
TW (1) | TW529257B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8023612B2 (en) * | 2008-09-25 | 2011-09-20 | Cisco Technology, Inc. | Shift register with dynamic entry point particularly useful for aligning skewed data |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4458165A (en) * | 1983-03-23 | 1984-07-03 | Tektronix, Inc. | Programmable delay circuit |
JPH0613857A (ja) * | 1992-06-25 | 1994-01-21 | Fujitsu Ltd | ディレイ調整回路 |
DE69407588T2 (de) * | 1994-09-21 | 1998-07-09 | Sgs Thomson Microelectronics | Programmierbare digitale Verzögerungsschaltungseinheit |
US6161189A (en) * | 1997-03-31 | 2000-12-12 | International Business Machines Corporation | Latch-and-hold circuit that permits subcircuits of an integrated circuit to operate at different frequencies |
DE19736434C3 (de) * | 1997-08-21 | 2002-08-22 | Nokia Mobile Phones Ltd | Verfahren und Vorrichtungen zur Erkennung der Position von in einem seriellen Datenempfangsstrom liegenden Datenpaketen |
DE19747249A1 (de) * | 1997-10-25 | 1999-04-29 | Cit Alcatel | Verfahren sowie rückgekoppeltes Filter für die Entzerrung von digital übertragenen Signalen |
CN1188787C (zh) * | 1997-12-17 | 2005-02-09 | 国际商业机器公司 | 包含以不同频率操作的子电路的集成电路及其方法 |
US6169438B1 (en) * | 1999-09-20 | 2001-01-02 | Oak Technology, Inc. | Circuit and method for selectively delaying electrical signals |
US6606361B1 (en) * | 1999-09-28 | 2003-08-12 | Anthony S. Rowell | Circuits, systems, and methods for providing a single output clock and output data stream from an interface having multiple clocks and an input data stream |
-
2000
- 2000-07-20 DE DE10035424A patent/DE10035424A1/de not_active Ceased
-
2001
- 2001-07-03 DE DE50114276T patent/DE50114276D1/de not_active Expired - Lifetime
- 2001-07-03 EP EP01116106A patent/EP1175052B1/de not_active Expired - Lifetime
- 2001-07-19 TW TW090117662A patent/TW529257B/zh not_active IP Right Cessation
- 2001-07-20 US US09/910,342 patent/US6924675B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP1175052A3 (de) | 2005-11-30 |
US20020016936A1 (en) | 2002-02-07 |
EP1175052A2 (de) | 2002-01-23 |
DE50114276D1 (de) | 2008-10-16 |
DE10035424A1 (de) | 2002-01-31 |
US6924675B2 (en) | 2005-08-02 |
EP1175052B1 (de) | 2008-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7477086B1 (en) | Low-skew digital lever shifter for I/O | |
JP3557975B2 (ja) | 信号切り替え回路及び信号切り替え方法 | |
US20070133314A1 (en) | Integrated Circuit Devices Having Dual Data Rate (DDR) Output Circuits Therein | |
US20080080262A1 (en) | Data alignment circuit and data alignment method for semiconductor memory device | |
EP0647028A2 (en) | Latch controlled output driver | |
US20020005793A1 (en) | Serial/parallel converter | |
JP2011108352A (ja) | アドレス制御回路及び半導体メモリ装置 | |
JP2000236260A (ja) | 信号符号化回路及び信号符号化方法 | |
JPWO2008072649A1 (ja) | 論理回路とアドレスデコーダ回路及び半導体記憶装置 | |
KR20030009032A (ko) | 입출력 인터페이스 및 반도체 집적 회로 | |
JP3567601B2 (ja) | 入出力バッファ回路及び出力バッファ回路 | |
TW529257B (en) | Inter-storage device | |
US8948215B2 (en) | High speed and high jitter tolerance dispatcher | |
US7551014B1 (en) | Differential output with low output skew | |
TW510101B (en) | Data transmitting device, data transmission system and method | |
US7383459B1 (en) | Apparatus and method for phase-buffering on a bit-by-bit basis using control queues | |
JP3928938B2 (ja) | 電圧変換回路および半導体装置 | |
KR101629231B1 (ko) | 데이터 홀드 기능을 갖는 도미노 로직 블록 및 그것을 구비한 도미노 로직 | |
US6300792B1 (en) | Programmable input/output pin signal multiplexing/demultiplexing circuitry for integrated circuits | |
JP4713130B2 (ja) | スキャン付きフリップフロップ、半導体装置及び半導体装置の製造方法 | |
US6646465B2 (en) | Programmable logic device including bi-directional shift register | |
US7636361B1 (en) | Apparatus and method for high-throughput asynchronous communication with flow control | |
US6307400B1 (en) | Data register circuit in memory device | |
KR100223732B1 (ko) | 리니어 버스트 시퀀스를 구현하는 카운터 회로 | |
US7016988B2 (en) | Output buffer register, electronic circuit and method for delivering signals using same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |