TW529133B - Mask ROM, and fabrication method thereof - Google Patents
Mask ROM, and fabrication method thereof Download PDFInfo
- Publication number
- TW529133B TW529133B TW090127364A TW90127364A TW529133B TW 529133 B TW529133 B TW 529133B TW 090127364 A TW090127364 A TW 090127364A TW 90127364 A TW90127364 A TW 90127364A TW 529133 B TW529133 B TW 529133B
- Authority
- TW
- Taiwan
- Prior art keywords
- area
- substrate
- film
- memory
- region
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 17
- 238000002955 isolation Methods 0.000 claims description 41
- 230000002093 peripheral effect Effects 0.000 claims description 16
- 230000002079 cooperative effect Effects 0.000 claims description 9
- 238000010586 diagram Methods 0.000 claims description 7
- 230000001681 protective effect Effects 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 238000007517 polishing process Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 239000012528 membrane Substances 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 4
- 229910052757 nitrogen Inorganic materials 0.000 claims 2
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 claims 1
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 claims 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 239000000292 calcium oxide Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 230000000873 masking effect Effects 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 238000005192 partition Methods 0.000 claims 1
- 230000011218 segmentation Effects 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 238000000576 coating method Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910021341 titanium silicide Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052778 Plutonium Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000796 flavoring agent Substances 0.000 description 1
- 235000019634 flavors Nutrition 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- OYEHPCDNVJXUIW-UHFFFAOYSA-N plutonium atom Chemical compound [Pu] OYEHPCDNVJXUIW-UHFFFAOYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/27—ROM only
- H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
- H10B20/38—Doping programmed, e.g. mask ROM
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/60—Peripheral circuit regions
- H10B20/65—Peripheral circuit regions of memory structures of the ROM only type
Landscapes
- Semiconductor Memories (AREA)
- Element Separation (AREA)
Description
529133 A7 B7 五、發明説明(1 ) 【發明所屬之技術領域】 本發明係關於罩幕式唯讀記憶體(mask ROM) 構造及其製造方法;更詳細而言,係關於與邏輯 製程的互換性優異,記憶胞的集積度高的罩幕式 唯讀記憶體構造及其製造方法。 罩幕式唯讀記憶體係一種非揮發性元件,將 必要的資訊,在元件的製造製程中亦即在元件的 隔離製程、金屬(metal)製程或是對記憶胞的通道 區域(channel region)離子植入的製程中,利用罩 幕製程,辨別資料(data),來記憶必要的資訊。 第1圖係根據習知技術之平坦式晶胞(flat c e 11)型式之罩幕式唯讀記憶體之記憶胞的配置 圖。 利用邏輯製程製作罩幕式唯讀記憶體時,最 常被使用的形態,為第1圖所示的平坦式晶胞型 式之罩幕式唯讀記憶體。 此種平坦式晶胞型式之罩幕式唯讀記憶體, 如第1圖所示,係由包含:被定義有記憶胞陣列 區域(memory array cell region)(I)以及區段選擇 區域(segment select region)(II)的基板(100); 形成在基板(100)之記憶胞陣列區域(I)的外 圍部位的溝渠(trench)(未圖示);在前述構造的基 板整個面,隔開一定間隔,被配置在第1方向之 各個埋入層(1 1 0);以及被配置在與埋入層(1 1 0) 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) %_ 訂· 經濟部智慧財產局員工消費合作社印製 -5- 529133 五 經濟部智慧財產局員工消費合作社印製 A7 _____B7_ — 、發明説明(2 ) 垂直交叉之第2方向上的各個閘極(1 14)所構成。 當製作前述平坦式晶胞型式之罩幕式唯讀記 憶體時,如第1圖所示,隔離製程,係為了記憶 胞之間的隔離,不進行另外的LOCOS或STI製 程,而在記憶胞陣列區域(I)的外圍部分進行,具 有包圍記憶胞陣列區域(I)全體的構造;記憶胞的 源極/沒極(s o u r c e / d r a i η)接合部,係利用在閘極 製程以前所形成的埋入層(110),而不需要前述接 合部之間的隔離。 對於前述埋入層(110)接合部的接觸窗 (12 2),並不存在於記憶胞陣列區域(I)内,而係 僅存在於區段選擇區域(II)内。又,前述閘極(1 14) 的寬度,為記憶胞的通道寬度。 因此,平坦式晶胞型式之罩幕式唯讀記憶 體,如前所述,在記憶胞内,由於沒有隔離膜和 接觸窗,所以記憶胞的尺寸為 4F2(F代表微影 (photolithography)的最小線寬)左右,因而能夠 高集積化,製程單純所以製造成本低。 當製作具有此種優點的平坦式晶胞型式之罩 幕式唯讀記憶體時,當應用〇 · 3 5 // m以前的設計 法則(design rule)的邏輯製程的情況,1)隔離製 程係藉由區域氧化法(LOCOS)來進行;2)閘極形 成用物質,係利用摻雜有N型雜質的多結晶矽和 矽化鈦(Ti-Salicide)、或是複晶矽-金屬矽化鶴 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) - 6 - 529133 A7 B7 五、發明説明(3 ) (tungsten-polycide); 3)在源極 / 汲極(source/drain) 接合部,則利用與閘極形成用物質相同的矽化 鈦。 又,將前述平坦式晶胞型式之罩幕式唯讀記 憶體,利用〇 . 2 5 // m以下的設計法則的邏輯製程 來製作的情況,1)隔離製程,係藉由溝渠(STI) 將記憶胞陣列區域全體包圍的形態來進行;2)閘 極形成用物質,係利用矽化鈦(Ti_Salicide)、或 是矽化鈷(Co-Salicide) ; 3)在源極/汲極 (s 〇 u r c e / d r a i η)接合部,則利用與閘極形成用物質 相同的矽化鈦、或是矽化鈷(Co-Salicide)。 因此,雖然到目前為止,與0 · 3 5 // m以前的 設計法則(d e s i g n r u 1 e)的邏輯具有互換性的平坦 式晶胞型式之罩幕式唯讀記憶體,已經可以被大 量製造;但是,與〇.25/zm以下的邏輯製程具有 互換性的平板賽路製程則尚未開發出來,所以迫 切地須對此進行研究。 第2圖係根據習知技術之平坦式晶胞型式之 罩幕式唯讀記憶體製程的流程圖。 【習知技術】 根據通常進行的習知技術之罩幕式唯讀記憶 體製造方法,如第2圖所示,係區分成:在記憶 胞陣列區域的外圍形成元件分離膜的隔離製 程;阱形成製程;埋入層形成製程;在記憶胞陣 本紙張尺度適用中國國家標準(CNS)A4規格(210Χ 297公釐) (請先閲讀背面之注意事項再填寫本頁) 、τ 經濟部智慧財產局員工消費合作社印製 529133 A7 B7 五、發明説明(4 ) 列區域以及周邊區域,形成閘極絕緣膜以及閘極 之製程;在記憶胞陣列區域,進行記憶胞隔離用 離子植入製程;在周邊區域的閘極,進行源極/ 汲極形成製程;塗佈製程;以及在區段選擇區域 的埋入層,進行接觸窗形成製程和位元線形成製 程。 第3 a圖〜第3 c圖,係沿著第1圖的 A-B 線、B - C線以及C - D線切斷的製程剖面圖。 在第3 a圖〜第3 c圖中所示的圖面符號 a,係代表記憶胞陣列區域的主動區域(active region);符號b則代表主動區域的外圍部分亦即 周邊區域。 以下,一邊參照第3 a圖〜第3 c圖,一邊 更詳細地說明根據習知技術之罩幕式唯讀記憶 體製造方法。 根據習知技術之罩幕式唯讀記憶體製造方 法,如第3 a圖所示,首先,提供被定義有記憶 胞陣列區域(I)和區段選擇區域(II)的基板(100)。 接著,蝕刻前述基板(100)之記憶胞陣列區域 (I)之主動區域(a)的外圍部分,形成溝渠(103)。 然後,在已形成前述溝渠(1 〇 3 )的基板整個面上, 蒸鍍氧化矽等的絕緣膜之後,將前述絕緣膜回蝕 (etch back)、或是藉由化學機械研磨(Chemical Mechanical Polishing)製程,加以#刻,形成埋 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐) (請先閲讀背面之注意事項再填寫本頁) %· -、可. 經濟部智慧財產局員工消費合作社印製 .8 · A7
529133 五、發明説明(5 ) 入前述溝渠(1〇3)内的元件隔離膜(1〇4)。 然後’在已形成前述元件隔離膜(丨〇 4)的基板 上’經由雜質植入製程,形成阱(well)(1〇2)。此 時,也可以先進行前述阱(1〇2)製程之後,再進行 元件隔離膜(104)製程。 接著’在已形成味(1〇2)的基板之記憶胞陣列 區域(I)和區段選擇區域(π)上,依序地進行微影 (ph〇t〇lithography)製程以及雜質植入製程形成 往同一方向配列的各個埋入層(110)(111)。 接著,在已形成前述結果的基板上,夾著閘 極絕緣層(112),形成配置在與前述埋入層 (1 1 0) (1 1 1)成直角的方向上的各個閘極(J J 4)。 然後’雖然未加以圖示出來,在記憶胞陣列 區域(I)的主動區域(a)上,實施袼隔離用離子植入 之後’在其周邊區域(b)上,形成源極/汲極,然 後實施塗佈製程。 接著,如第3 c圖所示,將保護膜(丨2 〇)蒸鑛 在基板整個面上之後,在區段選擇區域(π)的埋 入層(1 1 1)中’形成作為用來與以後要形成的位元 線(未圖示)連結的連結通路之接觸窗(122)。 接著,形成通過前述接觸窗(122)導電地與區 段選擇區域(II)的埋入層(111)連結的位元線,完 成罩幕式唯讀記憶體的製造。 利用〇 · 2 5 β m以下的設計法則之邏輯製程, 本紙張尺度適用中國國家標準(CNS)A4規格(210χ 297公釐) (請先閱讀背面之注意事項再填寫本頁) % -、τ 經濟部智慧財產局員工消費合作社印製 -9- 529133 A7 B7 五、發明説明(6 ) 來製作罩幕式唯讀記憶體時,元件隔離膜的形 成,如前所述,係藉由溝渠製程以及化學機械研 磨製程來進行。 通常,記憶胞的一個區段,具有32個的字元 線和1 0 2 4個的位元線。 因此,當要使區段的尺寸變小時,則構成同 一集積度之記憶胞的面積會增加。 若考慮閘極係以最小設計法則來設計,3 2個 的字元線所佔的高度約為 64F ;在此,若使區段 選擇端的高度約為 12F,則一個區段的高度為 76F。而且,該當於1024個的位元線的長度約為 2048F。亦即,一個區段的尺寸為 2048FX76F。 若考慮 0 · 2 5 // m以下的設計法則時,則為 5 1 2 X 1 9 # m 〇 而且,記憶胞係複數個區段的集合體。例如, 為了構成4M位元記憶胞陣列,如此的區段需要 1 2 8個。因此,4 Μ位元記憶胞陣列的尺寸約為 5 1 2 X 2 4 2 3 # m,此為構成構成記憶胞區塊之主動 區域的尺寸。 但是,習知的罩幕式唯讀記憶體的製造方 法,在記憶胞陣列區域寬的主動區域中,由於研 磨速度相對地不均勻,對於尺寸比 2 0 0 # m X 2 0 0 // m大的記憶胞,其研磨均勻度差。 又,埋入層,由於高集積度,微影係以被容 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) % 經濟部智慧財產局員工消費合作社印製 529133 A7 B7 五、發明説明(7 ) (請先閲讀背面之注意事項再填寫本頁) 許的最小尺寸來進行圖案形成,所以會有在記憶 胞陣列區域末端的邊界部處,難以進行圖案形成 的問題點。 【發明所欲解決之課題】 因此,本發明係為了解決上述課題而發明出 來,其目的為提供一種記憶胞製造方法,在形成 元件隔離膜之際,能夠一邊在所進行的研磨製程 中提高研磨均勻度,一邊在區段選擇區域和記憶 胞陣列區域的末端的邊界部,使埋入層容易圖案 形成。 【解決課題所用的手段】 經濟部智慧財產局員工消費合作社印製 為了達成前述目的,本發明之罩幕式唯讀記 憶體,其特徵為係由:被定義有記憶胞陣列區域 以及區段選擇區域的基板;在前述記憶胞陣列區 域的外圍部位、以及前述區段選擇區域之埋入層 形成區域的外圍部位,所形成的第1以及第2溝 渠;分別埋入前述第1溝渠以及第2溝渠内之各 個元件隔離膜以及隔離圖案;在前述構造的基板 整個面,隔開一定間隔,被配置在第1方向,藉 由前述隔離圖案而被包圍的各個埋入層;以及 被配置在與前述埋入層垂直交叉之第 2方向 上的各個閘極所構成。 本發明之罩幕式唯讀記憶體的製造方法,其 特徵為包含:提供被定義有記憶胞陣列區域以及 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 529133 A7 B7 五、發明説明(8 ) (請先閲讀背面之注意事項再填寫本頁) 區段選擇區域的基板之階段;在前述基板的記憶 胞陣列區域的外圍部位、以及前述區段選擇區域 之埋入層形成區域的外圍部位,分別形成元件隔 離膜、以及隔離圖案之階段;在已形成前述結果 的基板上,形成隔開一定間隔,被配置在第1方 向,藉由前述隔離圖案而被包圍的各個埋入層之 階段;以及形成被配置在與前述埋入層垂直交叉 之第2方向上的各個閘極之階段。 【本發明之實施形態】 以下,參照圖面來詳細地說明本發明之理想 實施形態。 第4圖係根據本發明之平坦式晶胞型式之罩 幕式唯讀記憶體之記憶胞的配置圖;第5圖係根 據本發明之區段選擇區域的配置圖。 經濟部智慧財產局員工消費合作社印製 本發明的罩幕式唯讀記憶體,係由包含:被 定義有記憶胞陣列區域以及區段選擇區域的基 板;在基板(2 0 0)之記憶胞陣列區域的外圍部位以 及區段選擇區域之埋入層形成區域的外圍部 位,分別形成的各個第 1 以及第 2 溝渠 (203 )(20 5);分別埋入第1溝渠(203 )以及第2溝 渠(205)内之各個元件隔離膜(204)以及隔離圖案 (206);在前述構造的基板整個面,隔開一定間 隔,被配置在第1方向,藉由隔離圖案(206)而被 包圍的各個埋入層(210);以及在已形成埋入層 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐) -12 - 529133 A7 B7 五、發明説明(9 ) (請先閲讀背面之注意事項再填寫本頁) (210)的基板上,被配置在與埋入層(210)垂直交 叉之第 2 方向上的各個閘極絕緣層(2 1 2 )以及閘 極(214)所構成。 第8 a圖〜第8 c圖,係沿著第4圖的E — F線、F — G線以及G — Η線切斷的製程剖面 圖。在第8 a圖〜第8 c圖中所示的圖面符號 c ,係代表記憶胞陣列區域的主動區域;符號d 則代表主動區域的外圍部分亦即周邊區域。 前述構成的本發明之罩幕式唯讀記憶體的製 造方法,如第8 a圖所示,首先,提供被定義有 記憶胞陣列區域(III)和區段選擇區域(IV)的基板 (200) 〇 接著,#刻前述基板(2 0 0)之記憶胞陣列區域 (III)之主動區域(c)的外圍部分以及區段選擇區 域(IV)之埋入層形成區域的外圍部分,分別形成 第1溝渠(2 03 )和第2溝渠(20 5)。此時,第1溝 渠(203)和第 2 溝渠(205),係從基板(200)的表 面,被蝕刻 3000〜4000人的深度。 經濟部智慧財產局員工消費合作社印製 然後,在已形成前述第1溝渠(2 03 )和第2溝 渠(2 0 5)的基板整個面上,蒸鍍氧化矽等的絕緣膜 之後,將前述絕緣膜回触、或是藉由化學機械研 磨製程,加以蝕刻,形成埋入第1溝渠(2 0 3 )和第 2溝渠(205)内的元件隔離膜(204)以及隔離圖案 (206) 〇 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) -13- 529133 A7 B7 五、發明説明(10 ) (請先閲tls背面之注意事項再填寫本頁} 此時,前述元件隔離膜(2 〇 4)’係被形成在記 憶胞陣列區域(111)之主動區域(c )的外圍部分;用 來隔離主動區域(c)和周邊區域(d)之間;前述隔 離圖案(206),係被形成在區段選擇區域(IV),用 來分別隔離以後要形成的區段選擇區域(IV)和記 憶胞陣列區域(III)之一端的埋入層。 然後,在已形成前述元件隔離膜(2 〇4)以及隔 離圖案(206)的基板上,實施雜質植入製程,形成 阱(well)(2〇2)。此時,前述元件隔離膜製程和前 述阱製程,也可以改變順序地進行。 接著,如第8b圖所示,在已形成阱(202)之 基板的整個面上,依序地進行微影製程以及雜質 植入製程,形成往同一方向配列的各個埋入層 (210)(211)。 經濟部智慧財產局員工消費合作社印製 前述埋入層(210)(211),雖然未在圖面中表示 出來,係在已形成前述阱(202)之基板的整個面 上,依序地蒸鍍墊氧化膜以及氮化膜。然後,將 感光膜塗佈在前述氮化膜上,進行曝光和顯影, 形成覆蓋住埋入層形成區域的感光膜圖案。然 後,利用前述感光膜,除去前述氮化膜以及前述 墊氧化膜,在使基板露出的狀態下,植入雜質來 形成前述埋入層。 此時,圖面符號2 10係代表被形成在記憶胞 陣列區域(III)内的埋入層;圖面符號211則代表 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 14 529133 A7 B7 五、發明説明(η ) 被形成在區段選擇區域(IV)内之隔離圖案(206) 間的埋入層。 (請先閱讀背面之注意事項再填寫本頁) 第6圖係根據本發明之在區段選擇區域中的 埋入層形成用罩幕圖案平面圖;第7圖係根據本 發明之在區段選擇區域中的埋入層平面圖。 前述埋入層(2 1 0 )(2 1 1)圖案形成之際,係利用 具有如第6圖所示形狀的罩幕圖案。但是,實際 植入離子的區域,如第7圖所示,係在前述第6 圖之罩幕圖案區域中之除去隔離圖案(2 0 6)的部 分。 然後,在已形成前述結果的基板上,夾著閘 極絕緣層(212),形成配置在與前述埋入層 (210)(211)成直角的方向上的各個閘極(214)。 接著,在記憶胞陣列區域(111)的主動區域(c ) 上’實施格隔離用離子植入(未圖示)之後,在其 周邊區域(d)上,形成源極/汲極(23 0),然後實施 塗佈製程。 經濟部智慧財產局員工消費合作社印製 接著,如第8 c圖所示,將保護膜(220)蒸鍍 在基板整個面上之後,蝕刻前述保護膜(2 2 0 ),使 區段選擇區域(IV)的埋入層(211)露出,而形成接 觸窗(222)。前述接觸窗(2 2 2)係作為用來與以後 形成的位元線連結的連結通路。 接著,形成通過前述接觸窗(222)導電地與區 段選擇區域(IV )的埋入層(2 1 1 )連結的位元線(未 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 529133 A7 B7 五、發明説明(12 ) 圖示),完成罩幕式唯讀記憶體的製造。 【發明之效果】 (請先閲讀背面之注意事項再填寫本頁) 如以上所述,本發明之罩幕式唯讀記憶體製 造方法,係在每個平坦式晶胞型式記憶胞陣列的 最小單位亦即各區段上,藉由增設隔離圖案,區 段選擇區域内的電晶體和在記憶胞陣列區域的 一端形成的記憶胞電晶體,由於不會受到埋入層 的影響,能夠維持全部一樣的元件特性。又,能 夠使用具有 〇 · 2 5 μ m以下的設計法則之邏輯製 程,來進行平坦式晶胞製程。 而且,藉由在各區段内之記憶胞陣列區域 内,主動區域的尺寸變小,使得由於化學機械研 磨所造成的不均勻度,獲得改善。 除此以外,本發明在不脫離其要旨的範圍 内,可以實施各種變更。 【圖式簡單說明】 第1圖係根據習知技術之平坦式晶胞型式之罩 幕式唯讀記憶體之記憶胞的配置圖。 經濟部智慧財產局員工消費合作社印製 第2圖係根據習知技術之平坦式晶胞型式之罩 幕式唯讀記憶體製程的流程圖。 第3 a圖〜第3 c圖,係沿著第1圖的A — A 線、B — C線以及C — D線截面的製程剖 面圖。 第4圖係根據本發明之平坦式晶胞型式之罩幕 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐) -16 - 529133 A7 B7 五、發明説明(13 ) 式唯讀記憶體之記憶胞的配置圖。 (請先閲讀背面之注意事項再填寫本頁) 第5圖係根據本發明之區段選擇區域的配置圖。 第6圖係根據本發明之在區段選擇區域中的埋 入層形成用罩幕圖案平面圖。 第7圖係根據本發明之在區段選擇區域中的埋 入層平面圖。 第8 a圖〜第8 c圖,係沿著第4圖的E — F 線、F — G線以及G — Η線切斷的製程剖 面圖。 【符號說明】 2 0 0 :基板 202 :阱 203 > 205 :溝渠 經濟部智慧財產局員工消費合作社印製 2 0 4 :元件隔離膜 206 :隔離圖案 2 1 0、2 1 1 ··埋入層 2 1 2 :閘極絕緣層 2 1 4 :閘極 2 2 0 :保護膜(層) 222 :接觸窗 c :主動區域 d ··周邊區域 III :記憶胞陣列區域 IV :區段選擇區域 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐) 17-
Claims (1)
- 9 2 5 正克多#.¥年 3 t: 8 8 8 8 ABCD 第和从〆號專利案年?月修正 六、申請專利範圍 1 . 一種罩幕式唯讀記憶體構造,其特徵為係 — II — 垂 — IV — — I — 層 I (請先閲讀背面之注意事項再填寫本頁) 由: 被定義有記憶胞陣列區域以及區段選擇區 域的基板, 在前述記憶胞陣列區域的外圍部位、以及 前述區段選擇區域之埋入層形成區域的外圍 部位,所形成的第1以及第2溝渠; 分別埋入前述第1溝渠以及第2溝渠内之 各個元件隔離膜以及隔離圖案; 在前述構造的基板整個面,隔開一定間 隔,被配置在第1方向上,且被前述隔離圖 案所包圍的各個埋入層;以及 被配置在與前述埋入層垂直交叉之第 2 方向上的各個閘極所構成。 2 .如申請專利範圍第1項所述之罩幕式唯讀記 憶體構造,其中前述第1溝渠和第2溝渠, 經濟部智慧財產局員工消費合作社印製 係由前述基板的表面起,具有3000〜4000人的 深度。 3 .如申請專利範圍第1項所述之罩幕式唯讀記 憶體構造,係更有: 覆蓋形成於前述閘極之基板整個面上的保 護膜; 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 529133 A8 B8 C8 D8 申請專利範圍 中 膜 護 保 述 前 在 成 形 被 出 露 層 入 CcuJ 埋 之 域 區 份 部 擇 選及 段以 區 ; 述窗 前觸 使接 ,的 線 元 位 的 窗 接 述 前 蓋 覆 徵 特 其 法 方 造 製 的 體 憶 己 古口 讀 唯 式 幕·· 罩含 么"| 種包 一 為 4 供的前 提^在 區 擇 被 基 述 選 段 區 及 以 域 區 列 胞 隐 部 圍 外 的 域 區 列 胞 •, 立曰心 己段記 有階的 義之板 定板基 區 及 成以 形 、 層膜 入離 埋隔 之件 域元 區成 擇形 選別 段分 ; 區,段 述位階 前部之 及圍案 以外圖 、 的離 位域隔 在 成 S 形被包 已,被 隔 而 間案 定 圖 果 結 述 前 上 板 (請先閲讀背面之注意事項再填寫本頁) 11 Qul 第 個 在 各 置的 配圍 一 離 開隔及 隔述 α 成前 ., 形由段 ,藉階 , 之 之 叉 交 直 垂 層 入 埋 述 前 與 在 置 配 被 成 形 經濟部智慧財產局員工消費合作社印製 記隔 讀及 唯以 式膜 幕離 罩隔 。 之件 段述元 階所述 之項前 極4中 閘 其 個第 , 各圍法 的範方 上利造 向專製 方請的 2 申 體 第如憶 5 ,板 成基 形述 的前 案在 圖 離 含 包 係 ΚΓ 立口 圍 外 的 域 區 列 胞 憶 記 的 域溝 區 2 成第 形及 層 以 入渠 埋溝 之 1 域第 區成 擇形 選別 段分 區 ’ 述上 前位 及部 以 圍 、 外 位的 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐) -19- A B CD 529133 六、申請專利範圍 渠之階段; 在已形成前述第1和第2溝渠的基板上, 形成絕緣層之階段;以及 I虫刻前述絕緣層之階段。 6 ·如申請專利範圍第5項所述之罩幕式唯讀記 憶體的製造方法,其中前述絕緣層,係藉由 回蝕或化學機械研磨製程,進行蝕刻。 了 .如申請專利範圍第4項所述之罩幕式唯讀記憶 體的製造方法,其中該埋入層的形成係包含: 在已形成前述元件隔離膜和前述隔離圖 案的基板整個面上,形成墊氧化膜以及氮化 膜之階段; (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 成 和為中 記 形 膜 作板 讀第 層 化 ,基 唯和 入 氮;案的 式渠 埋 述段圖來 幕溝 蓋 前 階離出 。罩 1 覆 去之隔露 段之第 成 除出述述 階述述 形;,露前前 之所前 , 段案板和入 案項中 上階圖基案植 圖 4 其 膜的幕 使圖質 幕第, 化案罩 ,幕雜 罩圍法 氮圖述膜罩將及 述範方 述 幕前化it, 以前#1造 前罩用 氧前幕 ·,去 專製 在之利墊將罩段除請的 域 述 蔽階 申體 區 前 屏之 如憶 -20- 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) A B CD 529133 六、申請專利範圍 溝渠,係由前述基板的表面起,钱刻 3000〜4000A的深度。 9 .如申請專利範圍第4項所述之罩幕式唯讀記 憶體的製造方法,係更追加有: 在形成前述閘極之後,在已形成前述閘 極之基板整個面上,形成保護膜之階段; 蝕刻前述保護膜,使前述區段選擇區域 的埋入層露出一部份,以形成接觸窗之階 段;以及 形成覆蓋前述接觸窗的位元線之階段。 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 - 21- 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 529133 id: 第3a圖 > m C D -1001CH '102 529133 年 圖 3b第 A Bα d, Η ΙΕ 529133529133529133 91 圖 8b 第 E529133 91· A第8c圖
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0051826A KR100401004B1 (ko) | 2001-08-27 | 2001-08-27 | 마스크롬 구조 및 그의 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW529133B true TW529133B (en) | 2003-04-21 |
Family
ID=19713592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090127364A TW529133B (en) | 2001-08-27 | 2001-11-02 | Mask ROM, and fabrication method thereof |
Country Status (4)
Country | Link |
---|---|
US (2) | US6734508B2 (zh) |
JP (1) | JP2003078038A (zh) |
KR (1) | KR100401004B1 (zh) |
TW (1) | TW529133B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100698065B1 (ko) * | 2004-12-30 | 2007-03-23 | 동부일렉트로닉스 주식회사 | 마스크 롬, 이의 제조 방법 및 이의 코딩 방법 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5870567A (ja) * | 1981-10-22 | 1983-04-27 | Nippon Denso Co Ltd | 半導体装置の製造方法 |
JPS6292362A (ja) * | 1985-10-17 | 1987-04-27 | Toshiba Corp | 半導体装置の製造方法 |
US5480822A (en) * | 1994-11-28 | 1996-01-02 | United Microelectronics Corporation | Method of manufacture of semiconductor memory device with multiple, orthogonally disposed conductors |
US5815433A (en) * | 1994-12-27 | 1998-09-29 | Nkk Corporation | Mask ROM device with gate insulation film based in pad oxide film and/or nitride film |
JP3193845B2 (ja) * | 1995-05-24 | 2001-07-30 | シャープ株式会社 | 半導体装置及びその製造方法 |
US5589414A (en) * | 1995-06-23 | 1996-12-31 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of making mask ROM with two layer gate electrode |
JP3355083B2 (ja) * | 1996-03-13 | 2002-12-09 | シャープ株式会社 | 半導体装置の製造方法 |
DE19640235C2 (de) * | 1996-09-30 | 2001-10-25 | Infineon Technologies Ag | Halbleiter-Festwertspeicher mit in Grabenseitenwänden vertikal verlaufenden Transistoren und Verfahren zu seiner Herstellung |
US6057195A (en) * | 1998-05-22 | 2000-05-02 | Texas Instruments - Acer Incorporated | Method of fabricating high density flat cell mask ROM |
US6034403A (en) * | 1998-06-25 | 2000-03-07 | Acer Semiconductor Manufacturing, Inc. | High density flat cell mask ROM |
JP3166723B2 (ja) * | 1998-09-02 | 2001-05-14 | 日本電気株式会社 | 半導体装置および半導体装置の製造方法 |
JP2001210729A (ja) * | 2000-01-24 | 2001-08-03 | Nec Corp | 半導体記憶装置及びその製造方法 |
US6569735B2 (en) * | 2001-03-20 | 2003-05-27 | Macronix International Co., Ltd. | Manufacturing method for isolation on non-volatile memory |
-
2001
- 2001-08-27 KR KR10-2001-0051826A patent/KR100401004B1/ko not_active IP Right Cessation
- 2001-11-02 TW TW090127364A patent/TW529133B/zh not_active IP Right Cessation
- 2001-11-07 US US10/039,364 patent/US6734508B2/en not_active Expired - Lifetime
-
2002
- 2002-02-04 JP JP2002026221A patent/JP2003078038A/ja active Pending
-
2004
- 2004-03-18 US US10/803,422 patent/US6989307B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR100401004B1 (ko) | 2003-10-10 |
JP2003078038A (ja) | 2003-03-14 |
US6734508B2 (en) | 2004-05-11 |
US20040173857A1 (en) | 2004-09-09 |
US20030038310A1 (en) | 2003-02-27 |
US6989307B2 (en) | 2006-01-24 |
KR20030018222A (ko) | 2003-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW381325B (en) | Three dimensional high density deep trench ROM and the manufacturing method thereof | |
TW459397B (en) | Semiconductor memory device and method for manufacturing the same | |
JP4037750B2 (ja) | 半導体装置及びその製造方法 | |
TWI304247B (en) | Method for fabricating semiconductor device | |
US20090121269A1 (en) | Integrated circuit comprising a transistor and a capacitor, and fabrication method | |
TW541604B (en) | Nonvolatile memories with floating gate spacers, and methods of fabrication | |
JPH07297297A (ja) | 半導体記憶装置およびその製造方法 | |
JPH04335569A (ja) | 半導体装置およびその製造方法 | |
TW409342B (en) | Contact fabrication method for semiconductor device | |
JP4864756B2 (ja) | Nand型不揮発性半導体記憶装置 | |
TW529133B (en) | Mask ROM, and fabrication method thereof | |
TWI223442B (en) | DRAM cell array and its manufacturing method | |
US6475866B2 (en) | Method for production of a memory cell arrangement | |
TWI228298B (en) | Method of fabricating FLASH memory devices | |
KR100449322B1 (ko) | 마스크롬 제조방법 | |
US6153475A (en) | Method for the manufacturing a memory cell configuration | |
TW560008B (en) | Method for manufacturing mask ROM | |
TW512496B (en) | Method for fabricating mask ROM | |
TW531875B (en) | SOI structure and method of producing same | |
TWI309076B (en) | Semiconductor device and method for manufacturing the same | |
TWI298191B (en) | Method for fabricating semiconductor device | |
JP3394895B2 (ja) | 半導体記憶装置およびその製造方法 | |
KR100213981B1 (ko) | 마스크 롬의 제조방법 | |
JP4363776B2 (ja) | 半導体装置及びその製造方法 | |
TWI234245B (en) | Fabrication method for flash memories source line and flash memories |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |