TW518869B - Synchronizing PCM and pseudorandom clocks - Google Patents

Synchronizing PCM and pseudorandom clocks Download PDF

Info

Publication number
TW518869B
TW518869B TW089120771A TW89120771A TW518869B TW 518869 B TW518869 B TW 518869B TW 089120771 A TW089120771 A TW 089120771A TW 89120771 A TW89120771 A TW 89120771A TW 518869 B TW518869 B TW 518869B
Authority
TW
Taiwan
Prior art keywords
signal
clock signal
clock
phase
providing
Prior art date
Application number
TW089120771A
Other languages
English (en)
Inventor
John Kaewell
Original Assignee
Interdigital Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interdigital Tech Corp filed Critical Interdigital Tech Corp
Application granted granted Critical
Publication of TW518869B publication Critical patent/TW518869B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/7085—Synchronisation aspects using a code tracking loop, e.g. a delay-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

518869 A7
經濟部智慧財產局員工消費合作社印製 發明之範圍 本發明係關於通信系統方面。特別是本發明乃關於 同步化CDMA通信系統内之多數遙控裝置提供同步之 信號。 ? 先前技藝 當發送資訊信號於一基地電台及在一同步化Cdma通信 系統内之多數遙距網路終端（RNTs)時，各RN丁之定時俨號 及該通信系統之基地電台必須互相同步，以期準確傳進= 訊信號。例如在一同步CDMA通信系統内，因而每一 Rnt 有4.096 MHz PCM定時脈衝，使pcm定時脈衝與基地電台 之極穩定之並擬隨機數（PN)定時脈衝同步殊屬有利。 RNT通常自使用基地電台所發送之整體引示信號收到之 一 PN信號恢復PN定時信號。rNt可使用已恢復之？1^定時 信號作爲一基準信號以提供在RNT内之PCM時脈之同步， 例如恢復之P N定時信號可由該系統之處理增益等分以提 供一 64 kHz (千赫）基準信號。然後將該64 kHz基準信號乘 以64俾能提供RNT所需之同步化4.096 MHz PCM時脈以使 其電路定時。 然而，此一方法需要RNT内之大量額外電路，俾能恢復 該定時信號供RNT之用，及在恢復之定時信號時完成所要 之操作。又此方法要求頻率倍增作業以提供所要之頻率。 因爲此等頻率倍增作業導致存在於與該信號頻率一道放大 之倍增頻率中之任何雜訊，該方法提供之定時信號可包括 大量之顫動。再者，如若需作基準時脈之不變相位調整以 -4- 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公釐） I--------------.-------^-------^ _ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明（2 ) 補償該基準時脈之頻率漂動，可將進一步之顏動介入該基 準定時信號中。 二因此，吾人奴提供一通信系統之RNT内之定時信號，該 仏號乃與基地電台之PN時脈同步者，因而以此方式提供 之同步化足時k唬具有頗低之顫動，且不需要實體上另择 之電路。 曰 發明之概要 $在具有所接收之PN定時信號之CDMA通信系統中，揭 路-種提供具有降低顏動之同步化系、统$時信号虎之方法， =中該同步化系統定時信號乃與收到之pN定時信號同 步L琢万法包括提供一穩定之高頻基準信號及將此高頻基 準仏唬等分以供應具有多數系統定時相位之一系統定時信 唬。涿方法亦包括根據所收到之p N信號以可調整方式選 5多數系統定時相位之一系統定時相位，以提供同步化系 、、充之定時仏唬，接收之p N定時信號係藉供給所收到p N定 時t唬足PN相位碉整予以恢復，根據該pN相位調整提供 跟踪控制信號及該系統定時相位係根據該跟踪控制信號 作可凋整I選擇。該高頻基準信號可在等分之前予以倍 增。 圖式之簡單説明 圖1顯不用·以根據本發明之方法，提供一移動CDMA通信 系、”充之基地％台或一 RNT内之基準定時信號之一種時脈產 生系統； 圖2顯不用以根據本發明之方法，提供一移動cDMA通信 -------------· I------"訂·--Γ (請先閱讀背面之注意事項再填寫本頁) ----.-線* -5- 經濟部智慧財產局員工消費合作社印製 518869 A7 --—--------- B7____ . ___ 五、發明說明（3 ) 系統之基地電台或一 RNT内之基準定時信號之圖丨中時脈 產生系統之可選替實例；及 圖3顯示用以根據本發明之方法，提供一移動通信系統 之基地電台或一 RNT内之基準定時信號之圖丨中時脈產生 系統之第二可替用實例。 本發明之詳細説明 本發明將參照圖式中各圖予以説明，各圖中相等之編號 表示全圖中同樣之各元件。 現參閱圖1，所顯示者爲一時脈產生系統1 〇。該時脈產 生系統1 0供給用於一移動CDMA通信系統之一基地電台或 一 RNT内之定時信號。在該時脈產生系統1 〇内，一溫度補 償之晶體振盪器2 4產生在系統定時線路2 6上之一穩定基 準定時信號，此溫度補償之晶體振盪器2 4之基準時脈應爲 一非常穩定之信號。在該時脈產生系統丨〇之一較佳實例 中’溫度補償之晶體振盪器（TCXO) 24提供一 13.312 MHz (兆赫）定時信號。 系統定時線路2 6之基準時脈係施加於相位鎖定環路2 8。 相位鎖定環路2 8所完成之頻率综合提供一輸出信號，該信 號具有頻率爲系統定時缘2 6之基準時脈頻率之1 6倍。當 RNT與基地電台同步時，此提供可使RNT内之解碼調整至 正確所接收相位之高分解度。該相位鎖定環路2 8可包括一 相位比較器及一數位振盪器。此外，該相位鎖定環路2 8可 具有環路濾波器3 8。環路濾波器3 8消除來自相位比較器 之誤差信號。此已過濾之誤差信號導致該振盪器之更穩定 -6 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） • — — — 1111 — — — — · I I 通 I 1 通— I I Γ I I I { (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 ^>18869 五、發明說明（4 ) 輸出。 1相位鎖定壤路2 8足合成輸出信號係供應於一電壓控制振 盥器（VCO)疋時線路14上。Vc〇定時線路14之定時信號係 經由一可程式規劃之反饋部件反饋至相位鎖定環路2 8之第 —輸入，俾使相位鎖定環路2 8之輸出頻率得以作可程式規 劃之調整。在可程式規劃之反饋部件2〇中。v〇c定時線路 1 4心信號在施加於相位鎖定環路2 8之輸入以前被除以一 因數K ( K係一可程式規劃之整數値）。 VCO足時線路1 4之定時信號亦係施加於增量相位調變器 34。增量相位調變器34將該vc〇定時信號用2pM之因數除 及供給時脈產生系統1 〇之主要定時信號輸出3 6。在增量 相位調變器3 4内，當以此方式完成vc〇定時線路丨4之定 時k號之等分時，遂有晶片定時信號之總共2 M不同相位 可供使用。例如在一較佳實例中，p M之數値可爲丨2或 1 6。主要定時信號（或晶片定時信號）出現於主要定時信號 輸出線路3 6上，該信號乃用以使rnT内該電路之類比至數 位（A/D)變換器（未圖示）定時。 在時脈產生系統1 0内，以習用方式設有一數位信號產生 芬（DSP)。數位信號產生器DSP係一通常含有高速數學電路 例如乘法器及加法器之未用微處理器。所述之數學電路乃 對數位信號例如語音，音樂或調變解調波形有用。根據本 發明，DSP實施若干操作，包括在CDMA通信系統内所需 之PN電碼追踪、該PN碼追踪作業包括對恢復之pn時脈相 位之調整，無論在該相位乃較一預定量爲多之導前或滞後 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------I · I--------I (請先閲讀背面之注意事項再填寫本頁) ——14 518869 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（5 時。此種PN相位調整係用以使時脈產生系統i ο之定時信 號同步。例如與DSP所作ρ Ν相位調整有關之資訊可用以選 擇在主要定時信號輸出線路3 6上晶片定時信號之相位。此 等相位凋整乃以供給來自DSP代表Ρ Ν時脈之相位調整之跟 ίπ控制k號而達成。然後以此方式供應之跟踪控制信號可 用以碉整增量相位調變器3 4内之P Μ數値。此使主要定時 信號輸出線路3 6之定時信號得以根據恢復iPN時脈之相 肩正導别或延遲及貫際上降低主要定時信號輸出線路3 6 之定時信號之顫動。 跟踪控制信號係獲自所收到之全盤引示信號及經由DSp 定時控制線路3 2施加於增量相位調變器34。在Dsp定時控 制線路3 2上之信號可指示對增量相位調變器3 4内可利用 相位之十或一相位之選擇。此種相位調整可在RNT之，，覺 醒’’期間付諸實施。如熟諳本技藝人士所瞭解者。 王要足時信號輸出線路3 6之信號係施加於一除法部件 4 2，俾能對時脈輸出線路4 6供給另一基準定時信號。在 時脈輸出線路46上之定時信號係由主要定時輸出信號輸出 線路3 6之信號除以一因數l而決定之。 據據本發明，VC0時脈線路14之定時信號亦用以產生 ^ΝΤ之4.096 MHz PCM時脈。爲供給PCM信號起見，vc〇 疋時線路1 4係應用於一時脈除法器電路18，該電路實 施丄供應4.096 MHz PCM定時信號於該時脈輸出線路22上 所需之除法。例如，vco時脈線路14iP(：M定 時脈除法器電路18内除以一因數2F，mf424.= 丨丨丨丨丨丨丨丨丨丨丨i丨丨丨丨丨訂；丨丨P (請先閱讀背面之注意事項再填寫本頁) — — ！4 -8 - Μ 8869
五、發明說明（6 經濟部智慧財產局員工消費合作社印製 、[、、然後時脈輸出線路22之信號由IOM-2匯流排使用 、泛IOM- 2匯泥排係一標準之電信匯流排，可提供一通 用〈介面’以使不同公司之不同裝置得以-起工作。 在本發明之該輸佳實例中，時脈除法器電路18之產生 ?96 MHz疋3争信號乃係兩步驟之方法。在第一步驟中， 提供具有所要比率兩倍之一中間定時信號。在第二步驟 將居中間足時^號分成一半。完成此舉以獲得接近 50%之作用週。由時脈除法器電路18完成之除法可爲使用 ”算器中兩不同末端計算所完成之非整數除法。又該 頁等分可提供多個相位如前文中對供給增量相纟_變器W 内〈^數相位所述者。因此，爲使該4〇96 MHz信號與pN 時鐘信號同步起見，除法電路18亦由DSp經由Dsp定時控 制、’泉路3 2 k供之跟踪控制信號以控制。該跟踪控制信號以 可調整方式選擇時脈除法電路丨8内可資利用之相位。 另一定時信號可由時脈產生系統1〇經由時脈除法器電路 12輸出之。時脈除法器電路12揍收vc〇時脈線路以之定 時信號，並以一因數N相除，其中N可爲一整數或非整數 之數値。例如N具有一數値2 6，俾能提供具有頻率爲7·68 MHz之時脈輸出線路16上之一信號。此在時脈除法電路内 12之分割亦可用兩步驟方法實施並能提供多數之可選擇相 位。因此DSP可經由DSP時脈控制線路3 2以可調整方式選 擇時脈除法電路12之輸出相位。時脈輸出線路16上之信 號輸出可施加於RNT内之ISDN晶片。因此，如若ISDN晶片 要求同步之7·68 MHz定時信號，此項輸出供應該信號。此 I I ---------^----------- (請先閱讀背面之注意事項再填寫本頁) 518869 A7B7 五、發明說明（7 ) 使RNT得以支持終端用户可連接於RN 丁之ISDN設備。 在本發明之較佳之具體實例中，時脈產生系統1 〇之所有 元件均在ASIC上形成，唯一 TCXO 24及環路濾波器3 8爲例 外。在本發明之此實例中，RNT所要求之上列定時信號之 每一信號基於系統時脈線路2 6之基準定時信號在ASIC内 產生。然後以此方式產生之每一定時信號係由ASIC供給 RNT之電路使用。 上列關於時脈產生系統1 0之各參數之數値，茲對表I中 各所選擇之頻帶寬予以説明。對表I内15 MHz之頻帶寬之 各數値乃提供作爲參考數値。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 表I 頻帶寬 度 (MHz) PN 一 c k (MHz) Vco c k 一 (MHz) Tcxo c k 一 (MHz) P M K L 對64k處 理增益） F N 20 16.64 199.68 13.312 1 6 15 260 24.375 26 15 12.48 199.68 13.312 1 8 15 195 24.375 26 14 11.648 186.36 8 13.312 1 8 14 182 22.75 〜24.267 10.5 8.512 204.27 7 17.024 2 6 12 133 24.937 5 ~26·6 10 8.32 199.68 13.312 2 6 15 130 24.375 26 7 5.824 186.36 8 13.312 2 8 14 91 22.75 〜24.267 5 4.16 199.68 13.312 3 8 15 65 24.375 26 3.5 2.88 184.32 15.36 4 8 12 45 22.5 24 -10- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 518869 A7 -----——__B7________ 五、發明說明（8 ) 現參閲圖2，所顯示者爲本發明之一可替用實例，此時 脈產生系統8 〇之替用實例乃適合用於一移動通信系統之基 地電台或一 RNT内。在此較佳實例中，時脈產生系統8 〇之 所有元件係形成於一 ASIC上唯TCX〇 94，環路濾波器11()， 相位鎖定環硌118及相位鎖定環路118之反饋部份122爲例 外。時脈產生系統8〇之組件94，110，118及122可設置爲 A SIC外部之分立組件。 此等外部之組件118，122接收來自ASIC根據本發明之相 位選擇法所提供之64 kH2^準信號。由ASIC之内部組件以 該方法所提供之64 kHz基準信號乃由外部組件118，122使 用’俾以習用之方法產生所要之4 〇96 mHz定時信號。 時脈產生器系統8 〇亦包括TXc〇 94，用以施加一穩定之 基準足時t號於相位鎖定環路9 8。較佳者，來自txc〇 94 足基準足時信號係24.96 MHz系統定時信號。相位鎖定環 路98可爲具有一環路濾波器11〇之數位相位鎖定環路。在 該相位鎖定環路9 8内以熟諳本技藝者熟知之方法完成頻率 合成，以供應具有一頻率爲TXC〇 94之基準信號之倍數， 例如199.68 MHz之一信號。 相位鎖疋壤路9 8之合成輸出信號爲供應於vc〇時脈線路 86上之定時信號。此vc〇定時信號以係經由可程式規劃 之反饋邵份9 0反饋至相位鎖定環路9 8之一輸入，以控制 相位鎖定環路98之輸出頻率。在反饋部份9〇内，vc〇時 脈線路8 6之信號，乃在施加於相位鎖定環路9 8之輸入以 前，除以一 PM因數。 '11- 本紙張尺度適用中國國豕標準（CNS)A4規格（21〇 X 297八爱 — "* ......... —一 (請先閱讀背面之注意事項再填寫本頁) - — — ml — ^ ·11111! 經濟部智慧財產局員工消費合作社印製 518869 A7 五、發明說明（9 ) (請先閱讀背面之注意事項再填寫本頁) VCO時脈線路8 6之定時信號亦施加於增量相位調變器 106，該調變器將定時信號除以2pM之因數而提供一晶片率 足時信號。晶片率定時信號之多數相位之一選出相位可用 於時脈線路108上。時脈線路1〇8之晶片率定時信號之頻率 爲TXCO 94所提供基準定時信號頻率之半數。 時脈線路188之VCO定時信號之產生乃在DSp之控制下， 經由一 DSP定時控制線路丨〇2以此方法完成，此舉許可對增 量相位调變器1 〇6内可利用相位之一作可調整之選擇。增 量相位調變器106將所選擇之晶片率定時信號經由時脈輸 出線路108施加於RNT之其他組件例如A/D變換器（未圖示）。 時脈輸出線路108之定時信號亦用以產生在定時線路126 上心4.096 MHz信號。爲產生4·〇96 MHz信號起見，時脈輸 出線路108係適用於一除法部份例如除法段丨14，因而該定 時信號爲一因數L所除（其中L係處理增益）。以此方法確 定之除法段114之被分割定時信號，係施加於相位鎖定環 路98之一輸入，俾對相位鎖定環路9 8提供一項基準。 經濟部智慧財產局員工消費合作社印製 2脈輸出線路丨26之信號係經由一反饋段122反饋至相位 鎖定環路118之剩餘輸入。在反饋段122中，時脈輸出線路 126心信號乃除以一因數64。時脈輸出線路126之4〇96 MR? 信號可施加於一 ι〇Μ-2匯流排。 此外 足時#號係由時脈產生系統8 0經由一時脈除法 器電路84輸出。該時脈除法器電路以接收來自定時線路 86之信號，並供給7 68 MHz定時信號於時脈輸出線路μ 上。時脈輸出線路92之信號乃在Dsp之控制下經由DSp定 -12-
518869 A7 B7 五、發明說明（1〇 ) 時控制線路102將定時線路8 6之定時信號除以因數N而形 成。用N除之步驟可用前述之兩步驟方法完成，然後將時 脈輸出線路92之信號施加於RNT内之ISDN晶片。 因此，在本發明之可選替實例中，4.096 MHz PCM定時信 號可在ASIC之内部產生或將ASIC供給之64 KHz定時信號 施加於在ASIC外面之相位鎖定環路118而產生之，在兩者 之任何一種狀況中，結果所得之4.096 MHz定時信號係使 用一跟踪控制信號與P N定時信號同步，及使其有低之顫 動，雖然吾人相信如時脈產生系統1〇中所述，在ASIC之内部 產生4.096 MHz定時信號通常爲較合人意，但時脈產生系 統8 0之外部相位鎖定環路方法所得之結果乃係可接受者。 使用P N追踪控制碼以可調整方式選擇時脈產生系統8 0 内增量相位調變器106之相位所產生之顫動對所選擇頻帶 寬度之關係陳述於表11中。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 表II 頻帶寬度 (MHz) Vco_ck (MHz) 8.192 MHz 調整(VCO 定時+/-P期間） 由於IPM跟踪(ns)之奈値 顫動=(2P-1)TVC0 20 199.68 24.375 +/-1 Tvco=5.0 15 199.68 24.375 +/-1 Tvco=5.0 14 186.368 22.75 +/-1 Tvco=5.3 10.5 204.277 24.9375 +/-2 3*Tvc〇=14.7 10 199.68 24.375 +/-2 3*TVC〇=15.0 7 186.368 22.75 +/-2 3*TVC〇=16.0 5 199.68 24.375 +/-3 5*TVCO=25.0 3.5 184.32 22.5 +/-4 7*Tvc〇=38.0 -13- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 518869 A7 _ B7 五、發明說明（11 ) 現參閱圖3，所顯示在爲本發明之時脈產生系統ι5〇之第 二代替實例。在此實例中，時脈產生系統150接受經由 VCO 156通過輸入時脈線路154之一輸入PCM定時信號。該 PCM定時信號亦經由輸入時脈線路154反饋至pCM匯流 排。VCO 156將輸入P C Μ定時信號倍增並將結果所得之系 統基準定時信號經由系統定時線路174施加於相位鎖定環 路170。此輸入PCM定時信號宜具有2.048 MHz之頻率，及 VCO 156將輸入PCM足時#號之頻率倍增至24.96 MHz。在 VCO 156輸出處之24.96 MHz信號係RNT之PN率之兩倍。如 若需要，相位鎖定環路170亦可具有環路濾波器178。 相位鎖定環路170接收VCO 156之輸出信號並以熟諳本技 藝人士所熱知之方法％成頻率合成。相位鎖定環路之 輸出信號係經由VCO定時線路166及一反饋段158而反鑽至 相位鎖定環路170之第二輸入在反饋段158中相位鎖定^路 170之輸出信號係除以因數PM。反饋段158之輸出係經由反 饋線路160而施加於相位鎖定環路17〇之輸入。在本^明之 一具體實例中，P可具有（1)之數値，及M可具有（8)之^値。 相位鎖足環路170之輸出信號係施加於一增量相位調變器 186，該調變器將收自相位鎖定環路17〇之信號除以一因數 2PM，及如前文中對上列各實例之增量相位調變器34， 106所述者，供給該分割信號之多個可選擇相位、因此， 增量相位調變器186之輸出相位乃可在dsp控制下亦爲上述 者經由DSP定時控制線路184予以調整。增量相位調變器 186足被分割輸出信號係經由輸出線路19〇施加以將内 之其他組件例如A/D變換器（未圖示）定時。 -----------·丨丨·-----訂---I------ (請先閱讀背面之注意事項再填寫本頁) -14-
518869 A7 五、發明說明（12 此外，定時信號係由時脈除法器電路182供給，該除法 ^電路接收系統定時線路174之信號並供應—⑼定時信號 於時脈輸出線路188上。時脈輸出線路188之定時信號乃用 某一因數例如在本發明較佳實例中之一因數2除定時線路 174〈定時信號頻率形成之，可瞭解者，時脈輸出線路188 <疋時信號之相位乃不能根據本發明之此實例以可調整方 式選擇者。 在本發明之實例中，日争脈產生系統15〇之所有組件係在 ASIC上構成，唯vc〇 156及環路濾波器π爲例外，此兩组 们56, 1 7 8可在ASIC外面設置成分立之組件。 热叫本技藝人士應瞭解者顫動之兩普通來源影響時脈產 =系統1〇之4·096 ΜΗζ時脈。顫動之一來源爲時脈除法器 又8足非整數除法。此項顫動丁vc〇係因使用對大多數頻率 足非整數除法所要求之具有兩不同末端計數之計數器而發 生，例如爲獲得F=24.375之一數値起見吏用二十四 (4)及一十五（25)之末端計數。顫動之此一來源可導致等 於计數咨足時約爲五毫微秒之期間之標稱顫動。 (096 MHz時脈顫動之另一來源爲根據Dsp定時 3,踪控制信號對PN相位之追踪。此項顫動乃可：： 於時脈除法器邵份1 8之非整數除法之類動相加。如前 述，時脈除法電路1 2及時脈除法電路丨8產生定 =:疋時信號於其作增量方式之相位調變時被鎖定於Μ $時、、。此外，在時脈除法電路12，18之兩步驟除法操作 ’孩輸人之高頻定時信號係除以_標稱之非整數値，如 表II中所示。然後使用除以二之電路以產生5〇%之任務循 [_____ -15- ΐ紙張尺度適用中國國家標準（CNS)A4n 297公爱
--------------------- —.— (請先閱讀背面之注意事項再填寫本頁) —線赢 69 五 經濟部智慧財產局員工消費合作社印製 A7 ^---------B7__ 發明說明（13 ) 5衣疋時，定時控制線路32之跟踪控制信號係用以確定爲保 持同步起見，該標稱之除數是否必須加以修正。爲使顫動 及4訊脈衝減至最小，該除數之修正係以同步方法完成。 _争値心顫動可由將每一除法順序之調整因數加或減並計 算由於孩項調整所導致之擴充或修剪使定時脈衝發生之變 化而確疋之。因爲PN時脈之可用相位數爲2 Μ及該時脈係 由增量相位調變器34中1/2 ΡΜ除法器所產生，在ΡΝ時脈 <相位中調整係+/_p*Tvc〇。因此在需要時，除法器部份Μ 义計數器並不停止於標稱末端計算該計數器乃停止於標稱 末‘ 4算加.或減p。在除法部份1 8之除以二計數器之輸出 處’顫動可爲VCO時脈之2P期間，即使該調整補償由於非 整數除法之顫動時亦然，此造成2*p*Tvc〇之最大顫動。因 此’由於跟踪所加之顫動最多爲（2P-1)Tv⑺。 由於顫動之兩種來源之每一來源，4·〇96 MHz定時信號之 類動與所選擇頻帶寬度之關係陳述於表III中。此外，對每 一頻帶寬度之最大顫動係顯示於表m中。
表III 頻帶寬度. (MHz) 由於非整數除法 之標稱顫動(ns) 由於Π>Μ跟踪之峯 値額動(ns) 在4.096 MHz定時信 號上之最大顫動(ns) 20 Tvco=5.0 (2P-1)TVCO=5.0 (2P)TVCO=1〇.〇 15 5.0 5.0 10.0 14 5.4 5.3 10.7 10.5 4.9 14.7 19.6 10 5.0 15.0 20.0 7 5.4 16.0 21.4 5 5.0 25.0 30.0 3.5 5.4 38.0 43.4 -16 - 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公釐） ----------------•丨---訂----------線 (請先閱讀背面之注意事項再填寫本頁)

Claims (1)

  1. 、月 、月 利範圍修正本(91年10月） V藝 |771號專利申請案 中娜’ 申請專利範圍 1 . 一種提供一具有降低之顫動的同步化系統時脈信號之方 法’该方法用在具有接收到p N時脈信號之系統中，該 同步化系統時脈信號係與收到之p N時脈信號同步，該 方法包含下列步驟： 提供一穩定之高頻基準信號； 將該高頻基準信號等分以供給具有多數之系統時脈 相位元之一系統時脈信號；以及 根據所數到之P N信號，以可調整方式選擇多數之系 統時脈相位中之一系統時脈相位，俾能提供該同步化 系統時脈信號。 2·如申請專利範圍第！項之提供一具有降低之顫動的同步 化系統時脈#號之方法，包含以提供所收到p N時脈信 號之PN相位碉整，恢復收到之pN時脈信號之步驟。 3 ·如申請專利範圍第1項之提供一具有降低之顫動的同步 化系統時脈信號之方法，包含根據該PN相位調整，供 給一跟踪控制信號之步驟。 4 ·如申請專利範圍第3項之提供一具有降低之顫動的同步 化系統時脈#號之方法，包括根據該跟踪控制信號以可 調整方式選擇該系統時脈信號相位之步騾。 5 ·如申請專利範圍第1項之提供一具有降低之顫動的同步 化系統時脈信號之方法，包含在實施除法以前倍增該高 頻基準信號之步騾。 6 ·如申請專利範圍第5項之提供一具有降低之顫動的同步 化系統時脈信號之方法，包含使用一頻率合成器將該高 D8 、申請專利範圍 頻基準信號倍增之步驟。 7 ·如申请專利範圍第1項之提供一具有降低之顫動的同步 化系統時脈信號之方法，包含使用一溫度補償之晶體振 靈器供給該高頻基準信號之步g。 8 · —種在具有接收到之pN時脈信號之通信系統中的系 統’用以提供一具有降低顫動之同步化系統時脈信號之 系統’該同步化系統時脈信號乃與收到之P N時脈信號 同步者，該系統包含： 用以提供一穩定之高頻基準信號之裝置； 用以將該鬲頻基準信號等分以提供具有多數之系統 時脈相位之二系統時脈信號之裝置；以及 根據所收到PN信號，藉可調整方式選擇多數之系統 時脈相位中之一系統時脈相位以提供該同步化系統時 脈信號之裝置。 -2 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
TW089120771A 1999-10-08 2000-10-05 Synchronizing PCM and pseudorandom clocks TW518869B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/415,322 US6704380B1 (en) 1999-10-08 1999-10-08 Synchronizing PCM and pseudorandom clocks

Publications (1)

Publication Number Publication Date
TW518869B true TW518869B (en) 2003-01-21

Family

ID=23645239

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089120771A TW518869B (en) 1999-10-08 2000-10-05 Synchronizing PCM and pseudorandom clocks

Country Status (10)

Country Link
US (2) US6704380B1 (zh)
EP (2) EP1484855A1 (zh)
JP (1) JP2003511969A (zh)
AR (1) AR025983A1 (zh)
AT (1) ATE297084T1 (zh)
AU (1) AU7595400A (zh)
DE (1) DE60020583D1 (zh)
HK (1) HK1048405B (zh)
TW (1) TW518869B (zh)
WO (1) WO2001028151A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6704380B1 (en) * 1999-10-08 2004-03-09 Interdigital Technology Corporation Synchronizing PCM and pseudorandom clocks
US8385476B2 (en) 2001-04-25 2013-02-26 Texas Instruments Incorporated Digital phase locked loop
US7388764B2 (en) * 2005-06-16 2008-06-17 Active-Semi International, Inc. Primary side constant output current controller
RU2446560C1 (ru) * 2011-01-11 2012-03-27 Федеральное государственное автономное образовательное учреждение высшего профессионального образования Сибирский федеральный университет (СФУ) Устройство ускоренной синхронизации приемника шумоподобных сигналов с минимальной частотной манипуляцией
US8682632B1 (en) * 2011-02-16 2014-03-25 Qlogic, Corporation Simulation system and method thereof
US9363777B2 (en) * 2012-06-14 2016-06-07 Nokia Solutions And Networks Oy Fast recovering for network listening schemes in synchronization over air for small cells

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4048563A (en) * 1975-10-17 1977-09-13 The United States Of America As Represented By The Secretary Of The Navy Carrier-modulated coherency monitoring system
US4475208A (en) * 1982-01-18 1984-10-02 Ricketts James A Wired spread spectrum data communication system
US4530103A (en) * 1983-08-22 1985-07-16 E-Systems, Inc. Method and apparatus for baseband tracking of a PN code sequence in a spread spectrum receiver
JPH0795731B2 (ja) 1987-10-30 1995-10-11 株式会社ケンウッド データ受信装置の最適クロック形成装置
US5034967A (en) 1988-11-14 1991-07-23 Datapoint Corporation Metastable-free digital synchronizer with low phase error
US5260969A (en) * 1988-11-14 1993-11-09 Canon Kabushiki Kaisha Spectrum diffusion communication receiving apparatus
US5003552A (en) 1989-11-20 1991-03-26 Unisys Corporation Carrier aided code tracking loop
JPH0646032A (ja) * 1991-10-24 1994-02-18 Ricoh Co Ltd スペクトル拡散通信方式
JPH05219016A (ja) * 1991-12-09 1993-08-27 Matsushita Electric Ind Co Ltd 送受信回路
US5402450A (en) * 1992-01-22 1995-03-28 Trimble Navigation Signal timing synchronizer
US5406559A (en) 1992-11-02 1995-04-11 National Semiconductor Corporation Isochronous link protocol
US5299229A (en) * 1993-01-29 1994-03-29 Unisys Corporation High rate-low rate PN code tracking system
US5911119A (en) * 1993-03-22 1999-06-08 Phonex Corporation Secure cordless telephone extension system and method
US5917850A (en) 1994-11-24 1999-06-29 Canon Kabushiki Kaisha Spread spectrum receiving apparatus
JP3231624B2 (ja) * 1996-05-17 2001-11-26 松下電器産業株式会社 Ｇｐｓ受信機
US6002709A (en) * 1996-11-21 1999-12-14 Dsp Group, Inc. Verification of PN synchronization in a direct-sequence spread-spectrum digital communications system
JP3373746B2 (ja) * 1997-01-07 2003-02-04 株式会社鷹山 Ｄｓ−ｃｄｍａ基地局間非同期セルラ方式における初期同期方法および受信機
JPH11225374A (ja) * 1998-02-06 1999-08-17 Matsushita Electric Ind Co Ltd スペクトル拡散コードレス電話装置
US6452959B1 (en) * 1999-05-28 2002-09-17 Dot Wireless, Inc. Method of and apparatus for generating data sequences for use in communications
US6704380B1 (en) * 1999-10-08 2004-03-09 Interdigital Technology Corporation Synchronizing PCM and pseudorandom clocks

Also Published As

Publication number Publication date
EP1219062A1 (en) 2002-07-03
DE60020583D1 (de) 2005-07-07
ATE297084T1 (de) 2005-06-15
HK1048405B (zh) 2006-01-13
US6704380B1 (en) 2004-03-09
JP2003511969A (ja) 2003-03-25
US20040095991A1 (en) 2004-05-20
AR025983A1 (es) 2002-12-26
HK1048405A1 (en) 2003-03-28
US7466745B2 (en) 2008-12-16
WO2001028151A1 (en) 2001-04-19
AU7595400A (en) 2001-04-23
EP1484855A1 (en) 2004-12-08
EP1219062B1 (en) 2005-06-01

Similar Documents

Publication Publication Date Title
TW546921B (en) Multiple input phase lock loop with hitless reference switching
EP0471506B1 (en) Phase locked loop including non-integer multiple frequency reference signal
US7567099B2 (en) Filterless digital frequency locked loop
US5708687A (en) Synchronized clock using a non-pullable reference oscillator
EP2312756A2 (en) A dual reference oscillator phase-lock loop
US6556086B2 (en) Fractional-N synthesizer and method of synchronization of the output phase
WO2018090037A1 (en) Systems and methods for phase synchronization of local oscillator paths in oscillator-operated circuits
WO2011003309A1 (zh) 一种实现时钟单元的方法及时钟单元装置
TW518869B (en) Synchronizing PCM and pseudorandom clocks
US6333678B1 (en) Method and apparatus for agile phase noise filtering using phase locked loops
EP2283577B1 (en) Clock generation using a fractional phase detector
US4354164A (en) Digital phase lock loop for TIM frequency
EP0866560A1 (en) Improved digital clock synthesizer
AU750763B2 (en) Frequency synthesiser
EP3457572A1 (en) Clock generator circuit and clock signal generation method
JPS62230224A (ja) 位相同期発振回路
KR100560434B1 (ko) 범용 망 동기 시스템 클럭 공급 장치
JPH03151718A (ja) Ｐｌｌ方式の周波数シンセサイザ
JPH07273648A (ja) Ｐｌｌ回路
KR100668612B1 (ko) 디지털 방식 클럭 복구기
JPS6075148A (ja) クロツク整形回路
JPS6058621B2 (ja) 連続クロツク発生方式
JPH05292071A (ja) データ伝送装置
CA2206465A1 (en) Direct digital frequency synthesizer using pulse gap shifting technique
JP2004080311A (ja) クロック同期装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees