TW514790B - UART clock wake-up sequence - Google Patents

Description

514790 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（1 ) 發明背景 本發明係有關於積體電路，特別係有關於通用異步收 發器（UARTs)，且更特別地係有關喚醒時序。 UART通常係用於通訊科技領域，將資料流由並聯轉 換為串聯。藉此可使連續資料流與中央處理單元（(：：1)11)通 訊。為保存能源，UART可被設定為睡眠模式，此時其振 盪器亦被設定為睡眠狀態。 在UART之連續工作開始前，其需花費一些時間使振 盈器變為穩定並保證傳送或接收之資料亦為穩定。不像微 處理器，其無法在時鐘穩定前操作，資料可能在知曉其是 否穩定前即被發送至U ART。 處理有關UART喚醒之典型方法為在UART之規格當中 设定在UART被喚醒後及傳送或接收資料前必需經過一特 定時間週期。若嘗試在時鐘穩定前，太早傳送或接收資料， 資料可能發生錯誤。此特定等待時間必需具有足夠長度以 供處理程序改變及由晶片至晶片之振盪器之可靠性使用， 且亦可供其他改變使用。據此，此特定時間經常較需要時 間長，以在系統上強加一額外延遲。 發明概述 本發明提供具有睡眠模式之時鐘振盪器之Uart。一 什數器被連接至時鐘振盪器之輸出。當時鐘振盪器被喚醒 時’計數器計數至一特定數目。在達到該特定數目前，計 數器之輸出被賦能，其係連接至中斷線以產生中斷。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---^--1--1----1^^·裝----I---訂--------- (請先閱讀背面之注意事項再填寫本頁) -4- 發明說明（2 ) 在一實施例中，1C不需為UART，且未有中斷碼被提 供予該中斷，如此一來，即消除額外中斷暫存器或在現有 暫存器中增加額外空間之需要。諸如cpu之使用者，在接 收中斷則將哥找中斷碼。中斷碼之不存在（或出現全部為〇 或其他與另一中斷碼無關之預設值），結合使用者認知積 體電路先則為睡眠狀態，允許使用者判定此中斷指示一時 鐘喚醒。 在較佳實施例中，積體電路為一 UART裝置。計數器 可被規劃為相當於達到時鐘穩定性之時間值。若有需要， 其可以裝置接裝置或晶片接晶片之基礎而達成。可代換 地’一單一保守值可供計數器使用。可選擇8位元供較佳 實施例之計數器使用。 中斷產生器計數器可較佳地經由主機之PCI匯流排而 存取。包含供中斷源用之碼之中斷暫存器在將裝置設定為 睡眠狀態時被要求為〇。如此一來，在喚醒前，微處理器 將檢測不出中斷碼且將認為其相當於時鐘喚醒且資料之傳 送或接收之中斷皆係可能。 為求對本發明之特性與優點有更清楚之瞭解，應將下 列敘述與附隨圖式列為參考。 圖式概要說明 第1圖為包含本發明之UART方塊圖。 第2圖根據本發明用以產生喚醒中斷之振盪器與計數 器電路之方塊圖。 514790 A7 五、發明說明（ 第3圖為說明根據本發明之一實施例之喚醒程序流程 圖 較佳實施例之詳細說明 第1圖為UART10之方塊圖。此UART包括8個通道12。 通道0指出供此通道用之内部電路，此電路並未顯示但係 與供其餘8個通道用之内部電路相同。特別是，其具有以 位元傳送先進/先出（FIFO)緩衝器14與64位元接收FIF〇16。 此通道亦包括其他控制電路與暫存器。這些通道可經由1/〇 線18而與串聯 > 料通汛線介接。資料可經由内部匯流排 而提供予内部FIFO管理者22。FIF〇管理者以雙向經由第 一内部匯流排24將資料提供予PCI區域匯流排介面％。其 並與PCI匯流排28介接。 第1圖亦顯示一振盪器32。此振盪器根據本發明被設 定為睡眠於睡眠模式。計時器/計數器34在11八尺7操作期間 被使用，且並非作為判定振盪器是否為清醒之計數器。 第2圖為本發明之喚醒中斷電路之方塊圖。振盪器％ 具有一輸出36,其係供作計數器38之輸入。在一實施例中， 計數器38為8位元計數器，其將計數至64個時鐘之值。在 此貫％例中，16個時鐘係供UART之每一週期使用，且據 此64個時鐘週期計數至相當於4個傳送週期。當計數器達: 到計數時，其將於線40上產生一輸出信號，其係供作中斷 之用。此中斷信號經由pci區域匯流排介面％被提供予 CPU。 本紙張尺度適用中關家標準（CNS)A4規格⑽x 297公髮） A7 B7 五 4 發明說明（ 第3圖為說明在本發明之實施例中11八111[與(：1)11所採取 之步驟之々η·知圖。當睡眠模式被要求時（步驟a)，所有中 斷在將裝置没定為睡眠前首先被清除（步驟B)。當UART被 没定為睡眠時，振盪器被關上（步驟c)。當喚醒要求被連 續接收時（步驟D)，時鐘被啟動（步驟E)。當計數器達到64 時（步驟F)，中斷被產生（步驟g)。 在CPU處，當其接收中斷時（步驟H)，其檢查中斷源 暫存器（步驟I)。若有一碼被檢測到（步驟j)，被檢測之中 斷將繼續（步驟K)。 若無碼被提供（實際上可能出現所有預設，，碼，，為〇,或 其他預設值），微處理器判定UART先前是否為睡眠狀態（步 驟L)。若其為睡眠狀態，微處理器認為此中斷為一時鐘喚 醒中斷（步驟M)。而後微處理器開始用以傳送或接收資料 之UART操作（步驟N)。 如同熟於此技者可瞭解者，本發明可在不悖離本發明 之基本特性的情況下，以其他特定形式而實施。據此，以 上之敘述係用於說明、而非用於限制依據下述之申請專利 範圍所界定之本發明之範圍。 — — — — — — — — — — — — — ·1111111 ^ ·111111! (請先閱讀背面之注意事項再填寫本頁) 經濟部知曰·慧財產局員工消費合作社印製 元件標號對照表 10… …通用異步收發器 18"· ,"1/〇線 12··. 通道 20... 内部匯流排 14... • •傳送FIFO緩衝器 22... ..内部FIFO管理者 16·" • •接收FIFO緩衝器 24··· ..第二内部匯流排 •7- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 514790 A7 B7 五、發明說明（5 ) 26.. ..PCI區域匯流排介面 28.. ...PCI 匯流排 32.. ..振盪器 34.. ..計時器/計數器 36.. ..輸出 38.. ..計數器 40.. ..線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

1. 514790 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 申請專利範圍 1·一種UART積體電路，其包含： 一時鐘振盪器，其具有一睡眠模式； 一計數器，其係連接至該時鐘振盪器之—輪出. 一中斷線，其係連接至該計數器之一輪出； 一中斷暫存器。 2·如申請專利範圍第丨項所述之積體電路，其中該中斷暫 存器並未具有一供該時鐘之喚醒用之指定中斷碼。 3·如申請專利範圍第1項所述之積體電路，其中該中斷暫 存器於其未具有一指定中斷碼時全部為〇。 4·如申請專利範圍第1項所述之積體電路，其中該計數器 為一 8位元計數器。 5·如申請專利範圍第1項所述之積體電路，其更包含一用 以將該時鐘振盪器設定為睡眠狀態之睡眠電路。 6·如申請專利範圍第1項所述之積體電路，其中該中斷線 係_接至一 PCI匯流排之中斷線。 7·—種用以操作UART積體電路之方法，其包含： 啟動一位於該積體電路内之時鐘振盪器； 計數由該時鐘振盪器所輸出之時鐘週期； 當預設時鐘週期計數達成時，產生一中斷信號； 響應於該中斷信號，判定該時鐘振盪器是否穩定； 及 開始該積體電路之操作。 8·如申請專利範圍第7項所述之方法，其更包含： 提供未指定中斷碼予該中斷信號； 297公釐） .'lr------------^--------- (請先閱讀背面之注意事項再填寫本頁) -9- M4/VU

   A8B8C8D8 響應於該具有無指定中斷碼之中斷信號，判定該中 斷是否指出該時鐘振盪器為穩定。 9士申請專利範圍第8項所述之方法，其中當該中斷暫存 器並未具有一指定中斷碼時，該中斷暫存器係全部為〇。 10·如申請專利範圍第7項所述之方法，其更包含： 僅於沒有中斷進行時，將該振盪器設定為睡眠狀態；及 虽該振盪器被設定為睡眠狀態時，將計數器設定為 經濟部智慧財產局員工消費合作社印製 η.如申請專職㈣7項所述之方法，其中該龍電路為 一UART，且更包含： 在該中斷產生後，經由該UART開始資料之傳送與 接收。 、 12·—種積體電路裝置，其包含： 一時鐘振盪器，其具有一睡眠模式； 一計數器，其係連接至該時鐘振盪器之一輸出； 一中斷線，其係連接至該計數器之一輸出； 一不具供該時鐘喚醒用之中斷碼之中斷暫存器。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐)

   10·