TW512594B - Power controlled input receiver - Google Patents

Power controlled input receiver Download PDF

Info

Publication number
TW512594B
TW512594B TW090114962A TW90114962A TW512594B TW 512594 B TW512594 B TW 512594B TW 090114962 A TW090114962 A TW 090114962A TW 90114962 A TW90114962 A TW 90114962A TW 512594 B TW512594 B TW 512594B
Authority
TW
Taiwan
Prior art keywords
receiver
current source
current
input
signal
Prior art date
Application number
TW090114962A
Other languages
English (en)
Inventor
Michael B Kleiner
Kohji Hosokawa
Original Assignee
Infineon Technologies Corp
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Corp, Ibm filed Critical Infineon Technologies Corp
Application granted granted Critical
Publication of TW512594B publication Critical patent/TW512594B/zh

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W52/00Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02Power saving arrangements
    • H04W52/0209Power saving arrangements in terminal devices
    • H04W52/0261Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level
    • H04W52/0274Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level by switching on or off the equipment or parts thereof
    • H04W52/028Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level by switching on or off the equipment or parts thereof switching on or off only a part of the equipment circuit blocks
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/70Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Logic Circuits (AREA)
  • Circuits Of Receivers In General (AREA)
  • Amplifiers (AREA)

Description

512594 A7
背景— 1 ·技術範圍 本發明係關接收器電路,尤其是關於有一低功率模 接收器電路以減少功率消耗。 果工之 2 .jL關技藝之說明 滅少消耗能量之數量係電路設計内所希望者。此不僅自 能量不滅立場言係重要,而且減少加溫效應或限制電流密 度亦甚重要,此係電路衰減之原因,例如,電子移動 、 應力故障係更有可能。包括積體電路之多數電路已限制j見 有之能量資源。例如,行動通訊之裝置,其他可攜式裝置 ’諸如攝影記錄器,或電池為動力裝置較佳應用電路,其 可減少功率消耗以減低由該裝置所消耗之能量數量。 ” 按一個範例,接收機電路,諸如微分接收器,當其被致 能時,可顯示重大靜電功率消耗量。此等裝置典型上係始 終保持有效,即使一輸入信號(例如一資料擴微指標或一 時脈信號)係無效。此即代表一種不理想情況因不必要地 消耗功率。 因此,當該輸入信號係無效時對具有一功率下降能力之 接收機電路即有此需要存在。 發明摘要 按本發明一功率控制輸入之接收器包括含第一電流源和 第二電流源之接收器電路。第一-電流源可供給在接收器功 率下降模式内之電流而第二電流源係額外地致能俾供給在 一正常操作模式内之電流。一信號狀態檢測電路係耦合至
本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 512594 A7 __ B7 五、發明説明(2 ) 檢測一有效輸入信號之接收器電路,和一控制信號產生器 係被耦合至產生一致能信號之信號狀況檢測電路由當檢.測 出該有效輸入信號時以便第二電流源致能。 按本發明另一個功率控制輸入接收器,可包括含第一電 流源與第二電流源之一接收器電路。第一電流源可供給接 收器功率下降模式内之電流而第二電流源係致能俾供給在 一正常操作模式内之電流。一信號狀態檢測電路係被耦合 至接收器電路。信號狀態檢測電路包括一被耦合至接收器 電路一輸出節點之變流器和一被耦合至變流器之電流反光 鏡和一輸入狀庀節點,變流:器和電流反光鏡在一輸入狀態 節點上產生脈波指示,何時接收器電路之輸入係有效。一 控制信號產生器係依據邏輯波閘之輸出被輕合至產生一致 能信號之輸入狀態節點,當輸入係有效時以使第二電流源 致能。 按一替用實例,接收器電路包括一微分放大器。第一電 流源包括一場效電晶體。第二電流源包活一在較第一電流 源之場效電晶體約大2與約丨〇倍間之場效電晶體。接收器 電路包括一時脈接收器和且輸入即可接收時脈信號。接收 器之第一電流源在功率下降模式和正當操作模式中係有效 。變流器之鏈包括變流器之一偶數。邏輯可包括互斥或邏 輯。 本發明之此等其他目的,特徵和優點從其以下說明實例 之詳述係顯而易見,其係有關附圖予以讀解。 附圖簡述
中X明參閱以下諸圖可詳細顯現以下較佳實例之說明其 圖1係按照本發明一功率控制接收器之簡圖; 圖係按照本發明使用在一信號狀態檢測電路之電流反 光鏡之功率控制接收m實例簡圖; 圖係按…、本發明使用在一信號狀態機制電路内之一邏 輯波問/ 一切率控制接收器又另-實例簡圖;及 圖係敘述VIN和RCVROUT信號之一電壓對時間描繪 圖以顯示本發明之優點。 曰 較佳實例謀城 本發明可提供接收器電路,其以其—輸人信號係有效 :有::時係旎夠交換至一低功率模式。接收器電路在輸 入信號第-邊處係被交換回至正常操作模式。有剩地,由 輸入信號本身可控制接收器之操作模式。因之,當輪入_ 唬亚非有效時可減少功率消耗。當輸入信號祗在某-時段 ^間有效’凡在接收器需要為有效之情況時本發明係特別 有用。按低功率模式或功率下降模式,接收器耗用甚少電 流且可顯不一較低之交換動作。 現按特殊細節,參考附圖其中相同參考數字可識別全部 幾:視圖中之相似或相同元件’且開始就參閱圖i,顯示 =發明功率控制接收器10之簡方塊圖。功率控制接 「:括一接收器電路12,一可檢測出是否一輸入信 :::有效之信號狀況檢測電路14,與一可產生信號以 控制接收器12之功率消耗及速度之控制信號產 卜. 512594 A7 ____B7 五、發明説明(4 ) I接收器12可包括,例如,一時脈接收器,其可被應用在積 版電路裝置内,諸如,半導體記憶體。按特別有用之實例 可應用接收器10在動態隨機存取記憶體(dram),適 用特定之積體電路(ASICS)或任何其他裝置或電路,按本 發明之較佳實例,可應用此等晶片或電路在電信裝置内, 諸如電話,個人數位助理器,或其他可攜式或電池動力裝 置按車乂仫見例,可應用接收器1 2以接收一時脈信號或一 擴微指控信號為輸入。接收器可被分割成複數個接收器, 例如,兩個接收器,一個供一低功率模式(總是接通)而一 個供正常操作模式(僅若輸八信號16係有效時接通)。 蒼閱圖2,依據本發明顯示一功率控制接收器i 〇 〇之一 實例簡圖。功率控制接收器100包括一接收器電路1〇2。 按一較佳實例,接收器電路1〇2包括圖示之一微分(差動) 放大器104,雖亦可使用其他型放大器。接收器電路ι〇2 包括電晶體Nl,N2,N3,N4,P1及p2。電晶體以及 P2可提供接收器電路1〇2之一電流反光鏡且係連同電晶體 N3及N4負責決定該放大器之響應,例如,磁滯,及在 RCVROUT處之輸出電壓及/或電流。電晶體1^1可接收在 其波閘處之一基準電壓VREF,同時電晶體N2可接收一輸 入信號VIN以使經由差動放大器104傳導致能俾提供在 RCVROUT上之輸出。 N 4代表在低功率模式内之電流源且係作成某種尺寸相 對於接收器102之N3是相當微弱。按一實例,N4可包括 —在…6卿一。—…輸 巧^尺度適用中國國家標準(CNS) A4規格(210X 297公爱) '
512594 A7 B7
入VIN係有效。經N3(當致能時)之電流可在較大於經N4 電流之約2與約1 〇倍之間。 按正常操作模式,除N4接通外尚有N3接通。N3可供給 快速操作所需之電流。按一實例N3可供給電流係在約1〇〇 至約5 00微安培之間,同時N4可供給電流在1〇與2〇〇微安 之間。一信號狀況檢測電路106包括電晶體N5,N6,N7 ,N8 ’ P3,P4及P5。電晶體對P3&N5可形成一變流器 110。使用變流器11〇,包括P3AN5,以產生RCVR〇u丁 之一全波動CMOS(互補金屬氧化物半導體)信號。當每次 輸入信號VIN交換時,RCVR0U 丁和接收器11〇亦交換。 在每轉,羞期間,經由電晶體N 6,N 7及P 4所組成之支路 112即可產生一電流脈波。包括電晶體N7&N8t一電流 反光鏡ill可反映在由電晶體N8*P5所組成支路114内之 電流脈波。 由在支路1 1 4内之電流脈波可降低節點VINSTATE。若 VIN係在交換,即可致動電晶體p6。因此,可拉高係控 制#號產生器1 16輸出之節點/信號recctRL至VDD (供 給電壓)猎以接通電晶體M3。當N3被切換接通時,接收器 102係在正常操作模式。只要輸入信號VIN係有效,接收 器1 0 2即保持在正常操作模式。若接收器停止切換,即由 電晶體P5最終拉高VINSTATE。按此情況,由電晶體N9 和N10可降低RECCTRL藉以使可交換接收器102至低功率 模態差動放大器N 3之主要電流驅動電晶體除能。藉應用 本發明,若VIN係失效即可減少功率消耗約5 〇%至9〇%。 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
512594 A7 B7 五、發明説明(6 參閱圖3,顯示如本發明之一功率控制接收器之一替用 實例。一功率控制接收器2 0 0包括在信號狀況檢測電路 206之互斥或波閘(EXOR)204。與圖2比較,若輸入信號 VIN係有效,可使用一邏輯波閘,諸如一 ex〇r波閘2〇4 和一變流器11及12鏈以產生可降低節點VINSTATE之電 壓脈波。對VIN之每一轉變,且因此rcVROUT之轉變, 開始一時間等於可在EX〇R 204輸出處產生相符電壓脈波 之變流器鏈2 0 8 (例如I 1及12 )之傳播延遲,e X 〇 R 2 0 4之 輸入係不同。變流器2 0 8包括複數個變流器以調整出所需 之傳播延遲。較佳地,在變流器鏈2〇8内變流器之偶數可 維持通過變流器鏈2 0 8之信號極性。 參閱圖4,可圖例顯示依據本發明一功率控制接收器之 VIN和RCVROUT之模擬信號。圖4顯示RCVROUT之執 跡301與操作在頻率100 MHz處VIN之執跡3〇2。如所示 ,輸出信號RCVROUT之第一邊303包括一稍微延遲因當 接收第一邊時,接收器係在低功率模式。藉由第二邊3 ,接收器業已交換至正常操作模式且隨正常延遲即可接收 此邊3 04。按此範例,本發明有利地約可減少低功率模式 之功率消耗少於正常模式之一數值級。 、工 據了解諸圖内㈣及上述之實例係本發明之圖示說明且 不應將其解構為限制。可增加額外組份及電路,且可在本 發明範圍以内變更裝置極性。雖然顯示指名用n.s及p,s 之電晶體為諸圖内之場效電晶體’且如本發明全篇叫述者 ’亦可使用其他型電晶體。
—已兑月力率控制接收器之較佳實例(旨在說明而非限 疋),應注意#於以上啟示,由精於技藝人員可十元成此 修改及變更。因此須予了解··對本發明所揭示之特殊實例 内可完成改變,該等實例係在本發明如所附申請專利範圍 所列述之範圍及精神以内。因此已詳細闡述本發明及由專 利法所要求之特殊性,在所附申請專利範圍内說明由專利 函所保護之主張權利與需要者。 -10 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)

Claims (1)

  1. D8 六、申請專利範圍 1· 一種功率控制輸入接收器,包括: 一接收器電路,包括第一電流源和第二電流源,第一 電流源供給接收器功率下降模式之電流與第二電流源係 因供給正常操作模式之電流而致能; 一仏號狀況檢測電路被耦合至檢測一有效輸入信號之 接收器電路;及 一控制信號產生器被耦合至產生一致能信號之信號狀 況檢測電路,當檢測出有效輸入信號時而使第二電流溏 致能。 2. 如申晴專利範圍第i項之接收器,其中接收器電路包括 一差動放大器。 3. 如申請專利範圍第丨項之接收器,其中第一電流源包括一 場效電晶體。 4·如申請專利範圍第3項之接收器,其中第二電流源包括 較大於第一電流源電場效電晶體約在2與丨〇倍間之一場 效電晶體。 5·如申請專利範圍第丨項之接收器,其中接收器電路包括 一時脈接收器且輸入可接收此時脈信號。 6.如申請專利範圍第丨項之接收器,其中接收器之第一電 流源在功率下降模式和正常操作模式中係有效。 7· —種功率控制輸入接收器,包括: 一接收為電路内含第一電流、源與第二電流源,第一電 流源供給在接收功率下降模式内之電流且第二電流源因 供給在正常操作模式内之電流係被致能; -11 - 512594 A8 B8 C8 D8 六、申請專利範圍 一信號狀態檢測電路被耦合至接收器電路,此信號狀 態檢測電流包括一變流器被耦合至接收器電路之輸出節 點且一電流反映鏡被耦合至變流器和一輸入狀態接點, 變流器與電流反映鏡供產生脈波在一輸入狀況節點上指 示何時接收器電路之輸入係有效;與 一控制信號產生器被耦合至輸入狀態節點,依濛脈 波供產生一致能信號當輸入係有效時以使第二電流源效 能。 8·如申請專利範圍第7項之接收器,其中接收器電路包括 一差動放大器。 9·如申請專利範圍第7項之接收器,其中第一電流源包括 一場效電晶體。 10·如申請專利範圍第9項之接收器,其中第二電流源包括 較大於第一電流源之場效電晶體在約2與約丨〇倍間之一 場效電晶體。 11·如申請專利範圍第7項之接收器,其中接收器電路包括 一時脈接收器且輸入可接收時脈信號。 12.如申請專利範圍第7項之接收器,其中接收器之第一電 流源在功率下降模式與正常择作模式期間係有效。 13·如申請專利範圍第7項之接收器,其中接收器之第一電 流源在功率下降模式與正常操作模式期間係有效。 14·一種功率控制輸入接收器,包括: 一接收器電路内含第一電流源和第二電流源,第一電 流源供給在接收器之功率下降模式内之電流且第二電流 -12 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公爱) A8 B8 C8 申請專利範圍 源因供給在正常操作模式内電流係被致能; 一信號狀悲檢測電路被耦合至接收器電路,此信號狀 態檢測電路包括-變流器鍵,其具有第一端被輕合至接 收裔電路之輸出節點和第二端被耦合至邏輯波閘之第一 輸入,邏輯波閘具有第二輸入被耦合至接收器電路之輪 出節點,邏輯波閘具有一輸出被耗合至輸入狀態節點, 在輸入狀悲喊點上產生脈波之邏輯波閘指示何時接收器 電路之輸入係有效;與 一控制信號產生器被耦合至依據邏輯波閘之輸出產生 一致能信號之輸入狀況節點,當輸入係有效時以便第二 電流源致能。 15·如申請專利範圍第14項之接收器,其中接收器電路,包 括一差動放大器。 16·如申請專利範圍第14項之接收器,其中第一電流源包括 一場效電晶體。 Π·如申請專利範圍第16項之接收器,其中第二電流源包括 大於第一電流源場效電晶體在約2與約i 0倍間之場效電 aa體。 18. 如申請專利範圍第14項之接—收器,其中接收器電路包括 一時脈接收器,且輸入可接收時脈信號。 19. 如申請專利範圍第14項之接收器,其中接收器之第一電 流源在功率下降模式與正常操作模式期間係有效。 20. 如申請專利範圍第14項之接收器,其中接收器之第一電 流源在功率下降模式和正常操作模式期間係有效。.
    裝 訂 -13 - 512594 8 8 8 8 A BCD 六、申請專利範圍 21:如申請專利範圍第1 4項之接收器,其中變流器鏈包括偶 數之變流器。 22·如申請專利範圍第14項之接收器,其中邏輯包括互斥或 邏輯。 -14 - 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公釐)
TW090114962A 2000-06-20 2001-06-20 Power controlled input receiver TW512594B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/597,121 US6462613B1 (en) 2000-06-20 2000-06-20 Power controlled input receiver

Publications (1)

Publication Number Publication Date
TW512594B true TW512594B (en) 2002-12-01

Family

ID=24390167

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090114962A TW512594B (en) 2000-06-20 2001-06-20 Power controlled input receiver

Country Status (5)

Country Link
US (1) US6462613B1 (zh)
EP (1) EP1293045A2 (zh)
KR (1) KR20030019441A (zh)
TW (1) TW512594B (zh)
WO (1) WO2001099314A2 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005001938A1 (ja) 2003-06-27 2005-01-06 Fujitsu Limited 半導体集積回路
JP2008005374A (ja) * 2006-06-26 2008-01-10 Mitsubishi Electric Corp マルチストリーム対応マルチプレクサ及びデマルチプレクサシステム
KR101005166B1 (ko) * 2008-10-23 2011-01-04 김은영 하체 성장판을 자극하는 다리 스트레칭 도구
US9281032B2 (en) * 2014-04-10 2016-03-08 Infineon Technologies Ag Memory timing circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3748584A (en) * 1971-02-09 1973-07-24 Int Standard Electric Corp Apparatus for feeding a single sideband receiver
JPH0215418Y2 (zh) * 1981-01-20 1990-04-25
JP3105718B2 (ja) * 1993-11-19 2000-11-06 日本電気株式会社 個別選択呼出受信機
US5533058A (en) * 1994-03-10 1996-07-02 Delco Electronics Corporation Method and apparatus for low current RF signal detection
US5587674A (en) * 1994-12-30 1996-12-24 Sgs-Thomson Microelectronics, Inc. Comparator with built-in hysteresis
KR100214510B1 (ko) * 1996-10-15 1999-08-02 구본준 센스앰프의 전력 차단 회로
US5939937A (en) 1997-09-29 1999-08-17 Siemens Aktiengesellschaft Constant current CMOS output driver circuit with dual gate transistor devices
US6043694A (en) 1998-06-24 2000-03-28 Siemens Aktiengesellschaft Lock arrangement for a calibrated DLL in DDR SDRAM applications
US6181191B1 (en) * 1999-09-01 2001-01-30 International Business Machines Corporation Dual current source circuit with temperature coefficients of equal and opposite magnitude

Also Published As

Publication number Publication date
EP1293045A2 (en) 2003-03-19
WO2001099314A3 (en) 2002-04-25
KR20030019441A (ko) 2003-03-06
US6462613B1 (en) 2002-10-08
WO2001099314A2 (en) 2001-12-27

Similar Documents

Publication Publication Date Title
JP4277133B2 (ja) 半導体メモリ素子のパワーアップ信号発生装置
US7652513B2 (en) Slave latch controlled retention flop with lower leakage and higher performance
TW385441B (en) Synchronous semiconductor memory device with less power consumed in a standby mode
TW514970B (en) Semiconductor integrated circuit device, electronic apparatus including the same, and method of reducing power consumption
US7397296B1 (en) Power supply detection circuit biased by multiple power supply voltages for controlling a signal driver circuit
KR100422588B1 (ko) 파워 업 신호 발생 장치
JP6517312B2 (ja) 低電力アーキテクチャ
JP2007535031A (ja) データ処理システム内における状態保持
CN111817559B (zh) 用于实现具有省电模式的降压转换器的装置和方法
TW512594B (en) Power controlled input receiver
KR20030009053A (ko) 대기 모드 동안 회로의 서브스레시홀드 누설을 감소시키는방법
JP3558538B2 (ja) リングオシレータ
US8854086B1 (en) Clock distribution systems for low power applications
US20150089250A1 (en) Contention Prevention for Sequenced Power Up of Electronic Systems
US6563353B2 (en) Circuit to eliminate bus contention at chip power up
JP3217224B2 (ja) レベル変換回路
KR100350766B1 (ko) 펄스 발생기
WO1998020609A1 (en) Low power wake-up system and method
KR100260396B1 (ko) 전력 소모가 적은 반도체 장치의 출력 버퍼
KR20040008636A (ko) 부하구동능력가변형 증폭회로
KR100899388B1 (ko) 내부전압생성회로
US20010026189A1 (en) Intermediate voltage control circuit having reduced power consumption five
US6785828B2 (en) Apparatus and method for a low power, multi-level GTL I/O buffer with fast restoration of static bias
JPH0954637A (ja) 情報処理装置
KR101792737B1 (ko) 펌핑 전압 생성 회로와 그를 이용하는 반도체 장치

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees