TW512403B - Semiconductor-chip with a light-sensitive element - Google Patents

Description

512403 經濟部智慧財產局員工消費合作社印製 A7 _B7____五、發明說明（1 ) 本發明涉及一種半導體晶片，其具有：一個單石式積 體電路配置；至少一種光敏元件；及一種開關元件，其 可觸發此電路配置所用之重置（reset)命令。該重置命令 是依據至少一種光敏元件之狀態而被觸發。 半導體晶片（其特徵是用在晶片卡或金融卡中）須有特 別之安全需求。須防止第三者未經許可地存取此記憶體 內容或對此種半導體晶片達成其操作方式，這在硏發過 程中扮演重要之角色。未經許可時仍可辨認此系統及其 儲存之與安全有關之資料，其原因是這些資料在計算工 具運行時產生錯誤且因此會試圖由所造成之結果來求得 一些辨認。這些錯誤例如由入射之脈波式之光或α射射 所產生。因此會使擴散式漏電流放大，一部份信號因此 在時脈期間可能不再能上升至指定之値。一種閘（ga t e ) 因此會算出一種錯誤値。此種計算越須常常進行時，則 統計上獲悉此系統之槪率越大。 有各種不同之解法來防止此種由於光之入射而對半導 晶片造成之M侵蝕"。例如在EP 0 1 78 5 1 2 B1中描述一種 電路配置，其記憶體受到保護使不會受到電光學上之分 析。該文件中所述之原理是：在使用一種射束時，至少 一部份記憶胞在輸出側是連接至一種確定之電位而與記 憶胞之電荷狀態無關，所儲存之資訊因此不可辨認。此 種形式藉由下述方式是可能達成的··在記憶胞之周邊陣 列中整合一個或多個光敏之感測器，其輸出信號較佳是 用來決定此種施加至記憶胞輸出端之電壓。 (請先閱讀背面之注意事項再填寫本頁) 裝 · --線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 B7 經濟部智慧財產局員工消費合作社印製 i、發明說明（2) 此外，由US 505 3 992中已知一種半導體晶片，其記憶 體3有機潜資料’其具有不透光之外殻及一種拭除此機 密資料所用之裝置（其是在外殼由半導體晶片去除時進 行）°拭除此資料所用之裝置因此包含一種光敏元件（其 電流特性在光入射時可測得）。一種開關元件是與此記憶 體相連接，在光敏元件曝光時可測得電流之變化量且該 機密資料可由記憶體中去除。二極體和雙載子電晶體此 處可用作光敏元件，在光之作用下可測得一種反向電 流。 本發明之目的是提供另一種可能性，藉此可保護半導 體晶片使不會受到電光學上之分析。 此目的是以申請專利範圍第1項之特徵來達成。 因此，使用正反器（Flip-Flop )作爲開關元件。正反器 可由少數元件所構成，因此在半導體晶片上只需很小之 面積。正反器容易被積體化且容易隱藏，亦可簡易地適 應於各別之情況。使用正反器作爲開關元件所具有之優 點是：其可被積體化而與半導體晶片（特別是電路配置） 之技術無關。 有利之形式敘述在申請專利範圍各附屬項中。 若此開關元件是一種時脈主控之D型正反器時，則是特 別有利的。若光敏元件具有一種電壓特性且在光之作用 下短路，則可達成一種特別有效之保護。光敏元件例如 可以是一種光二極體或一種在光之照射下具有一種擴散 式漏電流之電荷記憶體。但光敏元件不限於這些。 -4- 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） (請先閱讀背面之注意事項再填寫本頁) _#裝 . 丨線· W2403 經濟部智慧財產局員工消費合作社印製 A7 B7 1、發明說明（3) 須連接此種正反器，使其在正反器之局部性電源電壓 上升時可被設定。此模組之隨後所發出或同時發出之重 置（r e s e t )命令（程式運行之重置或起始，其使此電路配 置成爲一種預定之保護狀態）亦可重置正反器。 正反器之構造具有第一和第二輸出端，其中至少一個 光敏元件連接在第二輸出端和參考電位之間及/或連接 在第一輸出端和電源電壓之間。在光入射時此正反器之 切換狀態會受到影響，使重置命令發送至半導體晶片上 之電路配置且同時使正反器重置（r e s e t )，以便在光重新 入射時又可對此電路配置進行上述之保護。 在另一種形式中至少一個光敏元件在電源電位和參考 電位之間並聯至開關元件。若光敏元件在光之作用下被 短路，則正反器之電源電壓下降。在光入射逐漸消失之 後，局部性電源電壓又上升至正反器之電源電位且依據 上述之定義來設定此正反器。本發明對光之入射可達成 一種高的可靠性，這是因爲已設定之正反器必定會觸發 一種此電路配置用之重置命令。 在本發明之構成方式中，設有第一和第二反相器作爲 開關元件，其在輸入側分別與一種可由此電路配置之重 置命令所閉合之開關相連接。第一反相器之輸出形成此 開關元件之第一輸出且又與第二反相器相連接。第二反 相器之輸出形成此開關元件之第二輸出。可由此電路配 置之重置命令所閉合之各開關之各控制輸入端互相連接 且形成此開關元件之輸入端。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） |裝--------訂----- (請先閱讀背面之注咅？事項再填寫本頁) 線 0 512403 A7 B7 五、發明說明（） 有利之方式是一種電阻與此開關元件之電源電位接點 相連接。這樣可使開關元件之電源電位局部地下降，而 與"半導體晶片上是否設有此種電路配置所用之電壓穩定 器π無關。此種電阻較佳是以金屬或多晶矽構成。這樣可 確保：電阻値是定値的而與光之入射無關。此種電阻以 蜿延之形式構成時是特別有利的。 此開關元件較佳是以CMOS技術製成。但此開關元件或 此電路配置同樣亦可以NM0S-，PM0S-或雙極性（bipolar) 技術製成。此開關元件及電路配置當然亦可以各種不同 之技術製成。 本發明，其作用方式及其它優點將依據以下之圖式來 詳述。 圖式簡單說明如下： 第1圖此開關元件之原理上之構造圖。 第2圖此開關元件之實施例，其中正反器由二個反相 器構成。 第3圖此開關元件以CMOS技術構成之具體形式。 第1圖是此開關元件之原理上之構造。此電路配置以3 1 表7]^，其可含有一種記憶體及/或邏輯電路組件。此電 路配置3 1可抵抗光之入射而受到保護。這是以下述方式 達成：在光入射時在重置（r e s e t )輸入端3 2上施加一種重 置命令。 此開關元件（其施加一種重置命令至重置-輸入端3 2 )由 反相器30所構成’其在第1圖中以時脈主控之t正反器所 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂. 線· 經濟部智慧財產局員工消費合作社印製 A7 B7 i、發明說明（5 ) 構成。此正反器設置在電源電位接點20(VDD)和參考電位 接點21(Vss)之間，VSS通常是接地電位。在電源電位接 點20和參考電位接點21之間另外設置一種光敏元件36， 其例如可以光二極體或一種在照射時具有擴散式漏電流 之電荷記憶體所構成。在光入射時，此光敏元件36短路 ’使電源電位接點20上之電位首先下降，然後又上升， 這樣可使一種重置命令施加至重置-輸入端32。 此正反器具有第一輸入端Q及第二輸入端Q1。第一輸入 端Q是與電路配置31之重置-輸入端32相連接。此外，光 敏元件35(其由光敏二極體10及電荷記憶體9所構成）亦與 第一輸入端Q相連接，此光敏元件35又與電源電位接點20 相連接。由光二極體1 0和電荷記憶體9所構成之並聯電路 是一種在照射下具有擴散式漏電流之電荷記憶體。第二 輸出端Q 1同樣是與一種光敏元件34相連接，此光敏元件 34以其另一接點來與參考電位21相連接。正反器30之輸 入端D經由反相器而與此電路配置3 1之重置-輸出端33相 連接。光敏元件34在第二輸出端Q’上可使時脈主控之D-正反器被設定（s e t )。因此必須確保：此輸入端C在電源 電壓VDD上升時在光入射之後仍保持在低電位中。 在光入射時在一種重置命令發送至重置-輸入端32之 後，在此電路配置進行重置之後一種信號施加至此電路 配置之重置-輸出端33，此種信號使正反器30又進入一種 狀態，以確保在光重新入射時一種重置命令可經由該開 關元件而發送至此電路配置3 1。若由於未知之原因而無 -7- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) · 線· 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 512403 A7 _____B7 ____ 五、發明說明（6 ) 任何信號由重置-輸出端33到達此開關元件之輸入端，貝Ί 此光敏元件34之作用是使此正反器被正確地設定。 在第1圖之實施例中，一種在重置-輸入端32上之上升 邊緣使此電路配置被重置（reset)。同樣使用上升之信號 邊緣經由重置-輸出端33來設定此開關元件。亦可使第二 輸出端Q ’與重置-輸入端相連接。在此種情況下此重置-輸出端33是與開關元件之輸入端C，D相連接。此電路配 置3 1之重置是藉由下降之邊緣來觸發。此開關元件（即， 正反器30)之設定（set)同樣藉由下降之切換邊緣來達成。 一種電阻1 7是與正反器30之電源電位接點20相連接， 電阻1 7之另一接點是處於一種電壓穩定之電位Vbb中。由 於此電阻1 7，則可藉由光敏元件36之短路而使電源電位 接點VDD上之電壓下降。電阻1 7較佳是以金屬或多晶矽構 成，其例如可以蜿延之形式形成在半導體晶片之基板中。 若省略此光敏元件36時，則此開關元件亦可工作。在 此種情況下第二輸出端（T上之電壓經由光敏元件34之下 降値已足夠使一種重置命令傳送至此電路配置且重新設 定此正反器30。 第2圖是一種實施例，其中該正反器30由二個反相器11 ，1 2及其所屬之開關6，3所構成。反相器1 2之輸出是與 反相器11之輸入相連接。反相器12之輸出端是此正反器 30之第一輸出端V ’其（如圖所不）是與此半導體晶片之 電路配置之重置-輸入端相連接’其中藉由第一輸出端13 上之上升之邊緣來觸發一種設定（set)。第一輸出端13又 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） •丨丨 I 丨丨—訂·1-1!! · (請先閱讀背面之注意事項再填寫本頁) 512403 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（） 與此種由電容器9和光二極體1 〇所形成之光敏元件相連接 。反相器1 2之輸入端是與開關3相連接，開關3之另一端 是與電源電位接點20相連接。 反相器11之輸出端（其即爲第二輸出端Q ’）是與一種由 電荷記憶體7及光二極體8所形成之光敏元件34相連接。 光敏元件34另一方面是與反相器1 2之輸入端相連接。以 此種方式可達成此正反器之回授作用。 在反相器1 1之輸入端與參考電位接點2 1之間設置一個 開關6。開關3，6在上升邊緣時由半導體晶片之電路配置 之重置-輸出端所控制而短暫地導通，以便在光又重新入 射時又可開始此半導體晶片之電路配置所需之重置命令。 可選擇性之光敏元件36(由電荷記憶體15和光二極體16 所構成）實際上是依情況在此電路配置製作時存在基板中 。藉由設計，則仍可放大此種組件之可感測性，但這不 是迫切需要的。 第3圖是本發明之具體實施例。此種時脈主控之D-正反 是以二個反相器及一個所屬之開關以CMOS技術製成。反 相器1 2此處由第一半導體開關1和第二半導體開關2(此二 個開關1，2是由不同導電型式之電晶體所構成）所形成。 這些與其負載區段唯唯諾諾聯之半導體開關1，2連接在 電源電位接點20和參考電位接點2 1 ( Vss)之間。半導體1 ，2之控制端互相連接。反相器1 2在輸出側是與反相器1 1 之輸入端相連接且另一方面是與光敏元件（其由電容器7 和光二極體8所構成）相連接◦電容器7和光二極體8亦是 ||裝---- (請先閱讀背面之注意事項再填寫本頁) 訂----- 線 · 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 512403 A7 __B7_____ 五、發明說明（8 ) 一種在照射下具有擴散式漏電流2電荷記憶體。半導體開 關3並聯至反相器12之半導體開關1 ’此開關3之控制端 經由反相器1 8而同樣與半導體晶片之重置-輸出端相連 接。 反相器1 1由半導體開關4，5 (其負載區段互相串聯）所 構成。半導體開關4，5是由不同導電型式之電晶體所構 成，它們之控制輸入端互相連接。反相器11在輸出側是 與光敏元件（由電容器7和光二極體10所構成）相連接。此 光敏元件又與電源電位接點20相連接且另一方面是與半 導體晶片（未顯示）之電路配置之重置-輸入端相連接。反 相器1 1之輸出端1 3同樣亦與反相器1 2之輸入端相連接。 開關6以其負載區段並聯至半導體開關5 (其是與參考電位 接點21相連接），此開關6之控制端是與半導體晶片之電 路配置之重置-輸出端相連接。 在本實施例中不需第1，2圖所示之電阻1 7，這是因爲 電源電壓接點20和參考電位接點2 1之間未設置光敏元件 。在電源電壓接點20上直接施加電源電壓Vbb。但很明顯 的是：此光敏元件（由電荷記憶體1 5和光二極體1 6所構成 )亦可與電阻17 —起成爲此電路配置之組件。 爲了可藉由光敏元件7，8或9，1 0之一被短路而使電源 電位接點20上之電壓下降，則電阻1 7須與電源電位接點 20相連接，電阻17之另一端是與電壓已穩定之電源電壓 Vbb相連接。電阻1 7因此須以非光敏之方式構成，其可以 金屬或多晶砂構成。爲了決定一種預定之値，則適當方式 -10- 本#氏張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)

^403 A7 B7 、發明說明（9 ) 是以蜿延之形式來構成此電阻。 · 在本實施例中此輸出端1 3是與此半導體晶片之電路配 置之重置-輸入端相連接。一種重置命令在上升邊緣時被 觸發。亦可使反相器1 2之輸出端與此半導體晶片之電路 配置之重置-輸入端相連接。在此種情況下是在下降邊緣 時觸發一種重置命令。 在本實施例中以CMOS技術製成該開關元件。這些光敏 元件因此可以簡易方式製作在基板中。一種pn接面因此 形成光二極體。與此種光二極體並聯之這些電容即爲此 光二極體之截止層電容。這些電容可依據需求藉由橫向 擴張而形成在基板中且具有任何之光敏性。 光敏元件（其並聯至半導體開關2，4 )已以寄生元件之 方式存在於電路中。M0S電晶體2，4具有一種米勒 (MUler)電容，其實際上是依據情況而存在每一個M0S半 導體開關中。 以下將簡短地描述本發明之開關元件。若此半導體晶 片未受到光照射，則反相器1 2之輸入端上存在此種電源 電位VDD。在此種情況下此半導體開關2是導通的，而半 導體開關1截止（off)。在反相器12之輸出端14上因此存 在此參考電位Vss。其結果是：半導體開關4導通且半導 體開關5截止。此輸出端1 3因此位於漏電位Vdd處。爲了 設定此正反器，則須在反相器1 2之輸出端1 4施加電源電 位Vdd。這是藉由半導體開關3來達成，其方式是使此開 關導通。此半導體開關5因此成爲導通狀態，而半導體開 -11- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) _裝----

« — — — III—· I 經濟部智慧財產局員工消費合作社印製 512403 A7 B7 經濟部智慧財產局員工消費合作社印製 10五、發明說明（） 關4截止。輸出端1 3上現在存在此種參考電位Vss。 若此半導體晶片現在受到一種光之入射，則反相器12 之輸出端1 4上之電位開始下降。在此種光脈波結束之後 ，輸出端14上之電壓又上升，於是此半導體開關5又由截 止進入導通狀態。這是與反相器1 1之輸出端1 3上之上升 之切換邊緣有關。由於反相器11是與此半導體晶片之電 路配置之重置-輸入端相連接，則這樣會造成此電路配置 所需之重置命令。由於反相器11之輸出是與反相器12之 輸入相連接，則在觸發該重置命令之後在反相器1 2之輸 出端1 4又存在著此電源電位VDD。藉由半導體晶片之積體 電路之重置-輸出端所發出之上升之邊緣來設定此正反器 因此未必是需要的。反之，此正反器之設定由於回授而 獨立地發生。 符號之說明 2,3，4,5，6 ...光敏元件 7.....電容器 8，1 6 ...光二極體 9.....電荷記憶體 1 0 ....光敏二極體 1 1，1 2 ...反相器 1 3，1 4 ...輸出端 1 5 ....電荷記憶體 17____電阻 1 8 ....反相器 -12- (請先閱讀背面之注意事項再填寫本頁) -ΑΎ _ -線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 512403 A7 B7 v 11 五、發明說明（） 2〇·. ..電源電位接點 21 .. ..參考電位接點 3〇.· ..正反器 31 ·. ..電路配置 32.. ..重置-輸入端 33 . · ..重置-輸出端 34,35,36 ____光敏元件 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -13- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

1. 512403 日條正/熏辰/補克 ·· 六、申請專利範圍 第90103230號「具有光敏元件之半導體晶片」專利案 (91年5月修正） 六、申請專利範圍

   1. 一種具有單石式積體電路配置（31)之半導體晶片’其包 含：至少一種光敏元件（34, 35, 3 6)及一種開關元件（3 0)(其 可觸發此積體電路所需之重置命令），此重置命令依據至 少一種光敏元件（34, 35, 36)之狀態而被觸發，其特徵爲： 設置一種正反器（30)作爲該開關元件。 2. 如申請專利範圍第1項之半導體晶片，其中此開關元件（30) 是一種時脈主控之D-正反器。 3. 如申請專利範圍第1項之半導體晶片，其中該光敏元件 (34，35，36)具有一種電壓特性且在光作用下被短路。

   4. 如申請專利範圍第1或2項之半導體晶片，其中此開關 元件（30)具有第一和第二輸出端且至少一個光敏元件連接 在第二輸出端及參考電位接點之間及/或連接在第一輸 出端及電源電位接點之間。 5. 如申請專利範圍第1或2項之半導體晶片，其中至少一 種光敏元件（34，35，36)並聯至開關元件（30)而連接在電 源電位接點（20)和參考電位接點（21)之間。 6·如申請專利範圍第1或2項之半導體晶片，其中設置第 一和第二反相器（11，12)作爲開關元件（30)，此二個反相 器在輸入側分別與一種可由此電路配置之重置命令所閉 合之開關（5，6)相連接； 第一反相器（12)之輸出端形成第一輸出（13)且是與第二 512403 六、申請專利範圍 反相器（11)相連接；第二反相器（11)之輸出端形成第二輸 出。 7. 如申請專利範圍第6項之半導體晶片，其中這些可由此 電路配置之重置命令所閉合之開關（5，6)之控制輸入端互 相連接且形成此開關元件（30)之輸入端。 8. 如申請專利範圍第5項之半導體晶片，其中一種電阻（17) 是與電源電位接點（20)相連接。 9. 如申請專利範圍第8項之半導體晶片，其中此電阻（1 7)以 金屬或多晶矽構成。 10. 如申請專利範圍第1或2項之半導體晶片’其中此開關 元件（30)以CMOS技術製成。 11. 如申請專利範圍第1項之半導體晶片’其中此光敏元件 (34，35，36)是一種光二極體或一種在照射時具有一種擴 散式漏電流之電荷記憶體。 1Z如申請專利範圍第5項之半導體晶片，其中此光敏元件 (34，35，36)是一種光二極體或一種在照射時具有一種擴 散式漏電流之電荷記憶體。 -2-