TW511176B - Method for fabricating semiconductor device capable of restraining occurrence of particle - Google Patents

Method for fabricating semiconductor device capable of restraining occurrence of particle Download PDF

Info

Publication number
TW511176B
TW511176B TW090114731A TW90114731A TW511176B TW 511176 B TW511176 B TW 511176B TW 090114731 A TW090114731 A TW 090114731A TW 90114731 A TW90114731 A TW 90114731A TW 511176 B TW511176 B TW 511176B
Authority
TW
Taiwan
Prior art keywords
layer
cmp
wafer
deposited layer
photoresist layer
Prior art date
Application number
TW090114731A
Other languages
English (en)
Inventor
Young-Gu Lee
Tae-Ryong Kim
Jin-Sung Kim
Jin-Joo Kim
Jung-Soo An
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW511176B publication Critical patent/TW511176B/zh

Links

Classifications

    • H10P50/00
    • H10P52/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H10P50/693
    • H10P52/402

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Description

511176 五、發明說明^ 經濟部智慧財產局員工消費合作社印製 A7 B7 發明背景 發明領域 本發明關於一種半導體元件製造方法,更特別相關於 一種能夠抑制由於在CMP程序後之後續程序期間留在相 對於晶圓之一邊緣之化學機械拋光(CMP)程序之無效區域 處的厚沉積層所造成粒子的出現,藉此增進產率之半導體 元製造方法。 相關技藝說明 一般地,就高性能及高整合積極度之半導體元件而 言’愈意地要求供此類半導體元件用之精細圖案。為因應 此類趨勢,新技術與程序正被尊入供製造此類半導體元件 用。導入CMP程序與墊層聚合物程序使改善氧化矽之平坦 度並得到高整合積極度變得可能,但會造成各種問題隨著 之而來。 例如,CMP程序之導入會造成細微的刮傷與粒子產生 之問題。並且,聚合物墊程序之導入會造成因為在使用聚 晶矽墊之後採用犧牲氧化物蝕刻程序而造成流體粒子產生 之問題。 各種問體在高度整合之半導體元件中無可避免地發 生,其中之一便是控制粒子之問題。該等問題發生之成因 上未被證實。該等不同粒子之出現使產率降低,並再監控 線路時成為spec-out(超出規格)的首要原因。 然而,不容易找出該等粒子正確的產生來源。即使以 (請先閱讀背面之注意事項再填寫本頁)
4 五、發明說明(2 ) =Γ分開測試結果也難以找出正確的來源。因此 控=的發生是—個持續的主題並必須被解決。 s如此’明顯地顯示其中粒子被從 移動之現象。亦證實粒子的主要成分為諸如= 乳化矽(Si〇2)之含矽系統。 7义_ 然而 體領域中 論該來源 ,找尋來源之職太廣大且因為主要❹在半導 的元件由#⑶)或81〇2形材料所組成故不容易推 0 例如’被❹在濕式浴中之石英浸槽或石英機器手 #被使用在擴散程序中之石英管或石英舟、聚焦環、被 使用在乾絲刻程序中之遮光環與_頭、在⑽程序中 作為抛光源之研漿、各種由CVD/LpcvD(化學蒸氣沉積/低 屢化學蒸氣沉積)所形成之粉末等等,大多數的元件具有能 夠在晶圓之一邊緣處產生Si或Si〇2系統之粒子的可能性。 此外,因為晶圓本身被由Si、Si〇2、SiN等製成,故由 於刮傷或切片其亦可能為此類粒子產生之來源。 因此’必須界定粒子的切除來源並實質地解決問題, 並且能夠產生高品質晶圓之控制方法絕對會被要求。 發明之概要說明 所以,本發明之一目的在於提供一種製造半導體之方 法’該半導體係能夠在後續程序其間抑制粒子之產生並藉 由將留在晶圓前邊緣之CMP無效區域處之沉積層的厚度 降至最小來提高產率。 本紐尺度翻+關家鮮(CNS)A4規格(21〇 297公釐) 511176 A7
五、發明說明(3 ) 為達成上述之目的與其他優點,提供有一種用以製造 能夠抑制粒子產生之半導體元件的方法,係包含下列步 驟:在晶圓上沉積一層具有選擇厚度之層;使用一 CMP程 序將該沉積層平坦化;在晶圓上塗覆一光阻層;移除經塗 覆光阻層之一邊緣部位,以將沉積層之CMP無效區域暴露 出來,其中CMP無效區域對應於一部份在CMP程序期間未 被移除之沉積層;鍅刻CMP無效區域之沉積層;以及剝 離留在晶圓上之光阻層。 根據本發明之另一層面,提供有一種用以製造能夠抑 制粒子發生之半導體元件之方法,係包含下列步驟:在晶 圓上沉積一層具有經選擇厚度之層;在沉積層上塗覆一光 阻層;移除經塗覆光阻層之一邊緣部份以將沉積層之一 CMP無效區域暴露出來,其中該cMp無效區域對應於一部 伤在CMP程序期間未被移除之沉積層;將cmp無效區域 部分之經暴露的沉積層蝕刻至欲被CMP程序移除之沉積 層之厚度或更少;將留在晶圓上之光阻層剝離;以及化學 與機械地拋光該沉積層。 經濟部智慧財產局員工消費合作社印製 在本發明中,一留在晶圓之無效區域處的殘餘沉積層 在沉積層之CMP程序之前或之後,使用一EEW程序而被移 除並執行一後續程序。結果,粒子的產生顯著地減少。 圖式之簡短說明 本發明上述之目的與其他優點將因參考附呈圖式來詳 細地說明其較佳實施例而變得更顯而易明,其中: 本紙張尺ϋ用中®標準(CNS)A4規格⑽χ挪公爱)------- 6 - 五、發明說明(4 ) 第1至3圖為例示用以製造半導體元件之傳統方法的示 意圖; 第4至7圖為例示根據本發明之一較佳實施例之製造半 導體元件之方法的示意圖; 第8至11圖為例示據本發明另一較佳實施例之製造半 導體元件之方法的示意圖;以及 第12A與12B圖為傳統技藝與本發明之間比較的粒子 分布圖。 較佳實施例之詳細說明 現在將會詳細地參考本發明之較佳實施例,其例子被 例示於附呈圖式中。 一 CMP程序被作為得到一具有高平坦度之膜,並使用 研襞作為拋光材料來化學與機械地拋光一膜之階形部分。 此CMP程序為了得到高積體整合度之目的而被廣泛地使 用在半導體元件之製造程序中。 經濟部智慧財產局員工消費合作社印製 被CMP程序拋光之膜一般使用化學蒸氣沉積(CVD)程 序而被沉積,其中一具有所欲厚度之膜藉由化學反應而被 生成在除了晶圓背面部分之剩餘部分處。不像CVD程序 般’ LPCVD程序准許一膜在晶圓之兩側表面上被生成。 除了 LPCVD程序外,典型的CVD程序准許一膜被生成 在晶圓前方表面處。接著,視CVD裝置之結構而定,會發 生其中一膜被生成在晶圓前方表面之一邊緣部位之一無效 區域處或是晶圓之背面表面處,並且於晶圓邊緣部分或背 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 經濟部智慧財產局員工消費合作社印製 511176 A7 ---------— B7 _____ 五、發明說明(5 ) 面部分處之生成膜具有與被形成在晶圓前表面上之膜不同 的厚度。 為了控制於晶圓厚表面處之沉積條件與沉積溫度,有 一其中A流被施加至晶圓厚表面上之系統。 然而,考慮CVD裝置之結構,一膜不可避免地被沉積 在晶圓前表面的無效區域處。 參考第1圖,在一膜被沉積在一晶圓1〇上之後,一諸如 氧化層之經 >儿積層20顯出由於氣流之特性,而在對應於晶 圓10之上侧壁部分之無效區域24(參見第2圖)處具有較高 的生成速率。 其後,如第2圖所示,一 CMP程序被進行以將經沉積 層20平坦化。此時,前表面側之經沉積層1〇被均勻地拋光, 但對應於晶圓10之上側壁部分的無效區域24之沉積層因為 CMP程序之性質而被不均勻地拋光。結果,在晶圓1〇之上 側壁部分上的經沉積層相對於留在晶圓丨〇之前表面上的拋 光沉積層部分剩下較厚的厚度。此外,研漿被累積在無效 區域24上,因而粒子產生的可能性變得更高。 在CMP程序被完成之後,在經平坦部分與於無效區域 處部分間的沉積層20之厚度差變得越來越高。 後來’為了形成經抛光沉積層之圖案,一微影程序與 一乾式餘刻程序被貫續地進行。在一般形成圖案之程序 中,一曝晶邊(EEW)程序被進行以移除晶圓1〇之曝光側壁 的沉積層。 參考第3圖,因為無效區域之沉積層2〇之厚度較在 (請先閱讀背面之注意事項再填寫本頁) 訂· 線—屬
511176
五、發明說明(6 CMP程序後之前表面侧厚,因此殘餘氧化物%仍然:留在晶 圓!〇之上側壁部分處。這是因為乾式蝕刻僅考慮被形成在 晶圓10之前表面上之沉積層20的厚度而被進行。 特別地,一群形錐形物28於晶圓1〇之前表面之一邊緣 處的沉積層-移除部分與沉積層-剩下部分間的邊界處被產 生。群形錐形物28為諸如矽(Si)、二氧化矽(si〇2)等之含矽 系統的粒子。隨著沉積層與乾式餘刻被重複進行,該等錐 形物28之發生區域變得越來越寬。 結果,被產生在無效區域處之錐形物28在溼式程序期 間朝向一圖案被移動,如第3圖之箭號所示。特別地,此現 象時常發生在使用HF溶液之溼式姓刻程序中。例如,若使 用HF溶液之溼式蝕刻程序在預處理程序期間被進行,許多 被產生在無效區域處之錐形物被與邊界分離,並沿著化學 流而被導入圖案20中。該等錐形物生得較大並在後續膜沉 積程序期間被改變成球形粒子。 如上所述,此問題源於在CMP程序之後晶圓1〇之前表 面的沉積層與晶圓10之側壁的沉積層之間的厚度差。因 此,為解決該問題,要求無效區域之沉積層應該在CMP程 序之前或之後被移除。 第4至7圖為例示根據本發明之一較佳實施例之製造半 導體元件之方法的示意圖。 參考第4圖,一沉積層20在一晶圓10上被形成。其後, 一光阻膜30被以約5000-15000人的厚度範圍塗覆在沉積層 20上。之後,光阻膜30之一邊緣部分被EWW程序移除,藉 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公髮) -----------I I · i I (請先閱讀背面之注意事項再填寫本頁) 訂·· --線 經濟部智慧財產局員工消費合作社印製 9 A7 ------- R7 五、發明說明(7 ) 此暴露沉積層20之-邊緣部分,如第5圖所示。 參考第6圖,在晶圓1〇之邊緣部分上之經暴露沉積層⑼ 被屋式鍅刻程序移除。在此,邊緣部分的經暴露沉積層對 應於後、’ CMP私序之無效區域並在進行cMp程序前被移 除。結果,-沉積層圖案4〇僅留在晶圓ι〇之前表面上。在 此’被渥式钱刻程序移除之沉積層的目標厚度在約 5000-15000A的範圍中。 參考第7圖,光阻膜30接著被剝除,結果僅有沉積層圖 案40留在晶圓1〇上。其後,一 CMp程序被進行以將沉積層 圖案40平坦化。 第8至11圖為例示據本發明另一較佳實施例之製造半 導體元件之方法的示意圖。 參考第8圖,一沉積層2〇被形成在晶圓1〇上。其後,沉 積層20藉由一 CMP程序而被拋光,藉此一經平坦化之沉積 層50被形成,如第9圖所示。在經平坦化的沉積層5〇中,晶 圓1〇之前表面側之沉積層部分較包括晶圓10之上側壁之無 效區域之沉積層部分薄。 其後,一光阻膜30被以約5000-15000A的厚度範圍塗 覆在沉積層20上,並且光阻膜30之一邊緣部分接著被eEW 程序移除,藉此將CMP處理沉積層50之一邊緣部分暴露出 來,如第10圖所示。 參考第10圖,一 CMP處理沉積層50之經暴露部分被渔 式姓刻程序移除。在此,CMP處理沉積層50之經暴露部分 對應於CMP程序之無效區域。由於溼式蝕刻的結果,包括 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂---I-----線」 經濟部智慧財產局員工消費合作社印製 10 經濟部智慧財產局員工消費合作社印製 A7 〜^~ -------里 _ 五、發明綱(8 ) ^ B^— 被形成在晶圓1G之側壁上之沉積層部分的⑽處理沉積 層50之經暴露部分被完全地移除,藉此_沉積層圖案的僅 留在晶圓10之前表面上。在此,被溼式姓刻程序移除之沉 積層的目標厚度在約5000_15〇〇〇A的範圍中。 參考第11圖,光阻膜30接著被剝除,結果僅有沉積層 圖案60留在晶圓1〇上。 根據上述之較佳實施例,因為在晶圓1〇之側壁上被形 成之沉積層的厚殘餘物在完成CMp程序之後不會留下,可 能在後續程序期間抑制粒子之產生。 第12A與12B圖為顯示在其中粒子在進行後續程序前 未被移除之傳統技藝(第12B圖)以及其中粒子在進行後續 程序之前被移除之本發明(第12A圖)之間的後續程序後粒 子之分布圖。 相較於如第12B圖所示之傳統技藝的晶圓,如第12A圖 所示之本發明之晶圓顯示粒子的數目顯著地減少。換言 之’結論是被導入沉積層圖案的粒子數目,由於在沉積層 CMP程序的前或後移除晶圓丨〇之無效區域之沉積層部分 而會顯著地減少。 如上所述,本發明在沉積層CMP沉積前後使用EEW程 序來移除留在晶圓10之無效區域處的殘留沉積層,接著並 進行後續程序。結果,粒子之產生顯著地減少,藉此將確 保高產率並增進產量變得可能。 再者,雖然本發明已被詳細地說明,應被了解的是對 於本發明可進行各種變化、替代以及更替,而不會背離如 本紙張尺度適財國國家標準(CNS)A4規格(2_i〇 X 297公爱) Μ —------—------^ (請先閱讀背面之注意事項再填寫本頁) 11 511176 經濟部智慧財產局員工消費合作社印製 A7 _B7_ 五、發明說明(9 ) 附呈申請專利範圍所界定之本發明的精神與範圍。 元件標號對照表 10 晶圓 20 經沉積層 24 無效區域 26 殘餘氧化物 28 錐形物 30 光阻膜 40 沉積層圖案 50 沉積層 60 沉積層圖案 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁)
12

Claims (1)

  1. 申請專利範圍 • ~種用以製造能夠抑制粒子出現之半導體元件的方 法,該方法係包含下列步驟·· 在一晶圓上沉積一層具有預定厚度之層; 使用一 CMP程序將該沉積層平坦化; 在該晶圓上塗覆一光阻層; 移除該經塗覆光阻層之一邊緣部位,以將該沉積 層之一 CMP無效區域暴露出來,其中該(:1^1>無效區域 對應於一部份在CMP程序期間未被移除之該沉積層; 蝕刻该經暴露CMP無效區域之該沉積層;以及 剝離留在該晶圓上之該光阻層。 2.如申請專利範圍第1項之方法,其中該光阻層具有約 5〇〇(M500〇A的厚度。 3·如申請專利範圍第!項之方法,其中該#刻步驟藉由 逢式餘刻程序而被進行。 4. 如申請專利範圍第3項之方法,其中該渔式姓刻程序 被以約5000-15000A的目標厚度範圍進行。 5. 如:請專利範圍第旧之方法,其中該光阻層移除步 驟藉由一剝除程序進行,而無灰化程序。 6. -種用以製造能夠抑制粒子出現之半導體元件的方 法,該方法係包含下列步驟: 在一晶圓上沉積一層具有一預定厚度之層; 在該沉積層上塗覆一光阻層; 移除該經塗覆光阻層之—邊緣部份,以將該沉積 層之一 CMP無效區域暴露出來,其中該該cMp無效區 之該沉積 8. 申請專利範圍 域對應於一部份在一 CMp程序期間未被移除 層,· 、 將該CMP無效區域部分之該經暴露沉積層姓刻至 欲被CMP程序移除之該沉積層的厚度,· 將留在該晶圓上該之光阻層剝除;以及 化學與機械地拋光該沉積層。 如申請專利範圍第6項之方法,其中該光阻層約為 5000-15000A 厚。 如申請專利範圍第6項之方法,纟中該姓刻程序被一溼 式触刻程序進行。 9·如申明專利範圍第8項之方法,其中該溼式蝕刻 程序被以約5000-15000Α的目標厚度範圍進行。 裝 訂 線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ 297公釐) 14
TW090114731A 2001-01-15 2001-06-18 Method for fabricating semiconductor device capable of restraining occurrence of particle TW511176B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0002218A KR100420559B1 (ko) 2001-01-15 2001-01-15 파티클 발생의 억제가 가능한 반도체 장치의 제조방법

Publications (1)

Publication Number Publication Date
TW511176B true TW511176B (en) 2002-11-21

Family

ID=19704649

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090114731A TW511176B (en) 2001-01-15 2001-06-18 Method for fabricating semiconductor device capable of restraining occurrence of particle

Country Status (4)

Country Link
US (1) US20020094687A1 (zh)
JP (1) JP2002305201A (zh)
KR (1) KR100420559B1 (zh)
TW (1) TW511176B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7089746B2 (en) 2002-06-26 2006-08-15 Georgia Tech Reasearch Corporation Systems and methods for detection of blowout precursors in combustors
KR100575083B1 (ko) 2004-07-20 2006-04-28 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
CN102179771B (zh) * 2011-03-10 2016-03-09 上海华虹宏力半导体制造有限公司 抛光台间清洗晶圆的方法
JP6957652B2 (ja) * 2018-01-29 2021-11-02 東京エレクトロン株式会社 基板処理方法、基板処理装置および記憶媒体
JP2025028537A (ja) * 2023-08-18 2025-03-03 株式会社荏原製作所 基板のベベル部を含む外周部に保護膜を成膜する方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07115083A (ja) * 1993-10-14 1995-05-02 Sony Corp シリコン酸化膜に対するエッチング方法
KR970023797A (ko) * 1995-10-28 1997-05-30 김광호 반도체장치 제조방법
JP3137051B2 (ja) * 1997-10-08 2001-02-19 日本電気株式会社 半導体装置およびその製造方法
US6117778A (en) * 1998-02-11 2000-09-12 International Business Machines Corporation Semiconductor wafer edge bead removal method and tool

Also Published As

Publication number Publication date
US20020094687A1 (en) 2002-07-18
KR100420559B1 (ko) 2004-03-02
JP2002305201A (ja) 2002-10-18
KR20020061260A (ko) 2002-07-24

Similar Documents

Publication Publication Date Title
TWI261867B (en) SOI substrate and method for manufacturing the same
KR102379878B1 (ko) 기판 이면 텍스처링
CN105589131B (zh) 一种用于光波导的硅片沟槽刻蚀方法
TW400615B (en) The structure process of Shallow Trench Isolation(STI)
TW471056B (en) Integrated circuit device isolation methods using high selectivity chemical-mechanical polishing
TW511176B (en) Method for fabricating semiconductor device capable of restraining occurrence of particle
TWI242242B (en) Apparatus and method for fabricating semiconductor devices
JPH07122532A (ja) 再生ウェーハの製造方法
JP2001085648A (ja) 貼り合わせウエーハの製造方法および貼り合わせウエーハ
TW544696B (en) Process for fabricating an electronic component incorporating an inductive microcomponent
TW445577B (en) Manufacturing method of shallow trench isolation structure for avoiding the generation of microscratch on the surface of shallow trench isolation structure
JP2002176013A (ja) 半導体基板の平坦化方法
JP3551300B2 (ja) 高平坦度ウェーハの製造方法
CN103943555B (zh) 一种有源区制备方法
TW451349B (en) Planarization process of film layer in semiconductor process
JP2002016049A (ja) 半導体ウエーハの加工方法及びプラズマエッチング装置
TW425623B (en) Buffer layer structure of chemical mechanical polishing and process for making the same
JP2000183153A (ja) 誘電体分離ウェーハおよびその製造方法
JP3675642B2 (ja) 誘電体分離ウェーハの製造方法
WO2017049881A1 (zh) 加工多晶硅表面的方法以及加工基板表面的方法
TW413859B (en) Planarization method of DRAM memory cell
JP2004047676A (ja) 半導体装置の製造方法
TW388962B (en) Method for forming trench isolation
JP2000091278A (ja) 半導体装置の製造方法
TW494537B (en) Chemical mechanical polishing methods using low pH slurry mixtures

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees