TW507322B - Method for forming dual damascene structure - Google Patents

Method for forming dual damascene structure Download PDF

Info

Publication number
TW507322B
TW507322B TW090114417A TW90114417A TW507322B TW 507322 B TW507322 B TW 507322B TW 090114417 A TW090114417 A TW 090114417A TW 90114417 A TW90114417 A TW 90114417A TW 507322 B TW507322 B TW 507322B
Authority
TW
Taiwan
Prior art keywords
layer
filler material
photoresist
forming
patent application
Prior art date
Application number
TW090114417A
Other languages
English (en)
Inventor
Mike Armacost
Gabriela Brase
Bruno Spuler
Alois Gutmann
Original Assignee
Infineon Technologies Corp
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Corp, Ibm filed Critical Infineon Technologies Corp
Application granted granted Critical
Publication of TW507322B publication Critical patent/TW507322B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

507322 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明( 發明背景 本發明有關半導體結構及形成該結構之方法,尤其有關 具有其内形成之雙鑲嵌凹壁之結構。 如本技藝已知,於半導體結構中形成相互連接之一方法 爲所謂之雙鑲嵌製程。雙鑲嵌製程先沉積介電層一般爲氧 化物層,處理於單晶體例如矽中形成之電路。氧化物層蚀 刻形成壤溝’其具有相當於電路元件相互連接作用之穿孔 及金屬線圖形之圖形。穿孔於氧化物中微開口,通過該開 口使不同層結構相互電連接,及金屬線圖形由氧化物中之 壕溝界定。接著沉積金屬填滿氧化物層中之開口。隨後, 拋光移除過量金屬。若需要重複該製程數次形成所需相互 連接。因此雙鑲嵌結構在介電層上端部分具有壕溝及在壤 溝底部終止有穿孔且穿過介電層之下端部分。該結構在壤 溝底部與穿孔側壁之間於壕溝底部具有梯級。 雙鑲嵌金屬化方法目前有兩種。標準方法中,亦即”先形 成穿孔之方法中’在壤溝形成前,先於氧化物層中蚀刻穿 孔。兩種開口(亦即穿孔及壕溝)一般使用各向異性或乾蚀 刻如反應性離子蝕刻(RIE)形成。此順序之優點爲隨後之壕 溝RIE在壕溝/穿孔界面產生氧化物圍欄。該等圍攔具有垂 直艢垣之形狀。該圍攔形成係由於使用利用聚合氧化物壕 溝蚀刻之以深紫外光(DUV)使壕溝微影姓刻所需之抗反射 塗層(ARC)之故。該ARC爲控制因先前加工之地形所引起之 反射性變異性所必須者。避免底下薄膜因RIE侵襲時亦需要 該ARC。由於壕溝微影蝕刻步驟期間,該ARC及光阻劑聚 -4 本紙張尺度適用中國國家標準(CNS ) Μ規格(210X297公釐) --------Φ裝—丨 (請先閲讀背面之注意事嘎再填寫本頁> -、11 507322 A7 B7 五、發明説明(2 ) θ物黏附至穿孔開口之底部,因此該等聚合物在壕溝形成 步驟中氧化物蝕刻期間係作爲掩模,若氧化物蝕刻對ARc 太f有選擇性則產生圍栅。亦可使用對聚合物反應性較低 之氧化物蝕刻製程,但此將引起嚴重之尺寸(C D )損失。圍 栅不易被奴後之金屬化層覆蓋,其引起襯裡及金屬填入不 安足性之問題。因此,圍栅經常於藉"先形成穿孔"之方法 製造之雙鑲嵌金屬化中負責產生降解。更特定而言,由於 ^電移動使園栅降低可靠性,而使早期金屬線失效。此 私考夕動係由金屬未芫全覆蓋該圍柵所引起,因此產生金屬 破衣藉化學瘵鍍(CVD)法沉積金屬可避免該等破裂。然 而’由於邛貝 <拖尾而使後者較不被期望。至於光阻劑之 替代物’可使用硬掩模微影蚀刻/㈣界定壕溝以避免圍挪 形成。此爲較複雜之製程且具有本身尚未解決之挑戰。 經濟部中央標準局員工消費合作社印製 * I 111 ............I 1 --------1 —1............1 I—-S---= ------=:« ---------111 4衣雪 —i I (請先閲讀背面之注意事項再填寫本頁〕 、11 第二處理方法,亦即”先形成壤溝,,方法中,壞溝在穿孔 1前形成。此處,穿孔微影㈣爲主要之挑戰,因爲穿孔 員印刷人壕溝地形中之故。自壕溝側壁反射使其難以猜 確界足琢穿孔。又,壕溝使其難以在紙及光阻劑上均勾 旋轉。此阻劑厚度隨壕溝地形而變。因此,穿孔之微影蚀 刻界足係以非均勻光阻劑厚度進行,導致非常小之製程窗 口。就使阻劑最佳平坦化而言,需要白色空間填料。白色 空間填料爲假結構其唯-目的爲避免光阻劑因裝 間刮擦而變更薄因此改善光阻劑厚度均勾性。白色空間填 =缺點A降低裝置形成所需之實質資產,因而產生設計 •5-
507322 A7 B7 五、發明説明(3 ) 再者,”先形成壕溝"之方法中,ARC不易以標準微影蝕 刻流程用於穿孔界定。由於ARC在壕溝角落提供非順應性 覆蓋,因此穿孔蚀刻期間需要高阻劑選擇性。未獲得高阻 劑選擇性導致嚴重尺寸(CD)損失及裝置失效。對滿意地印 刷-0.5 Tm以下之穿孔而無ARC而言,需要以先進之DUV步 進器使用DUV技術。此步進器實例爲市售之微掃描機 (Micrascan) 111(由聖荷西 CA95110,Silicon Valley 集團製造) 。然而依此程序,穿孔微影蝕刻之製程窗口以DUV參數表 示變得極窄。阻劑厚度隨壕溝地形而異。因此,通過任何 晶圓,存在有最適焦點/曝露條件之範圍。由於僅可選擇一 種條件,產生極小製程窗口,因使穿孔曝露成功所需之焦 點範圍小於製造製程所允許之範圍之故。再者,對達成小 於250奈米之穿孔之延伸性並不確定,因爲即使以先進步進 器工具,由於壕溝地形所提出之挑戰,穿孔微影蝕刻之性 能將受特件凹口或壕溝浮渣威脅。 發明概述 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 依據本發明,提供一種於材料層中形成梯級(step)之方法 。該方法包含在基材上形成層,於該層邵份表面中形成孔 穴,孔穴可爲穿孔或壕溝,所形成之孔穴填入填料材料以 於基材上提供實質平坦之表面。該填料材料具有抗反射性 質且因此可用於在光阻劑塗佈前需要抗反射塗層之該等微 影蝕刻製程。於基材實質平坦表面上形成光阻劑層,於以 所形成之孔穴註記處於光阻劑層中形成通孔,通孔曝露出 部分之填料材料,曝露部分之填料材料與層相鄰部分一起 -6 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ^/322五、發明説明(4 ) A7 B7 經濟部中央標準局員工消費合作社印製 移除而於刻紋中形成梯級。該梯級具有實質上垂直層表面 〈…刀及@貝上平行於層表面之部分。實質上平行層表面 心邵分終止於孔穴侧壁。 本發明-具體例中,於材料層中形成壕溝而穿孔通過該 f。此穿孔位於壕溝下表面部分。該方法包含在基材上形 成層。於層表面部分形成第—開口。第一開口填入填料 枓。於填料材料上形成光阻劑層,填滿該第—開口及層表 =相鄰部分。於以所形成之第—開口註記處之光心層 中形成通孔。通孔曝露出部分之填料材料。曝露部 料材料與層相鄰部分_起移除而形成第二開口。 一具體例中,第一開口爲壕溝及第二開口爲穿孔,及於 另-具體例中,第一開口爲穿孔及第二開口爲壕溝。' 依據本發明另一具體例,作4J3 Tif 種於材料層中形成壕 溝而牙孔通過琢層之方法"匕穿孔位於壕溝下表面部分。 孩万法包含在基材上形成層。於層表面部分形成穿孔。所 形成之穿孔填人填料材料。料料材料及層表面相㈣分 上形成先阻劑層。於以所形成之穿孔註記處之光阻劑層中 形成通孔。通孔曝露出部分之填料材料。曝露部分之: 材料與層相鄰部分一起移除而形成壕溝。 、 2本發明又-具體例,係提供—種料料層中形成壤 溝而牙孔通過該層之方法’此穿孔位於壕溝下表面部分。 及万法包含在基材上形成層。於層表面部分形成壕溝 形成(壞溝填人填料材I於㈣材料及層表面相鄰部分 上形成絲劑層。於以所形成之壕溝柱記處之光阻劑層中 本紙張尺度適财關家縣(CNS ) M規格(21Qx297公餐 (請先閲讀背面之注意事項再填寫本頁} -裝_ 、^1 «線 507322 A7 B7 五、發明説明(5 ) 形成通孔,通孔曝露出部分之填料材料。曝露部分之填料 材料與層相鄰部分一起移除而在壕溝下表面部份中形成壕 溝。 此製程可使DUV微影蚀刻獲得更寬之製程窗口,甚至在 習知之DUV步進器中,藉曝露之穿孔使焦點/曝露窗口擴展 至地形中。此製程可擴展至<0.25 Tm。此製程需要對標準 聚合物蚀刻製程具高選擇性之DUV阻劑,如ARC RIE或阻劑 凹壁。目前該等性質由各種多層系統提供,包含CARL(由 德國 Siemens AG,Munich發展,由德國 Wiesbaden之 Clariant GmbH,AZ電子材料公司提供)及ERIS雙層系統(由Sunnyvale, CA之JSR微電子公司製造)。該等DUV雙層阻劑系統具有甲 基丙烯酸矽頂層及酚醛爲主之平坦底層聚合物。因此預期 阻劑頂層/底層聚合物之蚀刻選擇性與多晶矽/聚合物相當。 例如,使用後述之02或S02化學品可獲得>20:1之選擇性。 再者,使用Siemens CARL阻劑,可消除使用ARC之必要 ,因CARL阻劑具有抗反射性質。使用此填料材料比習知 ARC厚度一般限制於1000 △之微影蝕刻提供更佳優點,因 爲無法使材料旋轉成更大厚度之故。因此,習知ARC材料 無法提供適當之平坦化。因而,第一 CARL阻劑層比平坦化 及抗反射提供更佳優點。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 圖示簡單説明 圖1爲製程早期階段半導體結構之剖視圖; 圖2至1 0爲圖1半導體結構在隨後依據本發明具體例製造 階段之剖視圖;及 -8 - 本紙張尺度適用中國國家標隼(CNS ) A4規格(210X 297公釐) A7 B7 五、發明説明(6 圖11至18爲圖1半導體結構在隨後依據本發明另一且蝴 例製造階段之剖視圖。 八 較佳具體例説明 先形成壕溝之方法 、參考圖矽基材8上設有氧化物層10。依據鑲嵌製程, 依據本技藝悉知方法於氧化物層1G上沉積金屬層12如銅層 。移除部分金屬層12以界定相互連接線。於基材上沉積^ 化矽(SisN4)層14,包含在氧化物1〇及金屬12上,以作爲隨 後加工之蝕刻梯級及用以保護金屬〗2免於氧化。依據本技 藝悉知方法,在氮化物14上沉積層間介電層16。例如介電 層16可爲藉CVD沉積之二氧化矽層。視用途而定,此層二 可爲如1.0 Tm厚。 參考圖2,光阻劑層183及18|}旋塗於介電層1δ上。光阻 劑層18a及18b爲例如標準深UV阻劑系統,而arc^ aR3( 由 Marlborough,ΜΑ 之 Shipley 製造)或 DUV30(R〇lla,MO 之 Brewer科子么司製造)及光阻劑如jsr阻劑(由sunnyvaie,ca 之JSR微電子公司製造)。於光阻劑1 8 a及丨8 b中形成通孔 20,曝露出介電層16之部分22。 參考圖3,於介電層16之部分22中形成具下表面部分25 之壕溝2 4。壕溝2 4爲例如使用Applied Material MXP系統( 聖卡羅C A之Applied Material公司製造)或Lam XL系統 (Fremont,CA之Lam研究公司製造)以乾蝕刻形成者。可使用 由蝕刻儀器製造商提供之標準製程。壕溝24之深度01爲 0.4 Tm 〇 -9- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 507322 A7 B7 __ 五、發明説明(7 ) 參考圖4,形成壕溝2 4後,移除光阻劑1 8 a及1 8 b。此可 藉於剝除機如ASPEN ICP(謗發性耦合電漿)或性能增強平台 (PEP)系統(分別由Fremont,CA之Mattson技術公司及聖荷西 CA之Gasonics製造)中,乾剝除光阻劑18a及18b而達成。 壕溝24爲層16中之孔穴,在層16相鄰部分16a及16b側邊。 參考圖5,填料材料26旋塗於層間介電層16上,填入壕 溝24。填料材料26爲可使地形平坦之高黏度聚合物。使用 作爲填料材料26之適當材料爲CARL雙層阻劑系統(具有 CBC-248之底層(由德國Siemens AG,Munich發展,由德國 Wiesbaden之Clariant GmbH,AZ電子材料公司提供))之第一 層。説明之具體例中,填料材料2 6旋塗成適當厚度,視地 形深度而定,直至達到完全平坦化;Siemens CARL阻劑甚 至可旋塗至2 Tm厚度。沉積阻劑頂層後,阻劑固化。亦可 使用需要矽化步驟之另一類雙層阻劑系統如ERIS(增強之積 體阻劑顯像系統),由IBM所發展且由JSR微電子公司製造 之248奈米系統。 參考圖6,光阻劑頂層旋塗在填料材料2 6及相鄰層部分 16a及16b上,及繪圖形成光阻劑段落28 a及28b。光阻劑 可爲聚合物如Siemens CARL阻劑(CP-248-CA)頂層。光阻 劑使用標準DUV 248 nm步進器(未示出)曝光。移除光阻劑 曝光部分,形成光阻劑段落2 8 a及2 8 b及開口如通孔3 0。 以壕溝24標記處形成通孔30。通孔30曝露出填料材料26 邵分3 2。接著光阻劑2 8 a及2 8 b以石夕燒化學品如由Siemens 發展之 CS-248-Hex(由德國 Wiesbaden之 Clariant GmbH,AZ 電 -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 507322 A7 B7 五、發明説明(8 ) 子材料公司提供)經歷化學倍增製程。因此光阻劑2 8 a及 2 8 b矽烷化而硬化並變成硬掩模。 參考圖7,填料材料26之曝露部分32於過渡(transition)蚀 刻中蚀刻除。此過渡蝕刻可爲於謗發性耦合工具中之乾蝕 刻,如 LAM TCP 或 Applied Material IPS。於 Lam TCP反應器 中,可使用頂端功率- 260W ;偏壓-80W ;壓力-10毫托耳 ;S〇2流速-20 seem ; 02流速_40 seem ;電極溫度-107C之製 程參數。於IPS系統中,參數可包含外部功率-500W ;内部 功率-100W ; 〇2-30 seem,· S〇2-50 seem ;愿力-10 毫托耳,·偏 壓-80W ;頂點-2507C。於謗發耦合工具中極低壓力下提供 之高離子密度使各向異性地蝕刻填料材料2 6。完成過渡蝕 刻後,曝露出層間介電1 6之部分3 4。 參考圖8,層間介電16之曝露部分34及相鄰部分16b以乾 蚀刻移除形成穿孔3 6。穿孔3 6之底部部分3 8係藉氮化物層 14界定。爲了形成穿孔36,層間介電16可依據本技藝悉知 方法蚀刻。需注意可於相同工具中蝕刻層間介電層1 6如用 於填料材料2 6之過渡蝕刻者,例如AMAT IPS系統。參數可 包含外部功率- 2000W ;内部功率- 400W ; Ar-300 seem ; C4F8-13 seem ; C2F6-17 seem ;壓力-40 毫托耳;偏壓_80W ; 頂點- 1857C。 參考圖9,蚀刻穿孔3 6通過層間介電1 6期間可移除光阻 劑28a及28b。或者,光阻劑28a及28b可於另一步驟中剝 除,較好在氮化物障壁14蚀刻前。IPS之剝除條件可爲: 步驟1 : 02-500 seem ;外部來源線圈- 2400W ;内部來源 -11 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) A7
線圈-800W ;壓力-60毫托耳;吸盤_ 5〇〇w ;偏壓_ 15〇w ; 持續度-10秒。 步驟2 : 〇2-500 Sccm ;外部來源線圈_24〇〇w ;内部來源 線圈-8〇W ;壓力_6〇毫托耳;吸盤_5〇〇w ;偏壓_〇w ;持續 度-60秒。 穿孔36蝕刻及光阻劑28&及2 81)剝除後,移除填料材料 26。填料材料26可於標準製程中剥除,例如於其中剝除壕 溝蚀刻之阻劑1 8 a及1 8 b之相同工具。於圖9所示之源自該 製程之結構中’於壕溝2 4下表面部分3 4中形成穿孔3 6。壕 溝2 4及穿孔3 6於氧化物層1 6中形成梯級4 〇。梯級4 0具有 實質垂直於層16表面44a及44b之部分42。梯級40亦具有 實吳上平行於表面44a及44b之部分46。部分46終止於穿 孔3 6之側壁4 8及壕溝2 4之側壁5 0。 參考圖10,穿孔3 6之底部部分3 8之氮化物層14藉乾蝕刻 移除。藉CVD在基材1 〇上沉積金屬5 〇而填滿穿孔3 6及壕溝 24及覆蓋介電層16。金屬5 0藉化學機械拋光(Cmp)拋光直 至曝露出介電層16。金屬50提供導電連接至底下之金屬線 1 2。此雙鑲嵌製程若需要重複數次。 先形成穿孔之方法 上述在穿孔36之前形成壕溝24之另一種製程爲穿孔可在 壕溝之前形成。於”先形成穿孔"之方法中,蝕刻之穿孔在 壕溝微影蚀刻步驟之前以聚合物填滿。接著,可使用非選 擇性氧化物/聚合物RIE製程蝕刻該壕溝而不產生圍栅或引 起C D損失。壕溝蝕刻後,穿孔孔洞中剩餘聚合物藉習知剝 -12 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 經濟部中央標準局員工消費合作社印製
/JZZ 五、發明説明(10) ,製程移除。此雙鑲嵌製程之優點爲穿孔底部藉聚合物保 濩直至%溝蝕刻冗成。接著藉各向同性低表面損害剝除製 程移除。 、參考圖6,光阻劑頂層旋塗在填料材料2 6上及繪圖形成 光阻劑段落2 8 a及2 8b。光阻劑可爲聚合物如光阻劑可爲聚 =物如Siemens CARL阻劑(cp_248_CA)頂層。光阻劑使用 t準DUV 248 nm步進器(未示幻曝光。移除光阻劑曝光部 分,形成光阻劑段落28a及28b及開口如通孔30。以壕溝 W標記處形成通孔30 ^通孔3〇曝露出填料材料“部分32 / 詳參考圖11,光阻劑層置於圖1之介電層“間。 可使用深uv阻劑如UVII(由Shipley製造)。界定光阻劑段落 ⑽及⑽,及於光_段落U8a&n8b間藉標準光微影钱 刻方法於光阻劑層中形成開口丨2 〇。開口〗2 〇曝露出層間介 電層16之表面部分122。 亦參考圖12,藉移除層間介電層16之部分122而形成穿 孔124。該移除可藉乾蝕刻進行,如於Ips反應器中進行, 而相同參數如先形成壕溝之方法中所述。穿孔124之蝕刻在 曝露出氮化物1 4之部分125後終止。 參考圖1 3,使用Mattson ICP或Gasonics PEP系統以習知剝 除參數移除光阻劑118a及118b。 參考圖14,填料材料126旋塗於層間介電層16上。填料 材料126填入穿孔124。填料材料爲酚類爲主之阻劑,其可 與矽烷化物阻劑相容。可使用標準微影蝕刻轨跡(由曰本 Yamanashi之東京電子有限公司(TEL)或由聖荷西c a之 {請先閲讀背面之注意事項再填寫本頁) -裴 訂 13 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇χ297公釐 -II 11 507322 A7 B7 五、發明説明(11 )
Silicon Valley集團製造)旋塗。填料材料126爲可使地形平坦 之高黏度聚合物。此材料實例爲CARL阻劑之第一層。穿孔 及隨後之壕溝蚀刻需不蚀刻穿過氮化物層1 4,以保護底下 之金屬12。當先蝕刻穿孔124時,達到氮化物層14。填料 材料126提供遮蔽氮化物層14免於隨後壕溝蝕刻中受侵襲之 保護層。 參考圖1 5,光阻劑旋塗於填料材料126上。此製程之適宜 光阻劑爲Siemens CARL雙層阻劑系統頂層。該光阻劑如前 述曝光。曝光後,界定光阻劑段落128a及128b,及以穿孔 124標記處形成通孔130。通孔130曝露出填料材料126部分 132。接著光阻劑128a及128b以矽烷化學品如上述般經歷化 學倍增製程。因此光阻劑1 2 8 a及1 2 8 b矽烷化而硬化並變 成硬掩模/ 又參考圖16,填料材料126之曝露部分132回蚀,例如於 1^1111^?中以下列參數回蝕:壓力-80毫托耳;功率-1000\¥ ;Ar-450 seem ; CF4_60 seem。一旦填料材料126之曝露部分 132充分回蚀後,曝露層間介電層16之部分134,相鄰於穿 孔124。接著,曝露之填料材料部分132及層間介電部分134 同時回蚀形成壕溝138。填料材料126之蝕刻速率實質上相 同於層間介電層134。壕溝138之深度D2爲0.5 Tm,自層間 介電層16之上表面140至壕溝138之底下部分142間。壕溝蚀 刻期間移除光阻劑128a及128b。或者,於隨後習知剝除製 程中移除光阻劑128a及128b。 參考圖17,填料材料126在阻劑剝除期間完全移除。所得 -14- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 507322 A7 B7 _____ 五、發明説明(12) 結構具有通過層間介電層16之穿孔124。穿孔124位於壕溝 138之下表面142。穿孔124及壕溝138於氧化物層1 6中界定 梯級144。梯級144具有實質上垂直層1 6表面148a及148b之 部分146。梯級144亦具有實質上平行於表面44a及44b之部 分150。部分150終止於穿孔124之侧壁152及壕溝138之侧壁 154 ° 參考圖18 ’穿孔36之底邵邵分38之氮化物層14藉乾蚀刻 移除。藉CVD在基材1 0上沉積金屬156而填滿穿孔124及壕 溝138及覆蓋介電層16。金屬154藉CMP拋光直至曝露出介 電層16。金屬1S6提供導電連接至底下之金屬線12。此雙 鑲嵌製程若需要重複數次。 許多其他具體例亦爲可能。其他具體例均在本發明範圍 内。 1Γ (請先閲讀背面之注意事項再填寫本頁) -裝·
•1T 經濟部中央標準局員工消費合作社印製 -15- 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇X;297公釐)

Claims (1)

  1. 川7322 、申請專利範圍 —種於材料層中形成梯級(step)之方法,該方法包括: 在基材上形成層; 於該層上表面部分中形成孔穴; 所形成之孔穴填入填料材料以於基材上提供實質平坦 之表面; 、一 於基材實質平坦表面上形成光阻劑層; 於以所形成之孔穴註記處於光阻劑層中形成通孔,通 孔曝露出部分之填料材料;及 頁 曝露部分之填料材料與層相鄰部分予以移除而於声中 形成梯-級;該梯級具有實質上垂直層表面之部分及: 上平行於層表面之部分且其中實質上平行層表面之二分 終止於孔穴側壁。 2 一種於材料層中形成兩相鄭開口之方法,該方法包括: 在基材上形成層; 於層表面部分形成第_開口; 所形成之第一開口中填入填料材料丨 面::::::上形成光阻劑層,填滿該第-開口及層表 ί::::成之第一開口註記處之光阻劑層中形成通孔 ’通孔曝露出部分之填料材料;及 ^ 露邵分之填料材料與層相鄰部分—起移除而於層中 々成弟—開口。 :申:專,圍第2項之方法’其中第—開口及 弟一開口爲穿孔。 本紙張尺度適用(21〇 16 ^07322 申請專利範圍 4 ·如申请專利範圍第2項之古半 第二開口爲壕溝。其中第-開口爲穿孔及 5_ 材料層中形成壕溝而穿孔通過該層之方法,此穿 孔位义%溝下表面部分,該方法包括: 在基材上形成層; 於層表面部分形成穿孔; 所形成之穿孔填入填料材料; 於填料材料及層表面相鄭部分上形成光阻劑層; ^以所形成之穿孔柱記處之級劑層中形成通孔,通 孔曝露出部分之填料材料;及 溝曝露部分之填料材科與層_部分予以移除而形成壕 6. 如申請專利範圍第5項之方法,其中填料材料爲聚合物。 ΤΙ:專利範圍第5項之方法,其中填料材科具有抗反 9. 如申請專利範圍第5項之方法 穿孔係包含在填料材料上旋轉 如申請專利範圍第5項之方法 孔後,又包括使光阻劑硬化。 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 其中以填料材料填入該 其中在光阻劑中形成通 其中光阻劑之硬化包含 其中填料材料部分及層
    1 0 .如申請專利範圍第9項之方法 使光阻劑係垸化。 1 1 ·如申請專利範圍第5項之方法 相鄰邵分之移除係包含進行蝕刻 12· —種於材料層中形成壕溝而穿孔通過該層之方法此 -17 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱 507322 A8 B8 C8 ____ D8 經濟部智慧財產局員工消費合作社印5衣 、申請專利範圍 孔位於壕溝下表面部分,該方法包括·· 在基材上形成層; 於層表面部分形成壕溝; 所形成之壕溝填入填料材料; 於填料材料及層表面相鄰部分上形成光阻劑層; 於以所形成之壕溝註記處之光阻劑層中形/通孔 孔曝露出部分之填料材料;及 k 曝露部分之填料材料與層相鄰部 & 下表面部份中形成壕溝。 夕*而在壤溝 13·如申請專利範圍第12項之方法,其中填料材 14.如申請專利範圍第12項之方 ,口物。 射性質。 ,、中增科材料具有抗反 1 5 .如申請專利範圍第1 2項之方法 穿孔係包含在填料材料上旋轉 1 6 ·如申請專利範圍第丨2項之方法 孔後,又包括使光阻劑硬化。 1 7 ·如申請專利範圍第〗6項之方法 使光阻劑係烷化。 1 8 ·如申請專利範圍第〗2項之方法,其中填 相鄰部分之移除係包含進行蝕刻。W '材料部分及層 其中以填料材料填 入該 其中在光阻劑中形成通 其中光阻劑之硬化包含 (請先閱讀背面之注意事^ 裝--- f填寫本頁) -18 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
TW090114417A 2000-06-14 2001-06-14 Method for forming dual damascene structure TW507322B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/593,739 US6521542B1 (en) 2000-06-14 2000-06-14 Method for forming dual damascene structure

Publications (1)

Publication Number Publication Date
TW507322B true TW507322B (en) 2002-10-21

Family

ID=24375944

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090114417A TW507322B (en) 2000-06-14 2001-06-14 Method for forming dual damascene structure

Country Status (4)

Country Link
US (1) US6521542B1 (zh)
EP (1) EP1290728A2 (zh)
TW (1) TW507322B (zh)
WO (1) WO2001097284A2 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW483104B (en) * 2001-01-10 2002-04-11 Macronix Int Co Ltd Dual damascene manufacturing method using photoresist top surface image method to improve trench first
US6660645B1 (en) * 2002-01-17 2003-12-09 Advanced Micro Devices, Inc. Process for etching an organic dielectric using a silyated photoresist mask
US6689695B1 (en) * 2002-06-28 2004-02-10 Taiwan Semiconductor Manufacturing Company Multi-purpose composite mask for dual damascene patterning
US7109119B2 (en) * 2002-10-31 2006-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Scum solution for chemically amplified resist patterning in cu/low k dual damascene
KR100465057B1 (ko) * 2002-12-23 2005-01-05 매그나칩 반도체 유한회사 반도체 소자의 듀얼 다마신 패턴 형성 방법
US7115517B2 (en) * 2003-04-07 2006-10-03 Applied Materials, Inc. Method of fabricating a dual damascene interconnect structure
US7521292B2 (en) 2004-06-04 2009-04-21 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
KR101368748B1 (ko) 2004-06-04 2014-03-05 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 인쇄가능한 반도체소자들의 제조 및 조립방법과 장치
US7223704B2 (en) * 2004-08-27 2007-05-29 Infineon Technologies Ag Repair of carbon depletion in low-k dielectric films
US7163900B2 (en) * 2004-11-01 2007-01-16 Infineon Technologies Ag Using polydentate ligands for sealing pores in low-k dielectrics
US7501353B2 (en) * 2006-12-22 2009-03-10 International Business Machines Corporation Method of formation of a damascene structure utilizing a protective film
US8133809B2 (en) 2010-08-11 2012-03-13 Magic Technologies, Inc. Method to fabricate thin metal via interconnects on copper wires in MRAM devices
US9767989B2 (en) 2014-11-11 2017-09-19 Seagate Technology Llc Methods of forming features
US10340182B2 (en) 2015-11-30 2019-07-02 International Business Machines Corporation Enhanced via fill material and processing for dual damscene integration
US11289375B2 (en) 2020-03-23 2022-03-29 International Business Machines Corporation Fully aligned interconnects with selective area deposition
US11916013B2 (en) 2021-09-02 2024-02-27 International Business Machines Corporation Via interconnects including super vias

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5635423A (en) * 1994-10-11 1997-06-03 Advanced Micro Devices, Inc. Simplified dual damascene process for multi-level metallization and interconnection structure
US5985524A (en) * 1997-03-28 1999-11-16 International Business Machines Incorporated Process for using bilayer photoresist
US6300235B1 (en) * 1997-06-30 2001-10-09 Siemens Aktiengesellschaft Method of forming multi-level coplanar metal/insulator films using dual damascene with sacrificial flowable oxide
US6054254A (en) * 1997-07-03 2000-04-25 Kabushiki Kaisha Toshiba Composition for underlying film and method of forming a pattern using the film
US5883006A (en) * 1997-12-12 1999-03-16 Kabushiki Kaisha Toshiba Method for making a semiconductor device using a flowable oxide film
US6057239A (en) * 1997-12-17 2000-05-02 Advanced Micro Devices, Inc. Dual damascene process using sacrificial spin-on materials
US6042999A (en) * 1998-05-07 2000-03-28 Taiwan Semiconductor Manufacturing Company Robust dual damascene process
US6156640A (en) * 1998-07-14 2000-12-05 United Microelectronics Corp. Damascene process with anti-reflection coating
US6300672B1 (en) * 1998-07-22 2001-10-09 Siemens Aktiengesellschaft Silicon oxynitride cap for fluorinated silicate glass film in intermetal dielectric semiconductor fabrication
US6153514A (en) * 1999-01-04 2000-11-28 Advanced Micro Devices, Inc. Self-aligned dual damascene arrangement for metal interconnection with low k dielectric constant materials and nitride middle etch stop layer
US6329118B1 (en) * 1999-06-21 2001-12-11 Intel Corporation Method for patterning dual damascene interconnects using a sacrificial light absorbing material
US6107177A (en) * 1999-08-25 2000-08-22 Siemens Aktienesellschaft Silylation method for reducing critical dimension loss and resist loss
WO2001015211A1 (en) * 1999-08-26 2001-03-01 Brewer Science Improved fill material for dual damascene processes
US6297168B1 (en) * 2000-09-29 2001-10-02 Taiwan Semiconductor Manufacturing Company, Ltd Edge defect inhibited trench etch plasma etch method

Also Published As

Publication number Publication date
WO2001097284A3 (en) 2002-04-25
WO2001097284A2 (en) 2001-12-20
US6521542B1 (en) 2003-02-18
EP1290728A2 (en) 2003-03-12

Similar Documents

Publication Publication Date Title
TW507322B (en) Method for forming dual damascene structure
KR101860249B1 (ko) 다수의 패터닝된 층을 교차시켜 패턴 밀도를 증가시키는 방법
TWI452419B (zh) 細微圖案光罩及其製造方法、及使用其之細微圖案形成方法
US6743711B2 (en) Method for forming dual damascene line structure
US7906436B2 (en) Method of manufacturing semiconductor device, and semiconductor device
TW201023245A (en) Method of manufacturing a semiconductor device
TW200418083A (en) Method for manufacturing semiconductor device
TWI253101B (en) Method for manufacturing semiconductor device
US6573176B2 (en) Method for forming dual damascene line structure
WO2007116515A1 (ja) 半導体装置及びその製造方法、ドライエッチング方法、並びに配線材料の作製方法
WO2002011193A2 (en) Process for photoresist descumming and stripping in semiconductor applications by nh3 plasma
TW200308054A (en) Method of manufacturing semiconductor device
KR100850146B1 (ko) 반도체 소자의 미세 패턴 형성 방법
JP2001284327A (ja) ドライエッチング方法、半導体装置の製造方法及び半導体装置
KR100912958B1 (ko) 반도체 소자의 미세 패턴 제조 방법
KR100641483B1 (ko) 반도체 소자의 다마신 패턴 형성 방법
KR100460718B1 (ko) 금속 절연체 금속 캐패시터 제조 방법
KR100571418B1 (ko) 불화아르곤용 포토레지스트를 이용한 패턴 형성 방법
JP3877461B2 (ja) 半導体装置の製造方法
KR100619401B1 (ko) 반도체 소자의 제조 방법
US9368396B1 (en) Gap fill treatment for via process
JP2001332621A (ja) 半導体装置及びその製造方法
KR100818404B1 (ko) 반도체 포토공정을 위한 ega 마크 형성방법
JP2003017353A (ja) 薄膜パターニング方法、薄膜デバイスの製造方法及び薄膜磁気ヘッドの製造方法
KR101051951B1 (ko) 반도체소자의 금속콘택 형성방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees