JP2003017353A - 薄膜パターニング方法、薄膜デバイスの製造方法及び薄膜磁気ヘッドの製造方法 - Google Patents

薄膜パターニング方法、薄膜デバイスの製造方法及び薄膜磁気ヘッドの製造方法

Info

Publication number
JP2003017353A
JP2003017353A JP2001198811A JP2001198811A JP2003017353A JP 2003017353 A JP2003017353 A JP 2003017353A JP 2001198811 A JP2001198811 A JP 2001198811A JP 2001198811 A JP2001198811 A JP 2001198811A JP 2003017353 A JP2003017353 A JP 2003017353A
Authority
JP
Japan
Prior art keywords
film
thin film
space forming
patterned
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001198811A
Other languages
English (en)
Other versions
JP3840925B2 (ja
Inventor
Satoshi Uejima
聡史 上島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2001198811A priority Critical patent/JP3840925B2/ja
Publication of JP2003017353A publication Critical patent/JP2003017353A/ja
Application granted granted Critical
Publication of JP3840925B2 publication Critical patent/JP3840925B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/32Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
    • H01F41/34Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film in patterns, e.g. by lithography

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Magnetic Heads (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Magnetic Films (AREA)
  • Drying Of Semiconductors (AREA)
  • Hall/Mr Elements (AREA)

Abstract

(57)【要約】 【課題】 レジストパターンの形成技術に依存すること
なく、より狭い孤立トレンチ幅を得ることができる薄膜
パターニング方法、薄膜デバイスの製造方法及び薄膜磁
気ヘッドの製造方法を提供する。 【解決手段】 パターニングすべき薄膜上に少なくとも
1つの剥離可能な膜を形成し、この少なくとも1つの剥
離可能な膜上に、ほぼ垂直な段差側壁を有する無機材料
による段差膜を形成し、少なくとも1つの剥離可能な膜
並びに段差膜の上面及び段差側壁上にスペース形成用膜
を形成し、このスペース形成用膜上に無機材料による平
坦化用膜を成膜し、平坦化用膜、スペース形成用膜及び
段差膜について少なくとも段差膜が露出するまで表面を
平坦化した後、平坦化用膜及び段差膜を残して段差側壁
上のスペース形成用膜の少なくとも一部を除去し、指向
性エッチングにより段差側壁上のスペース形成用膜の下
方に位置していた少なくとも1つの剥離可能な膜及びパ
ターニングすべき薄膜を除去した後、少なくとも1つの
剥離可能な膜及び該膜上に積層されている膜を除去す
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体デバイス及
び薄膜デバイスにおける薄膜のパターニング方法、薄膜
デバイスの製造方法及び薄膜磁気ヘッドの製造方法に関
する。
【0002】
【従来の技術】図1は、半導体デバイス及び薄膜デバイ
スの分野における従来の薄膜パターニング方法を示す工
程図である。以下同図を用いて、従来の最も一般的な薄
膜パターニング方法を説明する。
【0003】まず、同図(A)に示す基板10を用意
し、その上に、同図(B)に示すようにパターニングす
べき薄膜(被パターニング薄膜)11をスパッタリング
法等によって成膜する。次いで、同図(C)に示すよう
に、その上にレジストパターン15を形成する。このレ
ジストパターン15は、レジスト材料を被パターニング
薄膜11上に塗布し、所定のマスクを介して露光を行
い、現像することで形成される。次いで、同図(D)に
示すように、このレジストパターン15をマスクとし
て、エッチングにより被パターニング薄膜11をパター
ニングする。次いで、同図(E)に示すように、レジス
トパターン15を除去することにより、所望の形状にパ
ターニングされた被パターニング薄膜11´を得る。
【0004】特開2001−44530号公報には、こ
のような薄膜パターニング方法の一例が開示されてい
る。
【0005】
【発明が解決しようとする課題】しかしながら、被パタ
ーニング薄膜上にレジストパターンを形成してエッチン
グによりパターニングする従来の薄膜パターニング方法
によると、形成される薄膜パターンのトレンチ幅の狭小
化限度が、レジストパターンの形成可能な狭小化限度に
よって規定されてしまうため、より狭いトレンチ幅を得
ることはできなかった。即ち、レジスト材料、露光機、
露光光源や露光方法等によって規定されるレジストパタ
ーンの最小の開口幅よりも狭いトレンチ幅を有する薄膜
パターンを得ることは不可能であった。
【0006】従って本発明の目的は、レジストパターン
の形成技術に依存することなく、より狭い孤立トレンチ
幅を得ることができる薄膜パターニング方法、薄膜デバ
イスの製造方法及び薄膜磁気ヘッドの製造方法を提供す
ることにある。
【0007】
【課題を解決するための手段】本発明によれば、パター
ニングすべき薄膜上に少なくとも1つの剥離可能な膜を
形成し、この少なくとも1つの剥離可能な膜上に、ほぼ
垂直な段差側壁を有する無機材料による段差膜を形成
し、少なくとも1つの剥離可能な膜並びに段差膜の上面
及び段差側壁上にスペース形成用膜を形成し、このスペ
ース形成用膜上に無機材料による平坦化用膜を成膜し、
平坦化用膜、スペース形成用膜及び段差膜について少な
くとも段差膜が露出するまで表面を平坦化した後、平坦
化用膜及び段差膜を残して段差側壁上のスペース形成用
膜の少なくとも一部を除去し、指向性エッチングにより
段差側壁上のスペース形成用膜の下方に位置していた少
なくとも1つの剥離可能な膜及びパターニングすべき薄
膜を除去した後、少なくとも1つの剥離可能な膜及び該
膜上に積層されている膜を除去する薄膜パターニング方
法、このパターニング方法を用いて少なくとも一部の薄
膜パターンを形成する薄膜デバイス又は薄膜磁気ヘッド
の製造方法が提供される。
【0008】パターニングすべき薄膜(被パターニング
薄膜)上に剥離可能な膜を形成し、その上にほぼ垂直な
段差側壁を有する無機材料による段差膜を形成し、その
段差側壁上にスペース形成用膜を成膜する。このスペー
ス形成用膜上に無機材料による平坦化用膜を成膜し、表
面を平坦化した後、段差側壁上のスペース形成用膜の少
なくとも一部を除去する。次いで、指向性エッチングに
より段差側壁上のスペース形成用膜の下方に位置してい
た剥離可能な膜及び被パターニング薄膜を除去した後、
この剥離可能な膜をリフトオフ法により除去する。これ
により、被パターニング薄膜には、スペース形成用膜の
膜厚に相当するトレンチ幅を有する孤立トレンチがパタ
ーニングされることとなる。スペース形成用膜の膜厚
は、現在の薄膜技術においては、0.1nm程度まで制
御可能(理論的には限りなく零に近い値まで制御可能)
であるため、極めて狭い孤立トレンチ幅を達成できる。
即ち、レジストパターンの形成技術に依存することなく
スペース形成用膜の膜厚にのみ依存する非常に狭い孤立
トレンチ幅を得ることができる。
【0009】少なくとも1つの剥離可能な膜として、有
機膜及び該有機膜上に無機材料からなるバリア膜を形成
することが好ましい。
【0010】段差側壁上のスペース形成用膜の少なくと
も一部を除去する工程が、平坦化用膜及び段差膜を残し
て段差側壁上のスペース形成用膜の一部のみを除去し、
指向性エッチングにより段差側壁上のスペース形成用膜
の残り、段差側壁上のスペース形成用膜の下方に位置し
ていた少なくとも1つの剥離可能な膜及びパターニング
すべき薄膜を除去する工程であること、又は平坦化用膜
及び段差膜を残して段差側壁上のスペース形成用膜の全
てを除去する工程であることが好ましい。
【0011】
【発明の実施の形態】図2は本発明の一実施形態におけ
る薄膜パターニング方法を示す工程図である。被パター
ニング薄膜としては、半導体デバイス又は薄膜デバイス
のいかなる部分の膜であっても良い。薄膜磁気ヘッドに
おいては、例えば、磁気抵抗効果素子のトラック幅を決
定するリード導体部分の薄膜又は多層膜等である。
【0012】同図(A)に示すように、まず、基板又は
パターニングすべき薄膜の下層となる層20を用意し、
その上に、同図(B)に示すように被パターニング薄膜
21をスパッタリング法、CVD(化学的気相成長)
法、めっき法等によって成膜する。
【0013】次いで、同図(C)に示すように、この被
パターニング薄膜21上に例えばレジスト等の有機材料
をスピンコート法等によって塗布して有機膜22を形成
する。具体的なレジスト材料としては、ポリグリシジル
メタクリレート、グリシジルメタクリレート及びエチル
アクリレート重合体、クロロメチル化ポリスチレン、ポ
リビニルフェノール+アジド化合物、及びノボラック系
樹脂+架橋剤+酸発生剤等のネガ型レジスト材料や、ポ
リメチルメタクリレート、ポリ(ブテン−1−スルホ
ン)、ノボラック系樹脂+溶解阻害剤、例えばPMPS
(ポリ(2−メチルペンテン−1−スルホン)、ポリ
(2,2,2−トリフルオロエチル−2−クロロアクリ
レート)、アルファメチルスチレン及びアルファクロロ
アクリル酸の共重合体、及びノボラック系樹脂+キノン
ジアジド等のポジ型レジスト材料等がある。
【0014】さらに、その上に例えば金属材料、酸化材
料又は窒化材料等の無機材料によるバリア膜23をスパ
ッタリング法又はCVD法等によって成膜する。このバ
リア層23は、以後に行われる工程において、有機膜2
2がダメージを受けないようにこれを保護するためのセ
パレータとして働く。なお、これら有機膜22及びバリ
ア膜23が本発明の剥離可能な膜に対応する。
【0015】次いで、同図(D)に示すように、その上
に無機材料による段差膜形成用の膜24をスパッタリン
グ法又はCVD法等によって成膜する。
【0016】次いで、同図(E)に示すように、この膜
24上にレジスト材料を塗布してマスクを介する露光及
び現像を行うことによって段差を形成するためのレジス
トパターン25を形成する。
【0017】次いで、同図(F)に示すように、このレ
ジストパターン25をマスクとしたRIE(反応性イオ
ンエッチング)、イオンミリング等のドライエッチング
によって膜24をパターニングし、その後、レジストパ
ターン25を、アセトン等の有機溶剤で溶解除去するか
又はアッシングにより除去することによって、無機材料
による段差膜24´を得る。この段差膜24´の段差側
壁24a´は、その下方の被パターニング薄膜21の表
面に対して、ほぼ垂直であることが好ましい。
【0018】次いで、同図(G)に示すように、この段
差膜24´の上面及び段差側壁24a´、さらにバリア
層22の表面上に、スペース形成用膜26を成膜する。
即ち、例えばCu、Fe、Ni、NiFe等の酸等に容
易に溶解する金属材料又は卑金属材料をスパッタリング
法、CVD法、めっき法等によって成膜するか、又は樹
脂等の有機材料をスパッタリング法、スピンコート法、
CVD法等によって成膜する。スパッタリング法を用い
る場合は、基板を傾けた状態で回転させてスパッタリン
グを行う等の方法により、段差膜24´の段差側壁24
a´にもスペース形成用膜26が成膜されるようにす
る。このスペース形成用膜26の膜厚、特に段差側壁2
4a´上のスペース形成用膜26の膜厚は、被パターニ
ング薄膜21のパターニングすべきトレンチ幅に等しく
設定する。
【0019】次いで、同図(H)に示すように、このス
ペース形成用膜26上に無機材料をスパッタリング法、
CVD法等によって成膜し、平坦化用膜27を形成す
る。
【0020】次いで、同図(I)に示すように、この平
坦化用膜27の表面をCMP(化学的機械的研磨)法等
により平坦化する。この平坦化は、少なくとも段差膜2
4´が露出してスペース形成用膜26の段差側壁24a
´に沿った立上り部分26a(垂直部分)の上端が完全
に露出するまで行われる。
【0021】次いで、同図(J)に示すように、スペー
ス形成用膜26が酸等に容易に溶解する金属材料で形成
されている場合は酸等を用いたウェットエッチングによ
り、卑金属材料で形成されている場合はRIE等のドラ
イエッチングによりその立ち上がり部分26aを完全に
なくなるまで除去する。また、同図(K)に示すよう
に、スペース形成用膜26の立上り部分26aを一部残
した状態であっても良い。さらに、同図(L)に示すよ
うに、ウェットエッチングの場合、立上り部分26aを
越えてスペース形成用膜26の水平部分26bの一部ま
で除去しても良い。スペース形成用膜26が樹脂等の有
機材料で形成されている場合は、その立上り部分26a
の途中までを有機溶剤等で溶かすことが行われる。
【0022】その後、同図(M)に示すように、無機材
料による平坦化された膜27´及び無機材料による段差
膜24´をマスクとして用い、RIE等の指向性ドライ
エッチングを行うことによって、スペース形成用膜26
の立上り部分26aが残されている場合はその残された
部分、バリア膜23、有機膜22及び被パターニング膜
21をエッチング除去し、パターニングされたバリア膜
23´、有機膜22´及び被パターニング膜21´を得
る。
【0023】次いで、同図(N)に示すように、有機溶
剤等によって、有機膜22´を溶解させて、その上のバ
リア膜23´、スペース形成用膜26、平坦化された膜
27´及び段差膜24´をリフトオフし、非常に狭い孤
立トレンチ28を有するようにパターニングされた薄膜
21´を得る。
【0024】このように本実施形態によれば、被パター
ニング薄膜21には、スペース形成用膜26の膜厚に相
当するトレンチ幅を有する孤立トレンチ28がパターニ
ングされることとなる。スペース形成用膜26の膜厚
は、かなり小さい値(理論的には限りなく零に近い値)
まで非常に精度良く制御できるため、極めて狭い孤立ト
レンチ幅を達成できる。即ち、レジストパターンの形成
技術に依存することなくスペース形成用膜26の膜厚に
のみ依存する非常に狭い孤立トレンチ幅を得ることがで
きる。
【0025】
【実施例】以下本発明の実施例について説明する。
【0026】まず、基板20をSiで構成し、その表面
にスパッタリング法でAuを30nmの厚さに成膜し、
被パターニング薄膜21を形成した。この場合のスパッ
タリング装置及び条件は、 使用装置 : CVC社製 VE8295(直流スパッタ) スパッタ膜 : Au ターゲット : Au パワー : 700W Ar流量 : 10sccm ガス圧力 : 1.0mTorr であった。
【0027】次いで、PMGI(ポリグルタールイミ
ド)のシクロペンタノン溶液を被パターニング薄膜21
上にスピンコートし、170℃で3分間ベークすること
により、厚さが30nmの有機膜(PMGI膜)22を
形成した。
【0028】さらに、その上にスパッタリング法でAu
を30nmの厚さに成膜し、バリア層23を形成した。
この場合のスパッタリング装置及び条件は、 使用装置 : CVC社製 VE8295(直流スパッタ) スパッタ膜 : Au ターゲット : Au パワー : 700W Ar流量 : 10sccm ガス圧力 : 1.0mTorr であった。
【0029】次いで、その上にスパッタリング法でAl
を0.5μmの厚さに成膜し、段差膜形成用の膜
24を形成した。この場合のスパッタリング装置及び条
件は、 使用装置 : アルカテル(Alcatel)社製 HEDA2480 (RFバイアススパッタ) ターゲット : Al パワー : 13.5kW (13.56MHz) バイアス電圧 : Vdc=−100V (13.56MHz) Ar流量 : 200sccm ガス圧力 : 30mTorr であった。
【0030】次いで、この膜24上にレジストパターン
25をプリントした。その条件は、 レジスト : 信越化学工業社製 SIPR−9740 プリベーク : 100℃×120sec 厚さ : 2μm ステッパー : Nikon社製 NSR−TFHi12 NA=0.4 σ=0.4 露光条件 : Dose(露光量)=250mJ/cm PEB : 110℃×90sec 現像 : 2.38%−TMAHaq. 50sec×2回 である。
【0031】次いで、このレジストパターン25をマス
クとしたRIE法でAlによる段差膜形成用の膜
24をエッチングし、その後、残ったレジストパターン
25をアセトンにて溶解除去した。これにより、Al
による段差膜24´が得られた。この段差膜24´
の側面は、高さ0.5μmの垂直に立上った段差側壁2
4a´となった。このRIEの条件は、 であった。
【0032】次いで、この段差膜24´の上面及び段差
側壁24a´さらにバリア層22の表面上にスパッタリ
ング法でCuを20nmの厚さに成膜し、スペース形成
用膜26を形成した。この場合のスパッタリング装置及
び条件は、 使用装置 : 日電アネルバ社製 SPF−740H(直流スパッタ) スパッタ膜 : Cu ターゲット : Cu パワー : 1000W Ar流量 : 50sccm ガス圧力 : 2.0mTorr であった。
【0033】次いで、このスペース形成用膜26上にス
パッタリング法でAlを0.5μmの厚さに成膜
し、平坦化用膜27を形成した。この場合のスパッタリ
ング装置及び条件は、 使用装置 : アルカテル(Alcatel)社製 HEDA2480 (RFバイアススパッタ) ターゲット : Al パワー : 13.5kW (13.56MHz) バイアス電圧 : Vdc=−100V (13.56MHz) Ar流量 : 200sccm ガス圧力 : 30mTorr であった。
【0034】次いで、CMPにより、段差膜24´の厚
さが0.4μmになるまで、平坦化用膜27、スペース
形成用膜26及び段差膜24´の表面を研磨し除去して
平坦化した。この場合のCMP装置及び条件は、 使用装置 : アイペック(Ipec)社製 AVANTI パッド : ローデルニッタ(RODEL NITTA)社 IC1000 スラリー : バイコースキージャパン(BAIKOWSKI JAP AN)社製 Baikalox であった。
【0035】次いで、30%−FeCl水溶液でウェ
ットエッチングを行い、スペース形成用膜26の立上り
部分26aを全て溶解除去した。これにより、20nm
のトレンチ幅を有するAlのトレンチRIEマス
クが形成された。
【0036】その後、このAlトレンチパターン
をマスクとしたRIE法で、バリア膜23、有機膜22
及び被パターニング膜21を順次エッチング除去し、パ
ターニングされたバリア膜23´、有機膜22´及び被
パターニング膜21´を得た。このRIEの条件は、 であった。
【0037】次いで、基板をN−メチルピロリドン(N
−Methylpyrrolidone(NMP))中
にて浸漬揺動し、PMGI膜である有機膜22´を溶解
させ、その上のバリア膜23´、スペース形成用膜2
6、平坦化された膜27´及び段差膜24´をリフトオ
フ除去した。
【0038】その結果、厚さ30nm、トレンチ幅20
nmのAu薄膜パターンが得られた。
【0039】以上述べた実施形態及び実施例は全て本発
明を例示的に示すものであって限定的に示すものではな
く、本発明は他の種々の変形態様及び変更態様で実施す
ることができる。従って本発明の範囲は特許請求の範囲
及びその均等範囲によってのみ規定されるものである。
【0040】
【発明の効果】以上詳細に説明したように本発明によれ
ば、パターニングすべき薄膜(被パターニング薄膜)上
に剥離可能な膜を形成し、その上にほぼ垂直な段差側壁
を有する無機材料による段差膜を形成し、その段差側壁
上にスペース形成用膜を成膜する。このスペース形成用
膜上に無機材料による平坦化用膜を成膜し、表面を平坦
化した後、段差側壁上のスペース形成用膜の少なくとも
一部を除去する。次いで、指向性エッチングにより段差
側壁上のスペース形成用膜の下方に位置していた剥離可
能な膜及び被パターニング薄膜を除去した後、この剥離
可能な膜をリフトオフ法により除去する。これにより、
被パターニング薄膜には、スペース形成用膜の膜厚に相
当するトレンチ幅を有する孤立トレンチがパターニング
されることとなる。スペース形成用膜の膜厚は、現在の
薄膜技術においては、0.1nm程度まで制御可能(理
論的には限りなく零に近い値まで制御可能)であるた
め、極めて狭い孤立トレンチ幅を達成できる。即ち、レ
ジストパターンの形成技術に依存することなくスペース
形成用膜の膜厚にのみ依存する非常に狭い孤立トレンチ
幅を得ることができる。
【図面の簡単な説明】
【図1】半導体デバイス及び薄膜デバイスの分野におけ
る従来の薄膜パターニング方法を示す工程図である。
【図2】本発明の一実施形態における薄膜パターニング
方法を示す工程図である。
【符号の説明】
20 基板又はパターニングすべき薄膜の下層となる層 21 パターニングすべき薄膜 21´ パターニングされた薄膜 22 有機膜 22´ パターニングされた有機膜 23 バリア膜 23´ パターニングされたバリア膜 24 段差膜形成用の膜 24´ 段差膜 24a´ 段差側壁 25 レジストパターン 26 スペース形成用膜 26a 立上り部分 27 平坦化用膜 27´ 平坦化された膜 28 孤立トレンチ

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 パターニングすべき薄膜上に少なくとも
    1つの剥離可能な膜を形成し、該少なくとも1つの剥離
    可能な膜上に、ほぼ垂直な段差側壁を有する無機材料に
    よる段差膜を形成し、前記少なくとも1つの剥離可能な
    膜並びに前記段差膜の上面及び前記段差側壁上にスペー
    ス形成用膜を形成し、該スペース形成用膜上に無機材料
    による平坦化用膜を成膜し、該平坦化用膜、前記スペー
    ス形成用膜及び前記段差膜について少なくとも該段差膜
    が露出するまで表面を平坦化した後、前記平坦化用膜及
    び前記段差膜を残して前記段差側壁上のスペース形成用
    膜の少なくとも一部を除去し、指向性エッチングにより
    前記段差側壁上の該スペース形成用膜の下方に位置して
    いた前記少なくとも1つの剥離可能な膜及び前記パター
    ニングすべき薄膜を除去した後、該少なくとも1つの剥
    離可能な膜及び該膜上に積層されている膜を除去するこ
    とを特徴とする薄膜パターニング方法。
  2. 【請求項2】 前記少なくとも1つの剥離可能な膜とし
    て、有機膜及び該有機膜上に無機材料からなるバリア膜
    を形成することを特徴とする請求項1に記載の方法。
  3. 【請求項3】 前記段差側壁上のスペース形成用膜の少
    なくとも一部を除去することが、前記平坦化用膜及び前
    記段差膜を残して前記段差側壁上のスペース形成用膜の
    一部のみを除去し、指向性エッチングにより前記段差側
    壁上のスペース形成用膜の残り、前記段差側壁上の該ス
    ペース形成用膜の下方に位置していた前記少なくとも1
    つの剥離可能な膜及び前記パターニングすべき薄膜を除
    去するものであることを特徴とする請求項1又は2に記
    載の方法。
  4. 【請求項4】 前記段差側壁上のスペース形成用膜の少
    なくとも一部を除去することが、前記平坦化用膜及び前
    記段差膜を残して前記段差側壁上のスペース形成用膜の
    全てを除去するものであることを特徴とする請求項1又
    は2に記載の方法。
  5. 【請求項5】 請求項1から4のいずれか1項に記載の
    薄膜パターニング方法を用いて少なくとも一部の薄膜パ
    ターンを形成することを特徴とする薄膜デバイスの製造
    方法。
  6. 【請求項6】 請求項1から4のいずれか1項に記載の
    薄膜パターニング方法を用いて少なくとも一部の薄膜パ
    ターンを形成することを特徴とする薄膜磁気ヘッドの製
    造方法。
JP2001198811A 2001-06-29 2001-06-29 薄膜パターニング方法、薄膜デバイスの製造方法及び薄膜磁気ヘッドの製造方法 Expired - Fee Related JP3840925B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001198811A JP3840925B2 (ja) 2001-06-29 2001-06-29 薄膜パターニング方法、薄膜デバイスの製造方法及び薄膜磁気ヘッドの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001198811A JP3840925B2 (ja) 2001-06-29 2001-06-29 薄膜パターニング方法、薄膜デバイスの製造方法及び薄膜磁気ヘッドの製造方法

Publications (2)

Publication Number Publication Date
JP2003017353A true JP2003017353A (ja) 2003-01-17
JP3840925B2 JP3840925B2 (ja) 2006-11-01

Family

ID=19036191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001198811A Expired - Fee Related JP3840925B2 (ja) 2001-06-29 2001-06-29 薄膜パターニング方法、薄膜デバイスの製造方法及び薄膜磁気ヘッドの製造方法

Country Status (1)

Country Link
JP (1) JP3840925B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7916432B2 (en) 2007-12-11 2011-03-29 Tdk Corporation Thin-film patterning method for magnetoresistive device
CN103745924A (zh) * 2013-12-24 2014-04-23 中国电子科技集团公司第十六研究所 一种高温超导Lange耦合器的制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7916432B2 (en) 2007-12-11 2011-03-29 Tdk Corporation Thin-film patterning method for magnetoresistive device
CN103745924A (zh) * 2013-12-24 2014-04-23 中国电子科技集团公司第十六研究所 一种高温超导Lange耦合器的制备方法
CN103745924B (zh) * 2013-12-24 2016-08-17 中国电子科技集团公司第十六研究所 一种高温超导Lange耦合器的制备方法

Also Published As

Publication number Publication date
JP3840925B2 (ja) 2006-11-01

Similar Documents

Publication Publication Date Title
US7960097B2 (en) Methods of minimizing etch undercut and providing clean metal liftoff
US6383952B1 (en) RELACS process to double the frequency or pitch of small feature formation
KR20180049101A (ko) 분해능이하 기판 패터닝을 위한 에칭 마스크를 형성하는 방법
US6664026B2 (en) Method of manufacturing high aspect ratio photolithographic features
US9581900B2 (en) Self aligned patterning with multiple resist layers
TW201044439A (en) Method for reducing tip-to-tip spacing between lines
US20020110756A1 (en) Method for manufacturing magnetoresistance head
TW200823968A (en) Etch-enhanced technique for lift-off patterning
TW507322B (en) Method for forming dual damascene structure
US7297607B2 (en) Device and method of performing a seasoning process for a semiconductor device manufacturing apparatus
US7555828B2 (en) Method for manufacturing a read sensor for a magnetoresistive head
US20030235989A1 (en) Process for CMP assisted liftoff
JP2003017353A (ja) 薄膜パターニング方法、薄膜デバイスの製造方法及び薄膜磁気ヘッドの製造方法
KR100853796B1 (ko) 반도체 소자의 제조 방법
US8975189B2 (en) Method of forming fine patterns
JP2003017474A (ja) 薄膜パターニング方法、薄膜デバイスの製造方法及び薄膜磁気ヘッドの製造方法
US7045463B2 (en) Method of etching cavities having different aspect ratios
JP3119021B2 (ja) 半導体装置のコンタクトホール形成方法
JP3704030B2 (ja) 半導体装置の製造方法
JP3920222B2 (ja) 磁気抵抗効果型ヘッドの製造方法
JP3475890B2 (ja) パターニング方法、薄膜デバイスの製造方法及び薄膜磁気ヘッドの製造方法
KR100523605B1 (ko) 반도체 소자의 커패시터 형성 방법
JP2001332621A (ja) 半導体装置及びその製造方法
KR101051951B1 (ko) 반도체소자의 금속콘택 형성방법
JP2005275413A (ja) マスクを用いたパターン形成方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060718

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060731

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees