CN103745924B - 一种高温超导Lange耦合器的制备方法 - Google Patents
一种高温超导Lange耦合器的制备方法 Download PDFInfo
- Publication number
- CN103745924B CN103745924B CN201310720613.8A CN201310720613A CN103745924B CN 103745924 B CN103745924 B CN 103745924B CN 201310720613 A CN201310720613 A CN 201310720613A CN 103745924 B CN103745924 B CN 103745924B
- Authority
- CN
- China
- Prior art keywords
- coupler
- layer
- thin film
- superconducting thin
- interdigital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
Abstract
本发明涉及一种高温超导Lange耦合器的制备方法。该方法包括以下步骤：一是采用高温超导薄膜加工工艺，在介质基片两侧制作形成超导薄膜层；二是采用磁控溅射技术，在超导薄膜层上制作形成金膜层；三是采用光刻工艺，在超导薄膜层和金膜层上形成对准参考标记、耦合器线条和电极图形，得到耦合器交指；四是根据耦合器交指，采用金丝键合或金膜桥接工艺，制作形成耦合器交指间的互联。由以上技术方案可知，本发明制备的高温超导Lange耦合器工作在低温条件77K下，插损值远小于常规薄膜技术制备的Lange耦合器，从而可使低噪声放大器具有更低的噪声系数，提高了低噪声放大器的性能。
Description
技术领域
本发明涉及一种高温超导Lange耦合器的制备方法。
背景技术
双平衡式放大器在电路稳定性、输入输出驻波、输出功率等方面都有着极大的优势，可广泛应用于深孔探测、远距离测控、电子侦察、雷达接收、电子对抗、电子仪器和航天电子产品等领域。双平衡式放大器的输入采用3dB耦合器进行信号的功分，输出利用3dB耦合器进行信号的合路。一般采用Lange耦合器或者Wilkinson功分器外加90°延迟线的方式完成，其中Lange耦合器输出端相差90°无需外加延迟线，从而在体积和集成度方面要具有绝对优势。
现有的Lange耦合器多采用薄膜技术制备，部分追求小尺寸的采用砷化镓技术。采用常规薄膜技术制备的Lange耦合器除了3dB功分损耗外，还具有0.2～0.4dB的其它损耗。由其组成低噪声放大器时，相当于引入了额外的0.2～0.4dB的噪声系数。即使在高温超导使用的温度下（约77K）仍然会有10K左右的插损，这容易造成超导接收前端的低噪声系数过高。
发明内容
本发明的目的在于提供一种高温超导Lange耦合器制备方法，该方法采用高温超导薄膜技术制备高温超导Lange耦合器表面的图形线，并利用金丝键合或金膜桥接技术实现耦合器交指间的耦合。通过这种方法制备的高温超导Lange耦合器在低温条件77K下，插损值小于常规薄膜技术制备的Lange耦合器，从而可使低噪声放大器具有更低的噪声系数，提高了低噪声放大器的性能。
为实现上述目的，本发明采用了以下技术方案：一种高温超导Lange耦合器的制备方法，该方法包括以下步骤：
（1）采用高温超导薄膜加工工艺，在介质基片两侧制作形成超导薄膜层。
（2）采用磁控溅射技术，在超导薄膜层上制作形成金膜层；
（3）采用光刻工艺，在超导薄膜层和金膜层上形成对准参考标记、耦合器线条和电极图形，得到耦合器交指；
（4）根据耦合器交指，采用金丝键合或金膜桥接工艺，制作形成耦合器交指间的互联。
具体地说，步骤（1）中所述的采用高温超导薄膜加工工艺，在介质基片两侧制作形成超导薄膜层的具体过程为：在氧化镁或铝酸镧介质基片上采用溅射或蒸发镀膜的方式形成超导薄膜层。
步骤（3）中所述的对准参考标记为在金膜层上经过光刻工艺刻蚀形成的长方体凹槽，所述的长方体凹槽的长和宽的范围均为0.1mm~3mm，所述的长方体凹槽的底面为超导薄膜层与金膜层相接触的面。
进一步的，若步骤（4）中采用金丝键合工艺制作形成耦合器交指间的互联，则步骤（3）中所述的采用光刻工艺，在超导薄膜层和金膜层上形成对准参考标记、耦合器线条和电极图形，得到耦合器交指的具体过程为：
a.采用光刻工艺在金膜层上刻蚀形成对准参考标记。
b.根据对准参考标记，采用光刻工艺制作形成器件电极与金丝键合处的掩膜层和器件图形的掩膜层；所述的器件电极与金丝键合处的掩膜层和器件图形掩膜层的厚度范围均为0.5μm~2.2μm。
c.采用离子束或等离子体刻蚀技术，在上述掩膜层上刻蚀形成图形，得到耦合器交指。
d.采用金丝键合工艺制作形成耦合器交指间的互联。具体地说，所述的采用金丝键合工艺中所采用的引线直径为18μm。
进一步的，若步骤（4）中采用金膜桥接工艺制作形成耦合器交指间的互联，则步骤（3）中所述的采用光刻工艺，在超导薄膜层和金膜层上形成对准参考标记、耦合器线条和电极图形，得到耦合器交指的具体过程为：
a. 采用光刻工艺在金膜层和超导薄膜层上刻蚀形成对准参考标记、耦合器线条和电极图形。
b.在上述步骤基础上，采用射频溅射工艺，形成介质层并沉积介质层，根据对准参考标记，采用光刻工艺在介质层上刻蚀形成介质图形并沉积金膜层。具体地说，所述的金膜沉积中金膜的厚度范围为0.2μm~1μm。
c.在沉积后的金膜上制作形成电极区和跨线的掩膜层，并采用离子束或等离子在掩膜层上进行刻蚀，形成耦合器交指间互联。
由以上技术方案可知，本发明通过采用高温超导薄膜制备技术、光刻工艺和金膜桥接、金丝键合工艺，实现了高温超导Lange耦合器。高温超导Lange耦合器比常规薄膜制备的Lange耦合器具有更低的插损，能够使低噪声放大器具有更低的噪声系数，从而提高了低噪声放大器的性能。
附图说明
图1是本发明的制备方法流程图；
图2是本发明金膜层和超导薄膜层光刻后的结构示意图；
图3是本发明实施例1的尺寸示意图；
图4是本发明实施例1的结构示意图；
图5是本发明实施例2的结构示意图。
具体实施方式
下面结合附图对本发明做进一步说明：
实施例1
一种高温超导Lange耦合器的制备方法，该方法包括以下步骤：
（1）采用溅射或蒸发镀膜的方式，在氧化镁或铝酸镧介质基片101的两侧制作形成超导薄膜层102a和102b，如图2所示。
（2）采用磁控溅射技术，在超导薄膜层102a和102b上制作形成金膜层103a和103b，如图2所示。
（3）采用光刻工艺在金膜层103a和103b上刻蚀形成对准参考标记104，所述的对准参考标记104为在金膜层103a上经过光刻工艺刻蚀形成的长方体凹槽，所述的长方体凹槽的长和宽的范围均为0.1mm~3mm，优选的，长和宽均为0.2mm。所述的长方体凹槽的底面为超导薄膜层102a与金膜层103a相接触的面，如图2所示。
（4）根据对准参考标记104，采用光刻工艺制作形成器件电极与金丝键合处的掩膜层201和器件图形的掩膜层202，如图2所示。所述的器件电极与金丝键合处的掩膜层和器件图形掩膜层的厚度范围均为0.5μm~2.2μm。
（5）采用等离子束或等离子体刻蚀技术，在上述掩膜层上刻蚀形成图形，如图3所示。根据光刻工艺中使用的光刻胶类型及光刻工艺参数的不同，通过多次试验，在器件电极与金丝键合处的掩膜层和器件图形掩膜层的厚度范围内选择最优参数组合。从而使超导器件电极上方的掩膜层因厚度较厚而该处的金膜层将得到保留，器件图形区域的掩膜层因厚度较薄而使得该处的金膜层被刻蚀掉，没有掩膜层的区域超导薄膜层和金膜层全部被刻蚀掉。
（6）采用等离子体去胶或湿法去胶工艺，将刻蚀完成后将剩余的光刻胶去除后，采用金丝键合工艺进行耦合器交指间的互联，如图4所示。当去除完光刻胶后，将会裸露出部分金电极。裸露出的金电极作为金丝键合工艺中的金丝键合点，来实现耦合器交指间的互联。在进行金丝键合时，要对超导线上金电极之间的距离及超导线条的宽度进行综合考虑，本发明中所述的采用金丝键合工艺中所采用的引线直径为18μm。金丝键合时要严格控制尾丝长度，避免因尾丝过长造成短路。
在图3中，d为耦合器信号传输键合点正方形的边长，S为耦合器交指间的距离，W为耦合器交指的宽度，L为耦合器交指的长度，W*2W为金丝键合点的矩形区域范围。
实施例2
一种高温超导Lange耦合器的制备方法，该方法包括以下步骤：
（1）采用溅射或蒸发镀膜的方式，在氧化镁或铝酸镧介质基片的两侧制作形成超导薄膜层。
（2）采用磁控溅射技术，在超导薄膜层上制作形成金膜层。
（3）采用光刻工艺在金膜层和超导薄膜层上刻蚀形成对准参考标记和Lange耦合器线条及电极图形。所述的对准参考标记为在金膜层上经过光刻工艺刻蚀形成的长方体凹槽，所述的长方体凹槽的长和宽的范围均为0.1mm~3mm，优选的，长和宽均为0.2mm。所述的长方体凹槽的底面为超导薄膜层与金膜层相接触的面。
（4）在上述步骤基础上，采用射频溅射工艺，形成介质层并沉积介质层。
（5）根据对准参考标记，采用光刻工艺在介质层上刻蚀形成介质图形，并沉积金膜层。介质图形要保证仅保留Lange耦合器中跨线正下方的介质层，即跨线隔离层。所述的介质层为氧化镁或氧化铈，介质层的厚度为0.1μm~1μm。具体地说，所述的金膜沉积中金膜的厚度范围为0.2μm~1μm，优选为0.8μm，这样可使对准参考标记较为明显，保证准确性。
（6）在沉积后的金膜上制作形成电极区和跨线的掩膜层，并采用离子束或等离子工艺在掩膜层上进行刻蚀，得到耦合器交指间互联，如图5所示。
在上述内容中所提到的光刻工艺、离子束或等离子刻蚀工艺，都需要先进行相应的掩膜层的制备，然后再进行刻蚀，刻蚀完成后还要将光刻胶去除。在图3-5中，黑色部分代表超导薄膜层，网格部分代表金膜层。
以上所述的实施例仅仅是对本发明的优选实施方式进行描述，并非对本发明的范围进行限定，在不脱离本发明设计精神的前提下，本领域普通技术人员对本发明的技术方案作出的各种变形和改进，均应落入本发明权利要求书确定的保护范围内。
Claims (5)
1.一种高温超导Lange耦合器的制备方法，其特征在于：该方法包括以下步骤：
（1）采用高温超导薄膜加工工艺，在介质基片两侧制作形成超导薄膜层；
（2）采用磁控溅射技术，在超导薄膜层上制作形成金膜层；
（3）采用光刻工艺，在超导薄膜层和金膜层上形成对准参考标记、耦合器线条和电极图形，得到耦合器交指；
（4）根据耦合器交指，采用金丝键合或金膜桥接工艺，制作形成耦合器交指间的互联；
若步骤（4）中采用金丝键合工艺制作形成耦合器交指间的互联，则步骤（3）中所述的采用光刻工艺，在超导薄膜层和金膜层上形成对准参考标记、耦合器线条和电极图形，得到耦合器交指的具体过程为：
1a.采用光刻工艺在金膜层上刻蚀形成对准参考标记；
1b.根据对准参考标记，采用光刻工艺制作形成器件电极与金丝键合处的掩膜层和器件图形的掩膜层；所述的器件电极与金丝键合处的掩膜层和器件图形掩膜层的厚度范围均为0.5μm~2.2μm；
1c.采用离子束或等离子体刻蚀技术，在上述掩膜层上刻蚀形成图形，得到耦合器交指；
1d.采用金丝键合工艺制作形成耦合器交指间的互联；
若步骤（4）中采用金膜桥接工艺制作形成耦合器交指间的互联，则步骤（3）中所述的采用光刻工艺，在超导薄膜层和金膜层上形成对准参考标记、耦合器线条和电极图形，得到耦合器交指的具体过程为：
2a. 采用光刻工艺在金膜层和超导薄膜层上刻蚀形成对准参考标记、耦合器线条和电极图形；
2b.在上述步骤基础上，采用射频溅射工艺，形成介质层并沉积介质层，根据对准参考标记，采用光刻工艺在介质层上刻蚀形成介质图形并沉积金膜层；
2c.在沉积后的金膜上制作形成电极区和跨线的掩膜层，并采用离子束或等离子在掩膜层上进行刻蚀，形成耦合器交指间互联。
2.根据权利要求1所述的一种高温超导Lange耦合器的制备方法，其特征在于：步骤（1）中所述的采用高温超导薄膜加工工艺，在介质基片两侧制作形成超导薄膜层的具体过程为：在氧化镁或铝酸镧介质基片上采用溅射或蒸发镀膜的方式形成超导薄膜层。
3.根据权利要求1所述的一种高温超导Lange耦合器的制备方法，其特征在于：步骤（3）中所述的对准参考标记为在金膜层上经过光刻工艺刻蚀形成的长方体凹槽，所述的长方体凹槽的长和宽的范围均为0.1mm~3mm，所述的长方体凹槽的底面为超导薄膜层与金膜层相接触的面。
4.根据权利要求1所述的一种高温超导Lange耦合器的制备方法，其特征在于：步骤1d中所述的采用金丝键合工艺中所采用的引线直径为18μm。
5.根据权利要求1所述的一种高温超导Lange耦合器的制备方法，其特征在于：所述的金膜沉积中金膜的厚度范围为0.2μm~1μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310720613.8A CN103745924B (zh) | 2013-12-24 | 2013-12-24 | 一种高温超导Lange耦合器的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310720613.8A CN103745924B (zh) | 2013-12-24 | 2013-12-24 | 一种高温超导Lange耦合器的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103745924A CN103745924A (zh) | 2014-04-23 |
| CN103745924B true CN103745924B (zh) | 2016-08-17 |
Family
ID=50502934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310720613.8A Active CN103745924B (zh) | 2013-12-24 | 2013-12-24 | 一种高温超导Lange耦合器的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103745924B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02191329A (ja) * | 1989-01-19 | 1990-07-27 | Fujitsu Ltd | パターン形成方法 |
| CN1201291A (zh) * | 1997-04-22 | 1998-12-09 | 株式会社东芝 | 具有电压驱动开关元件的功率转换器 |
| JP2003017353A (ja) * | 2001-06-29 | 2003-01-17 | Tdk Corp | 薄膜パターニング方法、薄膜デバイスの製造方法及び薄膜磁気ヘッドの製造方法 |
| JP4057198B2 (ja) * | 1999-08-13 | 2008-03-05 | 東京エレクトロン株式会社 | 処理装置及び処理方法 |
| CN101783431A (zh) * | 2009-01-16 | 2010-07-21 | 庄晴光 | 互补式金属耦合线 |
-
2013
- 2013-12-24 CN CN201310720613.8A patent/CN103745924B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02191329A (ja) * | 1989-01-19 | 1990-07-27 | Fujitsu Ltd | パターン形成方法 |
| CN1201291A (zh) * | 1997-04-22 | 1998-12-09 | 株式会社东芝 | 具有电压驱动开关元件的功率转换器 |
| JP4057198B2 (ja) * | 1999-08-13 | 2008-03-05 | 東京エレクトロン株式会社 | 処理装置及び処理方法 |
| JP2003017353A (ja) * | 2001-06-29 | 2003-01-17 | Tdk Corp | 薄膜パターニング方法、薄膜デバイスの製造方法及び薄膜磁気ヘッドの製造方法 |
| CN101783431A (zh) * | 2009-01-16 | 2010-07-21 | 庄晴光 | 互补式金属耦合线 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103745924A (zh) | 2014-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9455392B2 (en) | Method of fabricating a coplanar waveguide device including removal of spurious microwave modes via flip-chip crossover | |
| KR102664372B1 (ko) | 큐비트용 파라메트릭 증폭기 | |
| Leong et al. | WR1. 5 silicon micromachined waveguide components and active circuit integration methodology | |
| CN106785293B (zh) | 一种超导微波纳米谐振腔 | |
| CN112885952B (zh) | 约瑟夫森参量放大器及其制备方法 | |
| KR20160067940A (ko) | 페라이트 막대들을 제조하기 위한 정밀 배치 생성 방법 | |
| JP5522249B2 (ja) | 方向性結合器 | |
| CN107146935B (zh) | 一种基于非对称环形腔的量子环形器 | |
| WO2022179418A1 (zh) | 一种超导电路制备方法及一种超导量子芯片 | |
| CN109802216A (zh) | 基于薄膜集成无源器件工艺的宽带小型化威尔金森功分器及其制备方法 | |
| CN114665836B (zh) | 基于双节四分之一波长变换线的阻抗匹配约瑟夫森参量放大器 | |
| Kim et al. | A 10dB branch line coupler using defected ground structure | |
| Cheng et al. | Compact 31-W 96-GHz amplifier module in GaN-MEMS for wireless communications | |
| CN103745924B (zh) | 一种高温超导Lange耦合器的制备方法 | |
| Reck et al. | Silicon micromachined waveguide components at 0.75 to 1.1 THz | |
| CN102403561B (zh) | 微电子机械悬臂梁开关式微波功率耦合器及其制备方法 | |
| CN107482289B (zh) | 一种窄带宽可调滤波器及其制备方法 | |
| KR100578280B1 (ko) | 단순한 사각형의 결함 접지 구조를 이용한 비대칭 윌킨슨전력 분배기 | |
| Hou et al. | A D-band compact rat-race coupler using novel phase inverter in standard CMOS process | |
| Li et al. | Silicon micromachined W-band bandpass filter using DRIE technique | |
| CN111273089B (zh) | 具有在线自检测功能的对称型mems定向微波功率耦合器 | |
| Huang et al. | Silicon RFIC UWB bandpass filter using bulk-micromachined trench couplers | |
| Shi et al. | A microstrip ultra-wideband differential filter with shorted parallel coupled-line | |
| Hess et al. | Low-loss microstrip transmission line fabricated with improved liftoff process | |
| KR100464005B1 (ko) | 마이크로파 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP02 | Change in the address of a patent holder | ||
| CP02 | Change in the address of a patent holder |
Address after: 230088 658 Wangjiang West Road, Hefei high tech Zone, Anhui Patentee after: CHINA ELECTRONICS TECHNOLOGY Group CORPORATION NO 16 INSTITUTE Address before: 230043 No. 439, Suixi Road, Hefei, Anhui Patentee before: CHINA ELECTRONICS TECHNOLOGY Group CORPORATION NO 16 INSTITUTE |