TW507124B - Status bits for cache memory - Google Patents

Status bits for cache memory Download PDF

Info

Publication number
TW507124B
TW507124B TW088109995A TW88109995A TW507124B TW 507124 B TW507124 B TW 507124B TW 088109995 A TW088109995 A TW 088109995A TW 88109995 A TW88109995 A TW 88109995A TW 507124 B TW507124 B TW 507124B
Authority
TW
Taiwan
Prior art keywords
status
bit
memory
hierarchical relationship
level
Prior art date
Application number
TW088109995A
Other languages
English (en)
Inventor
Simon Charle Swatt
Original Assignee
Advanced Risc Mach Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Risc Mach Ltd filed Critical Advanced Risc Mach Ltd
Application granted granted Critical
Publication of TW507124B publication Critical patent/TW507124B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C15/00Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0891Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using clearing, invalidating or resetting means
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C15/00Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Description

經濟部智慧財產局員工消費合作社印製 507124 A7 B7 五、發明說明() 發明領域: 本發明大致關係於資料處理系統。更明白地說,本發 明關於資料處理系統,其使用快取記憶體,該記憶體併入 至少一與快取記憶體内每一資料字元相關之狀態位元。 發明背景: 提供例如附圖之第1圖所例示之快取記憶體係為已知 的,該記憶體包含儲存器2,其包含位址TAG,用以於快 取RAM記憶體4中之線之資料。快取RAM記憶體4包含 多數快取線6,每一快取線6儲存四資料字元。多數有效 及髒位元8係相關於每一快取線6。共同類型之狀態位元 8係有效位元1 0及一髒位元1 2。有效位元1 0表示是否該 快取線係儲存有效資料,例如於開始時,每一快取線6必 須被標示為儲存無效資料。髒位元1 2表示於一寫回快取 架構之文中,至少具有快取線6之一資料字元已經被改 變,因為其由主記憶體讀出,並因此需要被寫回到主‘記憶 體,當該快取線6被清洗或被替換於該快取内。將可以看 到,於線控制程度及電路面積間之妥協,其可以以狀態位 元8加以完成,每一快取線6具有一相關於它之有效位元 1 0,及一相關於它之一髒位元1 2(這是被用於多數快取實 施法之配置)。因此,於一快取線6内,四個資料字元共 享這些狀態位元8。 於某些作業狀態中,吾人想要全面改變一快取系統之 所有快取線6之狀態位元8。例如,於系統開始時,隨後 第5頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----------.裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 507124 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 A7 五、發明說明() 一 MMU改變或一序文切換經f 、 吊而要π洗快取之整個内 容,藉由將每一快取線6之所右古4厂一 (所有有效位兀10成為無效。 如此作之一方法係序向存取每一 > 于取母有效位兀10並將其讀成 供效。於可能包含有幾千快J又岣 戍丁氏取線心快取記憶體中,這操作 可能花上幾千處理週期並大女妯备數 卫χ大地衝擊系統效能。除了序向 及個別改變每一狀態位元8外, .^ 7 1 7L »外,另一万法係經由特殊目的 硬體應用一全面改變,並伤处怂# _ , 夂具係目b夠並聯改變狀態位元。雖然 這可以提供快速操作,炉禮且古vL V* LL il-k J. 1一化具有為了此特殊目的硬體而消 耗電路面積之缺點,並血刑Α γ雨 、 卫興^為了更一般系統設計,而需要 更特殊設計。 發明目的及概怵:_ 本發明有關於提供機制,用以高速改變狀態位元,儘 可能快至一處理週期,而不必為了所有狀態位元之並聯存 取,而提供客戶指定硬體。 由本發明之一方面看,其提供資料處理用設備,該設 備包含: 一記憶體,可操作以儲存多數資料字元,每一資料字 元係相關於至少一狀態位元,其係有關於該資料字元之狀 態之資訊; 一狀慼位元儲存器,可操作以儲存該等狀態位元於/ 階層關係中,使得一有關於該階層關係内之第一層之多數 弟層狀,上位元之組合狀態係被於該階層關係之弟二層 尤第二層狀態位元所指示,該第二層於階層關係上係高於 第6頁 本紙張尺&適用中國國豕標準(CNS)A4規格⑵〇 X 297公爱) ------------^裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 507124 A7 B7 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 五、發明說明( 第一層;及 狀態?句問邏輯’可操作以決定於該記憶體内之資料字 元之狀態,藉由檢測於該狀態位元儲存器内之狀態位元, 開始於該階層關係内之最上層,並經由該階層關係向下工 作,直到一狀態位元到達為止,該狀態位元表示該資料字 元之狀態無關於階層關係中之任一較低狀態位元。 本發明提供被安排於階層關係(具有至少兩層)中之狀 態位元,使得於記憶體内之多數資料字元之狀態,可以藉 由改變於階層關係中之頂端或朝向頂端之相當少數之狀 態位元而加以作全盤或大規模之改變,而不必於每次狀態 改變時,個別改變相關於每一資料字元之每一狀態位元。 於此方式,用以完成全盤或大規模改變狀態位元之時間可 以大量地降低,而不必提供客戶硬體,用以對所有狀態位 元作大規模之改變。可以了解的是,很多資料字元可以共 享狀態位元。於一些實施例中,階層可以是有效位元及資 料字元’這些包含TAG值’資料字元,髒位元及其他狀 態位元。 該等狀態位元可以代表各種有關於它們之資料字元 之不同特性。然而,本發明係特別適用以諸實施例,其中 狀態位元係為有效位元,其指示儲存於該記憶體中之資料 字元之有效性。 有效位元經常係受到全盤或大規模之改變,因此,本 發明係特於允許這些可以以較少之硬體成本作更 快速改變。 第7頁 ------------裝--------訂----- (請先閱讀背面之注意事項再填寫本頁) 線_- A7 B7 五、 發明說明( 可以了解的是’於階層關係内之最低層中,一個別狀 態位元可以被提供給每-資料字元。因此,若此記憶體為 —快取記憶體及一快取線儲存四個资姐——仏,w收π 肩枓竽7L的話,則將可 以使四個個別有效位元相關於該快取 R取線,以指示每一個別 資料字元之有效性。然而,於本發明、 故咧 < 較佳實施例中,一 最低層狀態位元相關於多數資料字亓、、加, 、上 卞7^。這提供於可以完成 之細微控制及需要以提供該狀態位-、 ^ ^ ^ t ^疋之硬體資源之顆粒 性間之妥協。 更明白地說’使最低層狀態位* 1 ^ 疋相關於快取記憶體之 快取列内之所有資料位元係相當女 两万便的。於一些實施例 中’ 一快取列可以被認為包含其相關tag值及髒位元。 這配置已經被發現能有效地動作,因為對主記憶體之 快取及由主記憶體快取典型地以—快取列一快取列之情 形發生’由於實際上相關於多數記憶體存取之時間及空 間區域性之故,使得於該層快取列下之狀態資訊係幾乎不 需要。 本發明適合於狀態位元儲存器包含一 RAM記憶體之 實施例中,該RAM 1己憶體係用以儲存由多數狀態位元形 成之狀態位元字元。於這些狀態位元及狀態詢問邏輯間之 1¾層關係係使传朝向階層關係之較低層之狀態位元可以 被儲存於RAM記憶體中,而不會大量地衝擊效能,藉以 得到可以與客戶栓鎖器或暫存器相比之RAM記憶體之儲 存密度優點。 儲存狀態位元於RAM記憶體中,允許它們能方便地 第8頁 -----------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製
經濟部智慧財產局員工消費合作社印製 五、發明說明() 桑作為狀怨位元字元’諸狀態位元字元係由ram記憶體 中所存取的。 於操作狀態位元字元中,一典型操作將會是一讀取_ 心改-寫入操作,其係可以迅速地由很多系統中之現行資 料處理結構所支援。分開之讀取及寫入操作同時也可能需 要,及於一些RAM記憶體中,只支援讀取及寫入操作。 相反於狀態位元儲存器之最低層,使用高密度ram 记憶體’於較佳實施例中,至少於階層關係内之最高層使 用暫存器位元電路(D型),以儲存狀態位元。栓鎖電路反 應於預足輸入或狀態,而可以很快速地存取並改變,諸輸 入或狀態可以例如是啟始,MMU改變,文中開關等,因 此,可以相當少或不必客戶硬體,而提供快速全盤或大規 模之狀態改變。 儲存於一栓鎖内之狀態位元典型地,相較於儲存於一 RAM中之狀態位元是能個別地存取並操作,ram係以一 字元一字元為主加以存取及操作。 於一些貫施例中,階層關係内之最高層可以包含一單 狀態位το。於此等環境下,一快取記憶體之資料字元之整 個狀態可以藉由於最高層之一狀態位元之單一改變加以 變化。 為了取得本發明之狀態位元儲存器及狀態詢問邏輯 之大I優點’吾人想要僅藉由修改階層關係中之最高層, 而安排整個記憶體之全盤改n想要安減夠硬體支援 以使得一全盤改變可以於單處理循環中加以作動。這於一 第9頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 507124 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明( 快取記憶體之文中係特別有利的。 可以了解的是,雖然狀態位元.入加 兀乏全盤改變可以使用於 此一階層關係中之少數位元之改變加 元成,但由最低層 開始之個別狀態位元之設定可以被想到為花較長時間,各 改變將必須向上反應於整個階層關係之時。然而,本發: 認出於一快取記憶體之文脈中,—Λ m 陕取填入操作典型地係 相當地慢,使得很多相關於快取填入々 1丹八 < 狀怨位兀之改變, 事實上具有足夠時間給它們,以允蚱阱古、人缺β 兄卉所有於階層關係中之 所有必需狀態位元改變可以完成,而τn 土 几风而不會衝擊整個操作之 速度。狀態位元可以並聯改變,以增加效率。 由另一方面看來,本發明提供一處理資料之方法,嗜 方法包含步騾·· μ 儲存多數資料字元於一記憶體内,每一資料字元係相 關至少一狀遙位元,其指示有關於此資料字元狀鳆次 訊, 儲存該狀態位元於一階層關係中,使得一相關於該階 層關係内之一第一層之多數第一層狀態位元之組合狀熊 係被於該階層關係内之第二層之第二層狀態位元所^旨 示,於該階層關係内該第二層係高於第一層;及 藉由檢測開始於該階層關係内之上層之狀態位元並 工作向下進行至階層關係,直到一狀態位元到達,以指示 該資料字元之狀態係無關於階層關係中之任何較低之狀 態位元,而決定於該記憶體内之資料字元之狀態。 本發明之實施例將藉由參考附圖加以說明,於圖中 第10頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ------------裝--------訂---------線 · (請先閱讀背面之注意事項再填寫本頁} 經濟部智慧財產局員工消費合作社印製 507124 A7 ------—__B7__ _____ 五、發明說明() 置式簡單說明: 第1圖為用於每一快取線之個別狀態位元之已知快取系統 圖。 第2圖例示出一快取狀態位元儲存器及狀態位元,其相關 於一階層關係内者。 第3圖例示出一用於處理快取線TAG值及狀態位元之快 取系統之一部份。 第4圖例示出一例示快取架構,即於一資料字元之位址位 元及於狀態位元之一階層關係内之資料字元之狀 態位元間之關係。 弟5圖為一快取記憶體系統之一部份之另一實施例。 圖號對照說明: .—I—^--------- (請先閱讀背面之注意事項再填寫本頁) 2 儲存器 4 快取RAM記憶體 6 快取線 8 狀態位元 10 有效位元 12 髒位元 14 快取資料字元記憶體 16 快取線 18 有效位元 20 狀態位元字元 22 狀態位元 24 256列TAG儲存器 26 狀態位元RAM記憶體 28 8位元暫存器 30 快取控制器 32 位址 36 1024列TAG記憶體 38 32*32位元字元Ram 40 狀態位元儲存器 42 暫存器位元 第11頁
7 7 經濟部智慧財產局員工消費合作社印製 A7 ------~ B7_____ 五、發明說明() ' I明詳細氣明 第2圖示出一快取資料字元記憶體14,其係由多數快 取線16所組成,每一線儲存四個資料字元。一 w 、 —早一有效 位元18係相關於每一快取線16。用於八個連續快取線μ 之有效位元係儲存於單一狀態位元字元2〇之ψ 、、,、一 <甲,該位兀 字元20係被儲存於一狀態位元ram記憶體内。該狀態位 元字元20包含於階層關係内之最低層,其儲存狀態位元。 每一狀毖位元字元20係相關於一狀態位元22,位元 22係儲存於階層關係内之較高層中,並指示於狀態字元 20内之所有狀態位元1 8之組合狀態。因此,八個狀態字 元20之狀態可以被於階層關係之下一最高層内之狀態字 元之八位元22所指示。此下一較高層可以本身被提供於 狀態位元RAM記憶體内或於朝向階層之上端之某些層 中,其開始變得更有效以提供栓鎖(暫存器位元)給狀態位 元彳諸存益’该栓鎖係可以使用指定邏輯,以相當高速加以 改變。其他層可以提供於所例示之兩層之上。 第3圖例示用以儲存快取列TAG值及相關狀態位元 之快取記憶體系統之一部份。若快取具有2 5 6快取列,則 一 25 6列TAG儲存器24係被提供以儲存每一快取列相關 TAG值。假設每一快取列只具有一單一狀態位元(例如, 有效位元),則用於這些256快取列之狀態位元可以被儲 存於包含一狀態位元RAM記憶體26内之八個3 2位元字 元内。該3 2位元字代表於儲存狀態位元之階層關係内之 最低層。於階層關係内之下一個最高層(以及於此例子中 第12頁 _ 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
---—J -----------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) A7 五、 發明說明( B7 每;)被^疋暫存器Μ所提供,暫存器28之 母-位元代表於狀態位元RAM記憶 態位元字元之組合狀態。…2位疋狀 —快取控制器30係被連接至TAG記憶體24 狀態位元暫…。當對快取= 疋予又或提供其他功能時,快取控制器30 力為狀態詢問邏輯。當對_資料字元之存取被要求時, 取控制器3〇檢測儲存於狀態位元暫存器28及狀態位 :=料2:内之狀態位元。若_層,相當於最 滑又特疋貝科子疋疋於狀態位元暫存器28内之位元表 該資料字元為有效,則快取控制# 3Q進行 位元鍵記憶體26内是否有用於該資料字元(快—取歹^ 個別:…若於狀態位元暫存器28内之位元指示無效, 則狀態位凡RAM記憶體26不需要被檢查(雖蚨, 檢查可以同時進行),因為無效性指示於最高層超權於 何代表於較低層之事項。 快取控制器30係'能夠對於狀態位元暫存器 態位元作高速之存取’使料狀態位元暫存器^内^ 有位元均可以被設定於單—週期中指示無效性,例如, 如快速清洗時所需。於狀態位元譲記憶體Μ内之狀 位元字元可以藉由-讀取-修改-寫入操作加以存取,以 對於階層關係内之最低層之狀態位元作細微改變。或者 分開之讀取及寫入操作可以加以執行。 第4圖例示出於_ 12_之快取内之一資料字元之位 元 低 示 態 上 任 所 於 態 需 (請先閱讀背面之注意事項再填寫本頁) 裝--------訂---------線g ________第 13 頁 本紙張尺度適用中國國豕標準(CNS)A4規格(21〇 X 297公爱 507124 A7 五、發明說明( 址’該每行具有四資料字元並直接映圖之快取可 該狀態位元及其他控制資料。 於 位址32之上部份形成TAG值,並你知击、 值,其係相較於儲存 TAG記憶體24内之TAG值,以 ; 夫疋疋否特疋資料被 取。因為快取為直接映圖1以該位址之中間部份 供對該快取之一索引’以於當該資料係出現於該快心 時,指示將儲存TAG值之TAG記憶體位址。於位址之下 部份,字元位A W及位元組位元β表示於一快取列内之 哪-字元位址被定址,及於若位元组定址被允許時,則指 示於一資料字元中之哪一位元組位置。 用於此快取記憶體内之狀態位元資訊係被儲存於一 三層階層[狀態位元係被用以每一快取加以儲存,因 此,於其中有一狀態位元相關於每一索引值。這些索引值 狀毖位7C可以被儲存於由編譯RAM記憶體所形成之 256* 1 6陣列。於第三層陣列内之每一行具有階層關係第二 層内之相關狀態位元,其本身係儲存於一 16*16陣列内。 孩1 6* 1 6陣列可以同時被儲存於編驛ram記憶體内。於 階層關係内之最高層(第一層)係被1 6暫存器位元所提 供,以一暫存器位元相關於該第二層之每一陣列列。 第5圖例示另一快取記憶體結構。於此例子中,一 1024列TAG記憶體36係被提供以儲存TAG值。於TAG 記憶體3 6内之每一列相當於一快取列並具有相關於它之 狀態位元。因此,用於1 〇 2 4快取列之狀態位元可以被儲 存於32*32位元字元RAM38中,該RAM38形成狀態位元 第Η頁 私紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) (靖先閱讀背面之注意事項再填寫本頁) 裝 i I — I! I 訂--!1!· 經濟部智慧財產局員工消費合作社印製 /124 A7 ^^^------ ^ ~^--- 九、發明說明() 儲存器40之部份。這狀態位元Ram記憶體^為於階層 關係内之最低層。於階層關係内之最高層係㉟32個暫存 器位元42所提供,以—暫存器位元相關於狀態位元raM 記憶體3 8内之每一 3 2位元字元。 藉由其他例示’涉及於各種操作内之步驟,用以估算 餘存於一快取記憶體系統内之資料字元,以併入狀態位元 之階層關係可以如下: 檢查狀態: *由階層之所有層中讀取適當位元 *向下進行該階層工作,以檢查是否下一層為有效 *若有任一層指示下一層為無效,則回到預設(重置)值 *否則,送回由最低層有效儲存器擷取之值。 狀態位元具有兩種狀態。於有效位元例子中’其中有 一重置狀態,若為無效,則為一有效狀態。為了標示某些 為有效,吾人必須標示於該階層中之所有層。該重置狀恐 可以被認為是一種強狀態,其可以藉由一高層位凡所才曰 示,及另一狀態,為一弱狀態,於階層内之所有位儿必須 -----------•裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 中 統 系ο 一 調於 協 被 包 : 要 態 需。狀 只性入 層效寫 高有 較之 之 層 層 低 階較 則之 , 中 元 層 位階 態於 狀 示 重指 多以 存, 儲元 置 位 位 一 一 單 每 一 , 含 效 有 為 層 - 下 示 指 以 元 位 當 適 定設 以 層 階 下 向 作 工 第15肓 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) A7 五、發明說明( 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 、田新泉(於階層中之任一層)已經事先無效被標示為有 成東必須被以重置值加以啟始,除了被寫入之值 外 田泉為先酌有效時,則需要執行一讀取-修改-寫入操 作,以只更新適當位元 *於階層之最低層中,適當資料應被寫入,若有必要,則 其他狀態位元被寫入其重置值。 重置狀態: *狀態位元之最高層應被重置,以標示 、,-…統中,該讀取-修改-寫入操作;:;被散佈 於很多循%中。一些有關選擇有: *你只、需維護-階層之有效位元,而不管你料於最低層 多少位元之狀態(例如四有效位元+髒+其他狀態位元),即 於階層内之不同層可以儲存不同狀態位元。. *若你如此作’若-無效位置被存取,則讀取陣列之邏輯 需要完成’’重置”狀態。 *除了只維持有效位元階層夕卜’其可能有利於經由該階層 追縱其他狀,態。例*,維持一有效及#階層-這將允許二 人可以更快速地搜尋髒快取之位置。
(請先閱讀背面之注意事項再填寫本頁) 裝 訂 —線

Claims (1)

  1. 六、申請專利範圍 Α8 Β8 C8 D8 第汾號專利案作年月修正 h一種^以資料處理之設備,該設備至少包含: , 己隐aa,可操作以儲存多數資料字元,每一資料 子70係相關於至少一狀態位元,該狀態位元給予有關於 該資料字元之狀態; 狀態位元儲存器,可操作以儲存該等狀態位元於 %層關係中’使得一有關於該階層關係内之第一層之 多數第一層狀態位元之組合狀態係被於該階層關係之 第層之第二層狀態位元所指示,該第二層於階層關係 上係南於第一層;及 狀態_問邏輯,可操作以決定於該記憶體内之資料 字疋之狀態,藉由檢測於該狀態位元儲存器内之狀態位 元開始於該階層關係内之最上層,並經由該階層關係 向下工作,直到一狀態位元到達為止,該狀態位元表示 該資料字元之狀態係無關於階層關係中之任一較低狀 態位元。 2.如中請專利範圍第1項所述之設備,其中上述之狀態位 元係有效位元,指示儲存於該記憶體内之資料字元之有 效性β 3·如申請專利範圍第1項所述之設備,其中上述之於該階 層關係内之至少一最低層中,一最低層狀態位元有關於 儲存於該記憶體内之多數資料字元。 第17頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公楚) ------------· I-------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 、申請專利範圍 4. 如申請專利範圍第1項所述之,又備其中上述之記憶體 為一快取記憶體。 5. 如申請專利範圍第4項所述之設備,其中上述之快取記 憶體包含多數快取列,每/快取歹】儲存多數資料字元及 一最低層狀態位元有關於所有於該快取記憶體之快取 列之資料字元。 元 6 ·如申請專利範圍第1項所述之設備’其中上述之狀態位 元儲存器包含一 RAM記憶體’其儲存由多數狀態位 所形成之狀態位元字元。 該狀 態位 請 先 閱 讀 背 面 .如申請專利範圍第6項所述之設備’其中上述之於 態位元字元内之狀態位元係被存取及操縱為該狀 元字元之一部份 8 ·如申請專利範圍第7項所述之設備,其中上述之一狀態 經 濟 部 智 慧 財 產 局 員 工 消 費 合 社 印 製 位元係被一狀態字元讀取-修改-寫入操作於ram記憶 體上加以操縱。 9 ·如中叫專利範圍第1項所述之設備,其中上述之狀態位 疋儲存器包含至少一最高層於該階層關係内,至少一暫 存器位元電路可操作以儲存一狀態位元。 本紙張尺度適用中國國豕標準(CNS)A4規格(21〇 X 297公爱 第18頁 DU/124 asSi r Mr 經濟部智慧財產局員工消費合作社印製 申請專利範圍 10·如申請專利範圍第9項所述之設備,其中上述之儲存於 一暫存器位元内之狀態位元可以個別地存取及操縱。 U·如申請專利範圍第1項所述之設備,其中上述之階層關 係内之最高層包含一單〆狀態位元。 12.如申請專利範圍第1項所述之設備,其中上述之儲存於 記憶體内之所有資料字元之狀態之全盤改變可以只藉 由只修改於階層關係之最高層内之這些狀態位元加以 指示。 1 3 ·如申請專利範圍第1項所述之設備,其中上述之狀態位 元儲存器係可操作以,使得於該快取記憶體内之所有資 料字元之狀態中之全盤改變可以藉由改變於階層關係 内之最高層狀態位元,而被提供於單一處理週期内。 1 4 ·如申請專利範圍第4項所述之設備,其中上述之於快取 記憶體内之所有資料字元之狀態之全盤改變係反應於 以下之一加以完成: (i) 一快取記憶體清洗操作; (ii) 於控制對資料字元之存取之記憶體管理單元之 架構中之改變;及 (iii) 於設備上之控制軟體操作之作業系統之序文切 換0 第19頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公愛) (請先閱讀背面之注意事項再填寫本頁) ---- n n ϋ tft 訂--- 辱· 507124 A8 B8 C8 D8 烯:<#3明二-'^^. 二;λ·‘:二 Λ ·. 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 15.如申請專利範圍第4項所述之設備,其中上述之資料字 元係使用一持續多數處理週期之快取填入操作,被儲存 於該快取記憶體内,以及該狀態位元儲存器係可操作以 於該多數處理週期内,修改有關於該被儲存内快取記憶 體内之資料字元之狀態位元。 1 6·如申請專利範圍第1項所述之設備,其中上述之階層關 係為三或更多層深。 17.如令請專利範圍第1項所述之設備,其中上述之於階層 關係内之不同層儲存不同之狀態位元。 1 8 · —種用以處理資料之方法,該方法至少包含步驟: 儲存多數資料字元於一記憶體内,每一資料字元係 相關於至少一狀態位元,該狀態位元給予有關於資料字 元之狀態之資訊; 儲存該等狀態位元於一階層關係中,使得有關於該 階層關係内之第一層之多數第一層狀態位元之組合狀 態係被於該階層關係内之一第二層之第二層狀態位元 所指示,該第二層於階層狀態中係高於該第一層;及 決定於記憶體内之資料字元之狀態,藉由檢查於該 階層關係内之最上層開始之狀態位元並經由該階層關 係向下工作,直到一狀態位元到達為止,該狀態位元指 第20頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 χ 297公餐) (請先閱讀背面之注意事項再填寫本頁) — 訂--- 507124 A8 B8 C8 D8 ..Ε ,丟 ^二、和‘二. 〇 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 示該資料字元之狀態係無關於階層關係内之較低狀態 位元。 第21頁 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
TW088109995A 1999-06-08 1999-06-15 Status bits for cache memory TW507124B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB9913348A GB2350910A (en) 1999-06-08 1999-06-08 Status bits for cache memory

Publications (1)

Publication Number Publication Date
TW507124B true TW507124B (en) 2002-10-21

Family

ID=10854970

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088109995A TW507124B (en) 1999-06-08 1999-06-15 Status bits for cache memory

Country Status (12)

Country Link
US (1) US6272033B1 (zh)
EP (1) EP1190325B1 (zh)
JP (1) JP2003501744A (zh)
KR (1) KR100606873B1 (zh)
CN (1) CN1145887C (zh)
DE (1) DE60003426T2 (zh)
GB (1) GB2350910A (zh)
IL (2) IL145651A0 (zh)
MY (1) MY120377A (zh)
RU (1) RU2237278C2 (zh)
TW (1) TW507124B (zh)
WO (1) WO2000075785A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2369694B (en) * 2000-11-29 2002-10-16 Sun Microsystems Inc Efficient memory modification tracking
GB2369691B (en) * 2000-11-29 2003-06-04 Sun Microsystems Inc Control logic for memory modification tracking
GB2369690B (en) * 2000-11-29 2002-10-16 Sun Microsystems Inc Enhanced protection for memory modification tracking
US6965970B2 (en) * 2001-09-27 2005-11-15 Intel Corporation List based method and apparatus for selective and rapid cache flushes
JP4434534B2 (ja) * 2001-09-27 2010-03-17 株式会社東芝 プロセッサ・システム
US7412433B2 (en) * 2002-11-19 2008-08-12 International Business Machines Corporation Hierarchical storage management using dynamic tables of contents and sets of tables of contents
US20040199723A1 (en) * 2003-04-03 2004-10-07 Shelor Charles F. Low-power cache and method for operating same
US7674671B2 (en) * 2004-12-13 2010-03-09 Optomec Design Company Aerodynamic jetting of aerosolized fluids for fabrication of passive structures
CN101021858A (zh) * 2007-01-29 2007-08-22 华为技术有限公司 一种数据存储方法及装置及数据查找、添加、删除方法
US7685181B2 (en) * 2007-02-26 2010-03-23 International Business Machines Corporation Method and system for utilizing a hierarchical bitmap structure to provide a fast and reliable mechanism to represent large deleted data sets in relational databases
JP2008234074A (ja) * 2007-03-16 2008-10-02 Fujitsu Ltd キャッシュ装置
US8347029B2 (en) * 2007-12-28 2013-01-01 Intel Corporation Systems and methods for fast state modification of at least a portion of non-volatile memory
US20090300293A1 (en) * 2008-05-30 2009-12-03 Advanced Micro Devices, Inc. Dynamically Partitionable Cache
CN102571569B (zh) * 2011-12-28 2015-04-01 方正国际软件有限公司 一种报文预知方法及系统

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4426682A (en) * 1981-05-22 1984-01-17 Harris Corporation Fast cache flush mechanism
JPH0754484B2 (ja) 1988-06-17 1995-06-07 株式会社日立製作所 複数のプロセッサを有する計算機システムの記憶制御装置
US5539894A (en) * 1993-04-20 1996-07-23 Sun Microsystems, Inc. Method and apparatus for optimizing a sector cache tag, block and sub-block structure base on main memory size
US5568416A (en) * 1994-03-24 1996-10-22 Kawasaki Steel Corporation Associative memory
WO1995031783A1 (de) 1994-05-11 1995-11-23 Gmd - Forschungszentrum Informationstechnik Gmbh Speichervorrichtung zum speichern von daten
US6046923A (en) * 1999-01-13 2000-04-04 Lucent Technologies Inc. Content-addressable memory architecture with column muxing

Also Published As

Publication number Publication date
IL145651A (en) 2006-10-05
US6272033B1 (en) 2001-08-07
KR100606873B1 (ko) 2006-07-31
GB9913348D0 (en) 1999-08-11
WO2000075785A1 (en) 2000-12-14
MY120377A (en) 2005-10-31
CN1355901A (zh) 2002-06-26
CN1145887C (zh) 2004-04-14
KR20020010922A (ko) 2002-02-06
EP1190325B1 (en) 2003-06-18
DE60003426T2 (de) 2004-05-19
GB2350910A (en) 2000-12-13
IL145651A0 (en) 2002-06-30
JP2003501744A (ja) 2003-01-14
EP1190325A1 (en) 2002-03-27
DE60003426D1 (de) 2003-07-24
RU2237278C2 (ru) 2004-09-27

Similar Documents

Publication Publication Date Title
TW507124B (en) Status bits for cache memory
EP1934753B1 (en) Tlb lock indicator
CN101331466B (zh) 同经高速缓存的存储器数据一起高速缓存存储器属性指示符
US8489801B2 (en) Non-volatile memory with hybrid index tag array
US20100153646A1 (en) Memory hierarchy with non-volatile filter and victim caches
KR960011712A (ko) 데이타처리장치
JPS61156346A (ja) 記憶階層の先取り装置
JPH06131265A (ja) 完全連想キャッシュメモリおよびキャッシュメモリ装置
KR930022222A (ko) 캐시가 일관된 다중 처리기 컴퓨터 시스템에서 다중 미결동작을 제공하기 위한 장치 및 그 방법
JPH10232837A (ja) 完全統合型キャッシュ・アーキテクチャ
JP2009512943A (ja) 多階層の変換索引緩衝機構(TLBs)フィールドの更新
CN106201331A (zh) 用于写入数据的方法及设备与储存媒体
CN110018790A (zh) 一种保证持久性内存中数据崩溃一致性的方法及系统
CN109219850A (zh) 存储器中的延迟回写
TWI289256B (en) System and method of data replacement in cache ways
JP3929872B2 (ja) キャッシュメモリ、プロセッサ及びキャッシュ制御方法
US7010649B2 (en) Performance of a cache by including a tag that stores an indication of a previously requested address by the processor not stored in the cache
JP2001222468A5 (zh)
US5749087A (en) Method and apparatus for maintaining n-way associative directories utilizing a content addressable memory
US7882302B2 (en) Method and system for implementing prioritized refresh of DRAM based cache
TW200530817A (en) Cache memory and control method thereof
WO2003083661A1 (en) Memory-access management method and system for synchronous dynamic random-access memory or the like
JP4047281B2 (ja) キャッシュメモリをメインメモリに同期させる方法
US6976130B2 (en) Cache controller unit architecture and applied method
US8364897B2 (en) Cache organization with an adjustable number of ways

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent