KR100606873B1 - 캐시 메모리용 상태 비트 - Google Patents
캐시 메모리용 상태 비트 Download PDFInfo
- Publication number
- KR100606873B1 KR100606873B1 KR1020017015648A KR20017015648A KR100606873B1 KR 100606873 B1 KR100606873 B1 KR 100606873B1 KR 1020017015648 A KR1020017015648 A KR 1020017015648A KR 20017015648 A KR20017015648 A KR 20017015648A KR 100606873 B1 KR100606873 B1 KR 100606873B1
- Authority
- KR
- South Korea
- Prior art keywords
- status
- hierarchical relationship
- level
- bits
- memory
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0891—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using clearing, invalidating or resetting means
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
- G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
Description
US-A-5475849에는, 각각 하나의 메인 메모리를 공유하고 그들 자신의 버퍼 저장장치 또는 캐시를 갖는 복수의 프로세서를 갖는 멀티-프로세싱 시스템용 메모리 제어장치가 개시되어 있다. 이 시스템은, 개개의 버퍼장치와 메인 메모리 사이에서 매칭 제어를 하기 위한 프론트 어드레스 어레이(FAA: front address array)를 사용한다. FAA 탐색을 위한 대기 시간을 지나치게 증가시키는 것 없이 필요로 하는 FAA의 수를 제한하기 위해서, 이 시스템은 메인 메모리의 메모리 위치마다 엔트리를 갖는 블록 유효 메모리(BVM: block valid memory)와 각 버퍼 저장장치와 연관된 메모리 위치 그룹마다 엔트리를 갖는 블록 그룹 유효 테이블(BGVT: block group valid table)을 갖는다. 저장 요구시에, BGVT는 먼저 액세스되고, 그 요구된 위치를 포함하는 일부 또는 모든 블록이 이 BGVT와 연관된 버퍼 저장장치에 존재할 경우 유효 신호가 생성된다. 이에 따라 대응 BVM은 액세스되고, 이것이 유효 신호를 생성할 경우 메모리 위치는 버퍼에 존재하고 FAA가 액세스된다. 양쪽이 무효 신호를 생성할 경우 그 요구는 무시되어 FAA로 보내진다.
US-A-5539894에는, 블록 유효 비트와 서브블록 유효 비트를 갖는 캐시 태그를 갖는 캐시가 개시되어 있다.
상기 장치는, 상기 계층적 관계의 최고위 레벨 내의 상태 비트들만을 수정하여 상기 메모리 내에 저장된 모든 데이터 워드의 상태의 전체적인 변경을 나타낼 수 있도록 동작하는 것을 특징으로 한다.
상기 계층적 관계의 최고위 레벨 내의 상태 비트들만을 수정하여 상기 메모리 내에 저장된 모든 데이터 워드의 상태의 전체적인 변경을 나타내는 것을 특징으로 한다.
Claims (18)
- 복수의 데이터 워드를 저장 가능하도록 동작하고, 각 데이터 워드가 상기 데이터 워드의 상태에 관한 정보를 주는 적어도 하나의 상태 비트(18)와 연관된 메모리(14)와,계층적 관계 내의 상기 상태 비트를 저장 가능하도록 동작하여, 상기 계층적 관계 내의 제 1 레벨의 복수의 제 1 레벨 상태 비트에 관련한 조합 상태가, 상기 계층적 관계내의 상기 계층적 관계에서 상기 제 1 레벨보다 높은 제 2 레벨의 제 2 레벨 상태 비트(22)로 나타내어지는 상태 비트 저장장치(26, 28, 40)와,상기 계층적 관계 내의 톱 레벨에서 시작하는 상기 상태 비트 저장장치내의 상태 비트를 검사하고, 상기 계층적 관계에서 하위에 있는 임의의 상태 비트와 독립적인 상기 데이터 워드의 상기 상태를 나타내는 상태 비트가 도달할 때까지, 상기 계층적 관계를 통해 정밀 조사하여 상기 메모리내의 데이터 워드 상태를 결정하도록 동작하는 상태 질의 로직부(30)를 구비한 데이터 처리장치에 있어서,상기 장치는, 상기 계층적 관계의 최고위 레벨 내의 상태 비트들만을 수정하여 상기 메모리 내에 저장된 모든 데이터 워드의 상태의 전체적인 변경을 나타낼 수 있도록 동작하는 것을 특징으로 하는 데이터 처리장치.
- 제 1 항에 있어서,상기 상태 비트는, 상기 메모리(14) 내에 저장된 데이터 워드의 유효성을 나타낸 유효 비트인 것을 특징으로 하는 데이터 처리장치.
- 제 1 항 또는 제 2 항에 있어서,상기 계층적 관계내의 최하위 레벨에서 최하위 레벨 상태 비트는, 상기 메모리(14) 내에 저장된 복수의 데이터 워드에 관계된 것을 특징으로 하는 데이터 처리장치.
- 제 1 항 또는 제 2 항에 있어서,상기 메모리(14)는 캐시 메모리인 것을 특징으로 하는 데이터 처리장치.
- 제 4 항에 있어서,상기 캐시 메모리(14)는, 복수의 캐시 행을 포함하고, 각 캐시 행은 복수의 데이터 워드를 저장하고, 최하위 레벨 상태 비트는 상기 캐시 메모리의 캐시 행 내에 모든 데이터 워드에 관련된 것을 특징으로 하는 데이터 처리장치.
- 제 1 항 또는 제 2 항에 있어서,상기 상태 비트 저장장치(26, 28, 40)는, 복수의 상태 비트로 구성된 상태 비트 워드(20)를 저장하는 RAM 메모리(26, 38)를 구비한 것을 특징으로 하는 데이터 처리장치.
- 제 6 항에 있어서,상기 상태 비트 워드(20)내의 상태 비트(18)는, 상기 상태 비트 워드의 일부로서 액세스되어 조작되는 것을 특징으로 하는 데이터 처리장치.
- 제 7 항에 있어서,상태 비트(18)는, 상기 RAM 메모리(26, 38)의 상태 워드(20) 판독-수정-기록 동작에 의해 조작되는 것을 특징으로 하는 데이터 처리장치.
- 제 1 항 또는 제 2 항에 있어서,상기 상태 비트 저장장치는, 상태 비트를 저장 가능하도록 동작하는 적어도 하나의 레지스터 비트 회로(28, 42)를 포함한 상기 계층적 관계내의 적어도 최고위 레벨을 구비한 것을 특징으로 하는 데이터 처리장치.
- 제 9 항에 있어서,레지스터 비트 내에 저장된 상태 비트는, 개별적으로 액세스되어 조작되는 것을 특징으로 하는 데이터 처리장치.
- 제 1 항 또는 제 2 항에 있어서,상기 계층적 관계 내의 최고위 레벨은, 단일 상태 비트를 포함한 것을 특징으로 하는 데이터 처리장치.
- 삭제
- 제 4항에 있어서,상기 상태 비트 저장장치는, 상기 캐시 메모리 내의 모든 데이터 워드의 상태의 전체적인 변경이, 단일 처리 사이클에서 상기 계층적 관계내의 최고위 레벨 상태 비트로의 변경에 의해 제공될 수 있도록 동작 가능한 것을 특징으로 하는 데이터 처리장치.
- 제 4 항에 있어서,상기 캐시 메모리내의 모든 데이터 워드 상태의 전체적인 변경은,(i) 캐시 메모리 플러시 동작,(ii) 상기 데이터 워드로의 액세스를 제어하는 메모리 관리부 구성의 변경,(iii) 상기 장치의 소프트웨어 동작을 제어하는 운영 체제의 문맥 전환 중 하나에 따라서 이루어지는 것을 특징으로 하는 데이터 처리장치.
- 제 4 항에 있어서,상기 데이터 워드는 복수의 처리 사이클 동안 지속되는 캐시 필 동작을 사용하여 상기 캐시 메모리 내에 저장되고, 상기 상태 비트 저장장치는 상기 복수의 처리 사이클 동안 상기 캐시 메모리 내에 저장되는 상기 데이터 워드에 관련한 상태 비트를 수정 가능하도록 동작하는 것을 특징으로 하는 데이터 처리장치.
- 제 1 항 또는 제 2 항에 있어서,상기 계층적 관계는, 깊이 3 이상의 레벨인 것을 특징으로 하는 데이터 처리장치.
- 제 1 항 또는 제 2 항에 있어서,상기 계층적 관계 내의 서로 다른 레벨은 서로 다른 상태 비트를 저장한 것을 특징으로 하는 데이터 처리장치.
- 메모리 내에 각각이 데이터 워드의 상태에 관한 정보를 주는 적어도 하나의 상태 비트와 연관된 복수의 데이터 워드를 저장하는 단계와,계층적 관계 내의 제 1 레벨의 복수의 제 1 레벨 상태 비트에 관련한 조합 상태가 상기 계층적 관계에서 상기 제 1 레벨 보다 높은 상기 계층적 관계내의 제 2 레벨의 제 2 레벨 상태 비트로 나타내도록 계층적 관계내의 상기 상태 비트를 저장하는 단계와,상기 계층적 관계내의 톱 레벨에서 시작하는 상기 상태 비트 저장내의 상태 비트를 검사하고, 상기 계층적 관계에서 하위에 있는 임의의 상태 비트와 독립적인 상기 데이터 워드의 상기 상태를 나타내는 상태 비트가 도달할 때까지, 상기 계층적 관계를 통해 정밀 조사하여 상기 메모리내의 데이터 워드 상태를 결정하는 단계를 포함한 데이터 처리방법에 있어서,상기 계층적 관계의 최고위 레벨 내의 상태 비트들만을 수정하여 상기 메모리 내에 저장된 모든 데이터 워드의 상태의 전체적인 변경을 나타내는 것을 특징으로 하는 데이터 처리방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB9913348.0 | 1999-06-08 | ||
GB9913348A GB2350910A (en) | 1999-06-08 | 1999-06-08 | Status bits for cache memory |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020010922A KR20020010922A (ko) | 2002-02-06 |
KR100606873B1 true KR100606873B1 (ko) | 2006-07-31 |
Family
ID=10854970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020017015648A KR100606873B1 (ko) | 1999-06-08 | 2000-02-04 | 캐시 메모리용 상태 비트 |
Country Status (12)
Country | Link |
---|---|
US (1) | US6272033B1 (ko) |
EP (1) | EP1190325B1 (ko) |
JP (1) | JP2003501744A (ko) |
KR (1) | KR100606873B1 (ko) |
CN (1) | CN1145887C (ko) |
DE (1) | DE60003426T2 (ko) |
GB (1) | GB2350910A (ko) |
IL (2) | IL145651A0 (ko) |
MY (1) | MY120377A (ko) |
RU (1) | RU2237278C2 (ko) |
TW (1) | TW507124B (ko) |
WO (1) | WO2000075785A1 (ko) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2369691B (en) * | 2000-11-29 | 2003-06-04 | Sun Microsystems Inc | Control logic for memory modification tracking |
GB2369694B (en) * | 2000-11-29 | 2002-10-16 | Sun Microsystems Inc | Efficient memory modification tracking |
GB2369690B (en) * | 2000-11-29 | 2002-10-16 | Sun Microsystems Inc | Enhanced protection for memory modification tracking |
US6965970B2 (en) * | 2001-09-27 | 2005-11-15 | Intel Corporation | List based method and apparatus for selective and rapid cache flushes |
JP4434534B2 (ja) * | 2001-09-27 | 2010-03-17 | 株式会社東芝 | プロセッサ・システム |
US7412433B2 (en) * | 2002-11-19 | 2008-08-12 | International Business Machines Corporation | Hierarchical storage management using dynamic tables of contents and sets of tables of contents |
US20040199723A1 (en) * | 2003-04-03 | 2004-10-07 | Shelor Charles F. | Low-power cache and method for operating same |
US7674671B2 (en) * | 2004-12-13 | 2010-03-09 | Optomec Design Company | Aerodynamic jetting of aerosolized fluids for fabrication of passive structures |
CN101021858A (zh) * | 2007-01-29 | 2007-08-22 | 华为技术有限公司 | 一种数据存储方法及装置及数据查找、添加、删除方法 |
US7685181B2 (en) * | 2007-02-26 | 2010-03-23 | International Business Machines Corporation | Method and system for utilizing a hierarchical bitmap structure to provide a fast and reliable mechanism to represent large deleted data sets in relational databases |
JP2008234074A (ja) * | 2007-03-16 | 2008-10-02 | Fujitsu Ltd | キャッシュ装置 |
US8347029B2 (en) * | 2007-12-28 | 2013-01-01 | Intel Corporation | Systems and methods for fast state modification of at least a portion of non-volatile memory |
US20090300293A1 (en) * | 2008-05-30 | 2009-12-03 | Advanced Micro Devices, Inc. | Dynamically Partitionable Cache |
CN102571569B (zh) * | 2011-12-28 | 2015-04-01 | 方正国际软件有限公司 | 一种报文预知方法及系统 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4426682A (en) * | 1981-05-22 | 1984-01-17 | Harris Corporation | Fast cache flush mechanism |
DE3919802C2 (de) * | 1988-06-17 | 1997-01-30 | Hitachi Ltd | Speichersteuersystem für ein Multiprozessorsystem |
US5539894A (en) * | 1993-04-20 | 1996-07-23 | Sun Microsystems, Inc. | Method and apparatus for optimizing a sector cache tag, block and sub-block structure base on main memory size |
US5568416A (en) * | 1994-03-24 | 1996-10-22 | Kawasaki Steel Corporation | Associative memory |
DE19516949A1 (de) * | 1994-05-11 | 1996-02-15 | Gmd Gmbh | Speichervorrichtung zum Speichern von Daten |
US6046923A (en) * | 1999-01-13 | 2000-04-04 | Lucent Technologies Inc. | Content-addressable memory architecture with column muxing |
-
1999
- 1999-06-08 GB GB9913348A patent/GB2350910A/en not_active Withdrawn
- 1999-06-15 TW TW088109995A patent/TW507124B/zh not_active IP Right Cessation
-
2000
- 2000-02-04 IL IL14565100A patent/IL145651A0/xx active IP Right Grant
- 2000-02-04 EP EP00901787A patent/EP1190325B1/en not_active Expired - Lifetime
- 2000-02-04 RU RU2002100057/09A patent/RU2237278C2/ru not_active IP Right Cessation
- 2000-02-04 DE DE60003426T patent/DE60003426T2/de not_active Expired - Lifetime
- 2000-02-04 CN CNB008087458A patent/CN1145887C/zh not_active Expired - Lifetime
- 2000-02-04 WO PCT/GB2000/000335 patent/WO2000075785A1/en active IP Right Grant
- 2000-02-04 KR KR1020017015648A patent/KR100606873B1/ko active IP Right Grant
- 2000-02-04 JP JP2001501990A patent/JP2003501744A/ja active Pending
- 2000-02-11 MY MYPI20000476A patent/MY120377A/en unknown
- 2000-02-24 US US09/512,329 patent/US6272033B1/en not_active Expired - Lifetime
-
2001
- 2001-09-25 IL IL145651A patent/IL145651A/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
MY120377A (en) | 2005-10-31 |
RU2237278C2 (ru) | 2004-09-27 |
TW507124B (en) | 2002-10-21 |
US6272033B1 (en) | 2001-08-07 |
JP2003501744A (ja) | 2003-01-14 |
CN1355901A (zh) | 2002-06-26 |
IL145651A (en) | 2006-10-05 |
WO2000075785A1 (en) | 2000-12-14 |
EP1190325A1 (en) | 2002-03-27 |
DE60003426D1 (de) | 2003-07-24 |
CN1145887C (zh) | 2004-04-14 |
DE60003426T2 (de) | 2004-05-19 |
KR20020010922A (ko) | 2002-02-06 |
IL145651A0 (en) | 2002-06-30 |
EP1190325B1 (en) | 2003-06-18 |
GB9913348D0 (en) | 1999-08-11 |
GB2350910A (en) | 2000-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5689679A (en) | Memory system and method for selective multi-level caching using a cache level code | |
US5410669A (en) | Data processor having a cache memory capable of being used as a linear ram bank | |
US6542965B2 (en) | Cache line replacement using cable status to bias way selection | |
JP3370683B2 (ja) | キャッシュシステム | |
US5694567A (en) | Direct-mapped cache with cache locking allowing expanded contiguous memory storage by swapping one or more tag bits with one or more index bits | |
US5003459A (en) | Cache memory system | |
KR100606873B1 (ko) | 캐시 메모리용 상태 비트 | |
US20100115204A1 (en) | Non-uniform cache architecture (nuca) | |
US4825412A (en) | Lockout registers | |
US8621152B1 (en) | Transparent level 2 cache that uses independent tag and valid random access memory arrays for cache access | |
US6546467B2 (en) | Cache coherency mechanism using an operation to be executed on the contents of a location in a cache specifying an address in main memory | |
JPH08227380A (ja) | データ処理システム | |
KR20070104906A (ko) | 캐시 메모리를 구비한 시스템 및 엑세스 방법 | |
KR930010733A (ko) | 라이트 드루 가상 캐시메모리, 에일리어스 어드레싱 및 캐시플러시 | |
KR100814982B1 (ko) | 다수의 채움 모드를 구비한 캐시 | |
KR100326989B1 (ko) | 스누핑 포트를 사용하는 프리페치 캐시 질의 방법 및 시스템 | |
US20030159003A1 (en) | Associative cache memory with replacement way information integrated into directory | |
US6324632B1 (en) | Processing a data stream | |
US6240487B1 (en) | Integrated cache buffers | |
KR100379993B1 (ko) | 컴퓨터 시스템에서 캐시 라인 교체를 관리하기 위한 방법및 장치 | |
US6686920B1 (en) | Optimizing the translation of virtual addresses into physical addresses using a pipeline implementation for least recently used pointer | |
JP2004151962A (ja) | キャッシュメモリ、プロセッサ及びキャッシュ制御方法 | |
JP2846697B2 (ja) | キャッシュメモリ制御装置 | |
US7685372B1 (en) | Transparent level 2 cache controller | |
EP0535701A1 (en) | Architecture and method for combining static cache memory and dynamic main memory on the same chip (CDRAM) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130701 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140703 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150619 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160616 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170616 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180628 Year of fee payment: 13 |