JPS61156346A - 記憶階層の先取り装置 - Google Patents

記憶階層の先取り装置

Info

Publication number
JPS61156346A
JPS61156346A JP60253013A JP25301385A JPS61156346A JP S61156346 A JPS61156346 A JP S61156346A JP 60253013 A JP60253013 A JP 60253013A JP 25301385 A JP25301385 A JP 25301385A JP S61156346 A JPS61156346 A JP S61156346A
Authority
JP
Japan
Prior art keywords
cache
storage
block
line
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60253013A
Other languages
English (en)
Other versions
JPH0364893B2 (ja
Inventor
ジエームズ・ハーバート・ポメリン
トーマス・ロバーツ・プザツク
ルドルフ・ナサン・レチヤフエン
キミング・ソウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS61156346A publication Critical patent/JPS61156346A/ja
Publication of JPH0364893B2 publication Critical patent/JPH0364893B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • G06F12/0897—Caches characterised by their organisation or structure with two or more cache hierarchy levels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/6024—History based prefetching

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明はプロセッサの各々が複数レベルの記憶装置を有
するデータ処理システムに係り、更に詳細に説明すれば
記憶階層におけるプロセッサの記憶アクセス時間を短縮
することに係る。
Ｂ、開示の概要 少なくとも高速小容量の記憶装置Ｌ１および低速大容量
の記憶装置Ｌ２を含む記憶階層用の、先取り機構が開示
される。Ｌ２およびＬｌの単位はそれぞれブロックおよ
びサブブロックであり、各ブロックはその連続するアド
レスに複数のサブブロックを保持する。各サブブロック
はｒビットと呼ぶ追加ビットを有し、ｒビットが１の場
合は、当該サブブロックが以前にＬｌに記憶されたこと
を表わし、ｒビットが０の場合は、当該サブブロックが
以前にＬｌに記憶されなかったことを表わす、最初にブ
ロックをＬ２にロードする場合はサブブロック内のｒビ
ットの各々を０にセットし、ＬｌからＬ２にサブブロッ
クを転送する場合は１２ブロツク内のｒビットを１にセ
ットする。ｃＰＵがＬｌ内にない所定のサブブロックを
参照する場合、従ってＬ２からＬｌにこれを取出さなけ
ればならない場合、当該ブロック内のサブブロックのう
ち、ｒビットを１にセットされている残りのサブブロッ
クがＬｌに先取りされる。このような先取りにより、Ｌ
ｌの記憶ｉ量をより効率的に使用し、ビット率を向上さ
せることができる。
Ｃ０従来の技術 データ処理システムの分野では、プロセッサ（ＣＰ　Ｕ
）が記憶装置よりもずっと高速であることは周知である
。従って、Ｃ：ＰＵが可能な限り速やかにかつ円滑にデ
ータをアクセスすることができるように、ＣＰＵの記憶
装置を、キャッシュ。
主記憶装置、ドラム、ＤＡＳＤ　（直接アクセス記憶装
置）等の異種記憶装置の階層構成とするのが普通である
。論理的には、ＣＰＵから記憶アクセスを行う場合、必
要なデータをあるレベルで発見するまで、記憶階層をレ
ベル類に探索し１次いでこのデータをすべての上位レベ
ルにロードしなければならない。このように、要求に基
づいてＣＰＵにデータを供給する方法は、記憶階層を実
現する最も簡単で基本的なものである。
米国特許第３６７０３０９号は、キャッシュおよび主記
憶装置から成る２レベルの記憶装置を有するデータ処理
システムの記憶コントローラを開示している。この特許
は、ＣＰＵがキャッシュおよび主記憶装置のディレクト
リを同時に質問することを可能にする。
米国特許第４２９０１０３号はマルチプロセッサ・シス
テムにおけるキャッシュの管理手法を開示している。こ
のシステムの各ＣＰＵはローカル・キャッシュを有し、
また第２レベル（Ｌ２）のキャッシュおよび主記憶装置
を共有している。Ｌ２キャッシュでは、フラグまたはタ
グが使用されているが、これらはＬ２ブロック内のキャ
ッシュ・ラインを指示するためのものである。その目的
は、キャッシュ・ラインを含むＬ２ブロックがＬ２から
置換されるような場合に、キャッシュ・ラインの不要な
無効化を避けることである。
米国特許第３６７０３０７号は、２レベルの記憶装置を
使用するシステムを開示している。この特許では、高速
記憶装置用のタグ記憶装置および主記憶装置用のディレ
クトリ記憶装置が使用されている。所要のデータは主記
憶装置から検索されて高速記憶装置に入れられ、これに
応じてタグ索引が更新される。タグは、高速記憶装置内
の対応するアドレスが取出されたことを示すビットを含
む。
米国特許第４３４４１３０号は、マイクロプロセッサで
データ転送機能を実行するためのブロック移動命令を開
示している。
米国特許第３８３９７０４号は、背景記憶装置からバッ
ファ記憶装置へデータ・ブロックを転送するため゛にダ
ミー要求を利用するようにした計算システムを開示して
いる。
前述の特許の大部分は、システム中の各ＣＰＵから複数
レベルの記憶装置への同時アクセスを扱うか、または異
なった記憶レベル間の矛盾のないデータ移動を扱ってい
る。ＣＰＵが実際にデータを必要とする以前に、記憶階
層における記憶レベル間でデータを予めロードすること
に関する特許はほとんどない。
米国特許第３２９２１５３号は、低速記憶装置および高
速キャッシュを含む記憶システムを開示している。この
記憶システムは先回りスキャンすなわち゛プログラム・
ルックアヘッド′機構を有しており、これによりＣＰＵ
が命令を実行中で使用状態にあり且つ、記憶システムが
使用状態にない場合、次のいくつかの一命令を記憶装置
からキャッシュに先取りするようにしている。
米国特許第３８９８６２４号は、次のラインを主記憶装
置から高速キャッシュに先取りし、この先取り中にキャ
ッシュ内の既存ラインを置換えるためのアルゴリズムを
開示している。
Ｄ１発明が解決しようとする問題点 本発明の目的は、ＣＰＵがデータを実際に要求する前に
、記憶階層中の成る記憶レベル、例えばＬ２からその直
近上位の記憶レベル、例えばＬ１ヘデータを先取りする
ようにした。［単かつ有効な先取り機構を提供すること
である。
Ｅ。問題点を解決するための手段 本発明による先取り機構は少なくとも２レベルを有する
記憶階層用のものである。連続する２レベルの記憶装置
をそれぞれＬｌおよびＬ２とし、Ｌｌを高速小容量の記
憶装置、Ｌ２を低速大容量の記憶装置とする。Ｌ２およ
びり、Ｌの単位を、それぞれブロックおよびサブブロッ
クとする。各ブロックはその連続アドレスに複数のサブ
ブロックを保持する。本発明の先取り機構は、（１）各
ブロックがＬ２に駐在する時間は一般にそのサブブロッ
クがＬｌに駐在する時間よりもずっと長く、そして（２
）Ｃ，ＰＵは常に近接したデータ群を参照する傾向（一
般に、局所性という）を有する、ということに基づいて
いる。ブロックがＬ２に駐在する時間は、そのサブブロ
ックを反復して取出し、取出したサブブロックをＬｌで
どのように置換するかを決定するのに十分な時間でなけ
ればならない。本発明は、サブブロックの使用履歴を記
録することによりＣＰＵがサブブロックを実際に必要と
する前に、これらのサブブロックをＬｌに先取りするこ
とができるようにした、簡単かつ有効な方法を開示する
。
この先取り機構は、記憶階層における通常の要求時取出
しに加えて１通常の要求時取出しに伴う記憶アクセスの
遅延を少なくするという効果を有する。本発明の実施に
際し、Ｌ２ディレクトリには、ブロック内の各サブブロ
ックに関連するｒビット（置換ビットを意味する）と呼
ばれる追加ビットが設けられる。このｒビットは、当該
サブブロックがＬｌにロードされた後、ＬｌからＬ２に
置換されたことを表わす。本発明にしたがってＬｌに設
けられた置換ロジックは、サブブロックが置換されるよ
うな場合に、そのアドレスをＬ２に送って、ｒビットを
更新させるように動作する。
Ｌｌでサブブロックミスが生じた場合、Ｌ２はミスした
サブブロックを保持するブロック内のＰビットを使用す
ることにより、ＣＰＵによって以前に使用され且つＬｌ
から置換えられた残りのサブブロックを先取りすること
ができる。先取り動作は、ＬＬの記憶容量のより効率的
な使用ならびに記憶アクセス時間の短縮を生じる。
Ｆ、実施例 以下、第１図及び第２図の実施例を説明する前に、第３
図ないし第８図を参照して本発明の背景技術を説明する
。
第３図に示すようにＬｌおよびＬ２という記号は、コン
ピュータシステムの記憶階層における連続する任意の２
レベルを指すものとする０本発明は連続する任意の２レ
ベルに適用可能であるが。
本発明の詳細な説明を容易にするため、以下では。
ＬｌおよびＬ２をレベル１キヤツシユおよびレベル２キ
ヤツシユと仮定する。
第４図はデータ処理システムのブロック図であって、プ
ロセッサ（ＣＰＵ）１００とその３レベルの記憶階層袋
！Ｉ：すなわちレベル１（ＬＬ）キャッシュ２００．レ
ベル２　（Ｌ２）キャッシュ３００および主記憶４００
を示している。このシステムは、記憶要求のアドレスを
転送する単一または複数のアドレス・バス１１０、並び
に要求されたデータを転送するデータ・バス１２０によ
り接続されている。一般に記憶要求（書込みまたは取出
し要求）は、まずアドレス・バス１１０を介してＬ１キ
ャッシュ２００に転送され１次にＬ２キャッシュ３００
に、最後に主記憶袋Ｗ１４００に転送される。このよう
な記憶階層の順次探索は、要求したデータが発見された
レベルで終了する。
詳細なシステム動作の説明に入る前に１本発明に関連す
る用語の定義について述べる。アクセス単位とは、記憶
要求の大きさくサイズ）を表わし、記憶装置中の一定の
バイト数で示す。本発明は特定のアクセス単位を必要と
しないが、説明の便宜上、記憶アクセスはすべてダブル
ワード（ＯＷ）単位であると仮定する。Ｌ１キャッシュ
２００の記憶単位はラインと呼ばれ、記憶装置内の連続
するデータ部分を保持することができる。ＬＬキャッシ
ュ・ディレクトリは、呪にＬ１キャッシュ２００内にあ
る各ラインごとに１つのエントリを保持する。このディ
レクトリは、キャッシュ内にある複数ラインの置換順序
も維持している。かくて。
キャッシュが一杯のときに成るラインをロードしようと
する場合には、Ｌ　ＲＵ　（ｌｅａｓｔ−ｒｅｃｅｎｔ
ｌｙ　−ｕｓｅｄ）ラインが置換されることになる。Ｌ
２キャッシュ３００の記憶単位はブロックとよばれ、こ
れはＬ１キャシュ２００内の１ラインよりも何倍も大き
いものと仮定する。現在のＤＷ記憶アクセスを保持する
ラインおよびブロックはそれぞれ、アクセス・ラインお
よびアクセス・ブロックと呼ばれる。キャッシュ・ミス
時に、ブロック全体のデータをキャッシュに送入したり
、キャッシュから送出したりする全ブロックＬ２キャッ
シュ３００は、構造上も動作上もＬ１キャッシュ２００
と同じである。
キャッシュおよびその次の記憶レベルの双方におけるデ
ータのコピーの整合性を維持するには、２つの方法があ
る。ストアイン（Ｓｔｏｒｅ−ｉｎ）キャッシュでは、
変更されたライン全体をキャッシュから次のレベルに置
換するまで、変更されたラインの最新のコピーをキャッ
シュだけに保持する。
ストアスルー（Ｓｔｏｒｅ−ｔｈｒｕ）キャッシュでは
、キャッシュおよびその次のレベルの両者は、プロセッ
サにより変更されたあらゆるデータの最新のコピーを保
持するようにされる。これは、すべての書込み時にキャ
ッシュおよびその次のレベルの両者を更新することを必
要とする。これに対し、ストアイン・キャッシュでは、
このような場合に次のレベルを更新しなくてもよい、説
明の便宜上。
以下ではＬ１キャッシュ２００をストアスルー・キャッ
シュ、Ｌ２キャッシュ３００をストアイン・キャッシュ
と仮定する。ストアイン・キャッシュおよびその置換ロ
ジックの詳細な説明は、米国特許第３７３５３６０号、
同第３７７１１３７号に記載されている。ストアスルー
・キャッシュの詳細な説明は、コンテの論文“バッファ
記憶装置の概念”　　（Ｃ、Ｊ　、　Ｃｏｎｔｉ　”Ｃ
ｏｎｃｅｐｔｓ　ｆｏｒ　ＢｕｆｆｅｒＳｔｏｒａｇｅ
”）、ＩＥＥＥコンピュータ・グループ・ニュース、１
９６９年３月、９〜１３頁に記載されている。従って、
これらの装置の詳細な説明は本明細書では省略する。
本発明は既存のＬ１キャッシュおよびＬ２キャッシュの
設計に基づいているので、既存の構成に変更または新し
い構成要素を必要とすることがあってもその影響は最小
限で済む。
ここで、ＣＰＵ１００　（第４図）からの記憶アクセス
が２４ビツトのアドレスで行われるものと仮定する。Ｌ
１キャッシュ２００は１２８カラム（コングルエンス・
クラスＣＣとも呼ぶ）を有し。
各ＣＣに４行（４ウエイのセット・アソシアティビティ
と呼ぶ）を有し、そして１２８バイトのライン・サイズ
を有する。第５図は、Ｌ１キャッシュ２００内の異なっ
た部分をアドレスするために２４ビツト・アドレスのフ
ィールドがどのように使用されるかを示す、Ｌ２キャッ
シュ３００も。
１２８のＣＣｌ４ウェイのセット・アソシアティビティ
を有し、そして１０２４バイトのブロック・サイズを有
する。従って、１つのＬ２ブロックは、８個のＬ１ライ
ンを連続アドレスに保持することができる。第６図は、
Ｌ２キャッシュ３００をアドレスするために前記と同じ
２４ビツト・アドレスのフィールドがどのように使用さ
れるかを示す。
Ｌ１キャッシュ２００とＬ２キャッシュ３００のサイズ
はそれぞれ異なっているのでそれぞれのフィールドも異
なっていることに注意されたい。
第７図はＬ１キャッシュ・ディレクトリ内の１エントリ
を示す、このエントリは、第５図のフィールドＡに相当
するライン識別子Ａおよび使用ビットを有する。使用ビ
ットは、当該ラインがＬ２からＬｌに最後に転送されて
以来、使用されたことがあるかどうかを示す。
第８図はＬ２キャッシュ・ディレクトリ内の１エントリ
を示す、このエントリは、第６図のフィ−ルドＡ′に相
当するブロック識別子Ａ′、および当該ブロック内の格
ラインごと□に１つのｒビット（置換ビット）を保持す
る。ｒビットは、そのラインがＬｌにロードされてから
（Ｌ２に）置換えられたかどうかを示す０次に、第２図
および第１図を参照して、Ｌ１キャッシュおよびＬ２キ
ャッシュの動作の詳細を説明する。
第２図は、Ｌ１キャッシュ２００（第４図）内のＬ１キ
ャッシュ・ディレクトリ２０１と、Ｌ２キャッシュ３０
０に対する新しいインタフェース２１０と、先取りされ
たラインの確認ロジック２２０の詳細ブロック図を示す
０図示のシス′テムは、４ウ工イ式キャッシュ・システ
ムであって、Ｌ１キャッシュ・ディレクトリ２ｏ１．更
新／置換アレイ制御ロジックおよびＬ１キャッシュ・デ
ータアレイ２５０をふくむ、ＬＬキャッシュ・ディレク
トリ２０１は、アドレス入力ゲート２０９およびアドレ
ス比較ロジック２０５を含む、更新／置換アレイは、置
換アレイ２０７．更新／置換ロジック２０６、確認ロジ
ック２２０、ラインを置換する際のＬ２キャッシュ３０
０とのインターフェース２１０、およびアドレス・ゲー
ト２０８から成る。
ＣＰＵ１００からアドレス・バス１１０に与えられる記
憶アクセスのアドレスは、第５図のＡおよびＢディレク
トリ２０１および置換アレイ２０７をアドレスするため
に使用される。ライン識別子ａは、アドレス入力ゲート
２０９およびアドレス比較シック２０５に供給される。
（コングルエンス・クラス）アドレスＢは線２０２から
Ｌ１キャッシュ・ディレクトリ２０１に供給され、ライ
ン識別子のうちとのＣＣを比較すべきかを選定する。最
初、Ｂにより指定されたＣＣ泣いのエントリＥ、Ｆ、Ｇ
およびＨをアドレス比較ロジック２０５に同時に読出し
てＡと比較する。それらの中の１つが一致した場合、当
該アクセスはライン・ヒツトを生じる。アクセスの種類
（取出しまたは書込み）に応うじて、ＬＬキャッシュ・
データアレイ２５０は所要の動作をする。取出しの場合
。
もし一致するラインがなかったなら、ライン・ミスが生
じ、アクセス・ラインの要求がＬ２キャッシュ３００に
送られる。書込みミスの場合には。
変更すべきデータをＬ２キャッシュ３００に単に転送す
る。
更新／置換ロジック２０６および置換アレイ２０７にお
けるＬＲＵ置換論理の説明は米国特許第４００８４６０
号に記載されているので、その詳細な説明は省略する。
更新／置換ロジック２０６は、線２０４のフィールドＢ
により指定されたＣＣ中のラインの現在の置換ステータ
スを置換アレイ２０７から読取る。Ｌ１キャッシュ２０
０のアクセスがヒツトの場合、ラインＡがＬ１キャッシ
ュ２００に転送されてから始めて使用されたことを条件
として、確認ロジック２２０はＡのライン・エントリ中
の使用ビットをオンに転する。一方、ラインＡがミスの
場合、Ｗ換ステータスは、ラインＡの空間を作るために
どのラインを置換するかを示し、またインタフェース２
１０は置換すべきラインの使用ビットを検査する。この
ラインが使用されている場合そのライン識別子がＬ２キ
ャッシュ３００に送られるので、Ｌ２キャッシュ３００
はそのｒピットを更新することができる。さもなければ
、すなわち置換されるラインが以前に全く使用されてい
ない場合には、インタフェース２１０からＬ２キャッシ
ュ３００へ特別なアクセス要求は行わない、ＣＣ内の更
新されたライン識別子はアドレス・ゲート２０８に書込
まれる。つまり、使用ビットをオンにされたラインＡの
新しいエントリは、アドレス・ゲート２０８に書込まれ
た後、アドレス入力ゲート２０９に送られ、次いでＬ１
キャッシュ・ディレクトリ２０１を更新するために使用
されるのである。置換アレイ２０７の更新は、ラインＡ
がミスしているかどうかに無関係に、ラインＡがそのＣ
Ｃ内のＭＲＵ（脂ｏｓｔ−ｒｅｃｅｎｔｌｙ−ｕｓｅｄ
）ラインになるようにして行われる。
第１図は本発明のＬ２キャッシュの構成を示す。
ｒビット更新ロジック３２０および゛先取りロジック３
１０をのぞくと、その主要な部分は第２図の１１キヤツ
シユ・ディレクトリに類似している。
第８図に示すように、Ｌ２キャッシュ・ディレクトリ３
０１内の各エントリは、ブロック識別子および当該ブロ
ック中にある各ラインのｒビットからなる。ＬＬキャッ
シュ・ミスに応じてＬ２キャッシュ・アクセスが行われ
る場合、線３０２のフィールドＢ′により指定されたＣ
Ｃ内のすべてのブロック識別子を同時に読出し、これら
の識別子をアドレス比較ロジック３０５でフィールドＡ
′と比較する。ブロックＡ′がＣＣ内にある場合。
ブロックＡ′内の全てのｒビットを先取りロジック３１
０で検査す、る、先取りロジック３１０はＬ２キャッシ
ュ・データアレイ３５０に対し、ｒビットがオンになっ
ているラインおよびミスしたラインをＬ１キャッシュ２
００にロードするように指示する。それと同時に、Ｌ１
キャッシュ・ディレクトリ２０１は先取されているライ
ンを更新するように通知される。これはＬ１キャッシュ
２００への特別な要求であってＬ１キャッシュ・ディレ
クトリ２０１だけを更新する仁ともに、第２図の確認ロ
ジック２２０がこれらの先取りされたラインの使用ビッ
トをオンにすることを禁止する。
ＣＣ内のブロック識別子が一致しない場合、ブロック・
ミスが生じ、その結果が更新／［換ロジック３０６に送
られる。更新／置換ロジック３０６は、いったん活動状
態になると、フィールドＢ′により指定されたＣＣの現
在の置換ステータスを読取り該置換ステータスにより指
示されたＬＲＵブロック識別子を置換えるとともに、新
たに使用されたブロックＡ′をアドレスゲート３０８に
書込む、前述のどちらの場合においても、ｒビット更新
ロジック３２０はＡ′のすべてのｒビットをオフに転す
る。
使用されたＬ１ラインの置換は特別なＬ２アクセスを生
じ、るので、Ｌ２キャッシュ・ディレクトリ３０１だけ
に関連する。置換されたラインを保持するブロックがＬ
２キャッシュ３００内にある場合、そのｒビットはｒビ
ット更新ロジック３２０でオンに切替えられ、そして、
更新されたエントリはゲート３０８および３０９を介し
てＬ２キャッシュ・ディレクトリ３０１に回帰する。こ
の場合、このブロック内のライン位置は２の幕の計算か
ら求められる１行指示器３３０はライン記号Ｃを取出し
てこれをブロック内のライン位置Ｃ′に変換する０例え
ば、成るブロックの第３ラインについては。
Ｃ＝’ＯＩＯ’、Ｃ’＝’、０ＯＯＯＯ１００’である
。
本発明はデータをＬ２からＬｌに先取りする方法を開示
する。前述の説明にはいくつかの仮定がある０例えば、
先取の′時機′、先取りしたデータを置＜ＬＬキャッシ
ュ内の′場所′、高い先取り精度を維持する方法である
。前述の説明では、先取り機構はＬ１キャッシュ・ミス
に応じて活動状態となること、先取されたデータをＬ１
キャッシュ内のＣＣのＭＲＵステータスの位置に置くこ
と、先取りされたが未使用のラインがＬ１キャッシュか
ら置換えられようとしている場合にはＬ２キャッシュ内
のｒビットをオンに切替えないことにより精度を維持刷
ることを仮定している１本発明では前記以外の仮定を設
けることも可能である。
Ｇ９発明の効果 以上では、記憶階層のある記憶レベル（Ｌ２）から別の
記憶レベル（Ｌｌ）に記憶単位を取出す方式を説明した
。この方式は、Ｌ２ブロック内にあるＬ１サブブロック
の置換履歴に基づいており、ＬｌおよびＬ２を、ロジッ
クが若干具なる２つのレベルのキャッシュと仮定してい
る。要求に基づいた従来の記憶階層と異なり、本発明に
よる構成は、Ｌ　１記憶装置を一層効率的に利用するこ
とにより、ＣＰＵの記憶アクセス時間をかなり短縮する
ことができる。
【図面の簡単な説明】
第１図はＬ１キャッシュとのインタフェースを備えたＬ
２キャッシュのブロック図、第２図はＬ２キャッシュと
のインタフェースを備えたＬ１キャッシュのブロック図
、第３図は通常の記憶階層におけるＬｌおよびＬ２の記
憶レベルの例を示す図、第４図は３レベルの記憶階層を
有するコンピュータシステムのブロック図、第５図はＬ
１キャッシュの２４ビツト・アドレスを示す図、第６図
はＬ２キヤツシユの２４ビツト・アドレスを示す図、第
７図はＬ１キャッシュ・ディレクトリの１エントリを示
す図、第８図はＬ２キャッシュ・ディレクトリの１エン
トリを示す図である。 １００・・・・ＣＰＵ、２００・・・・Ｌ１キャッシュ
。 ２０１・・・・Ｌ１キャッシュ・ディレクトリ、２０５
・・・・アドレス比較ロジック、２０６・・・・更新／
置換ロジック、２０７・・・・置換アレイ、２１０・・
・・インタフェース、２２０・・・・確認ロジック、２
５０Ｌ１キヤツシユ・データアレイ、３００・・・・Ｌ
２キャッシュ、３０１・・・・Ｌ２キャッシュ・ディレ
クトリ、３０５・・・・アドレス比較ロジック、３０６
・・・・更新／！換ロジック、３１０・・・・先取りロ
ジック、３２０・・・・ｒビット更新ロジック。 ３３０・・・・行指示器、３５０・・：・Ｌ２キャッシ
ュ・データアレイ、４００・・・・主記憶装置。 出願人　　インターナショナル・ビジネス・、　　　　
マシーンズ・コーポレーション代理人　　弁理士　　頓
　　宮　　孝　　−（外１名） 訛橡しベＪしの例 第　３　図

Claims (1)

  1. 【特許請求の範囲】 少なくとも１つのプロセッサと、少なくとも２レベルの
    記憶階層とを備え、前記記憶階層は高速小容量の第１レ
    ベル記憶装置および低速大容量の第２レベル記憶装置を
    含み、前記第１レベル記憶装置は複数のサブブロック・
    データを記憶し、前記第２レベル記憶装置は各々が複数
    のサブブロックから成る複数のブロック・データを記憶
    するようにした計算システムにおいて、 前記第２レベル記憶装置に記憶された各サブブロックご
    とに置換ビットを保持し、該置換ビットが１状態にある
    ときは対応するサブブロックが前記第１レベル記憶装置
    に以前に記憶されたことを指示し、該置換ビットが０状
    態にあるときは対応するサブブロックが前記第１レベル
    記憶装置に以前に記憶されなかったことを指示するため
    の手段前記プロセッサが前記第１レベル記憶装置におけ
    る所与のブロック中の予定のサブブロックを参照した際
    に、該予定のサブブロックが前記第１レベル記憶装置に
    記憶されていない場合、前記所与のブロック中のサブブ
    ロックのうち前記置換ビットを１状態にセットされてい
    るすべてのサブブロックを前記第２レベル記憶装置から
    前記第１レベル記憶装置へ先取りするための手段とを備
    えたことを特徴とする、記憶階層の先取り装置。
JP60253013A 1984-12-24 1985-11-13 記憶階層の先取り装置 Granted JPS61156346A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US685527 1984-12-24
US06/685,527 US4774654A (en) 1984-12-24 1984-12-24 Apparatus and method for prefetching subblocks from a low speed memory to a high speed memory of a memory hierarchy depending upon state of replacing bit in the low speed memory

Publications (2)

Publication Number Publication Date
JPS61156346A true JPS61156346A (ja) 1986-07-16
JPH0364893B2 JPH0364893B2 (ja) 1991-10-08

Family

ID=24752584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60253013A Granted JPS61156346A (ja) 1984-12-24 1985-11-13 記憶階層の先取り装置

Country Status (5)

Country Link
US (1) US4774654A (ja)
EP (1) EP0185867B1 (ja)
JP (1) JPS61156346A (ja)
CA (1) CA1238984A (ja)
DE (1) DE3583593D1 (ja)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62194563A (ja) * 1986-02-21 1987-08-27 Hitachi Ltd バツフア記憶装置
FR2609195A1 (fr) * 1986-12-31 1988-07-01 Thomson Csf Procede de gestion d'antememoires associees a des processeurs dans une architecture multiprocesseur a bus unique et systeme de traitement de donnees fonctionnant suivant ce procede
US4980823A (en) * 1987-06-22 1990-12-25 International Business Machines Corporation Sequential prefetching with deconfirmation
US5113511A (en) * 1989-06-02 1992-05-12 Atari Corporation System for dynamically providing predicted high/slow speed accessing memory to a processing unit based on instructions
US5155832A (en) * 1989-07-05 1992-10-13 Hewlett-Packard Company Method to increase performance in a multi-level cache system by the use of forced cache misses
US5125085A (en) * 1989-09-01 1992-06-23 Bull Hn Information Systems Inc. Least recently used replacement level generating apparatus and method
US5307477A (en) * 1989-12-01 1994-04-26 Mips Computer Systems, Inc. Two-level cache memory system
US5203002A (en) * 1989-12-27 1993-04-13 Wetzel Glen F System with a multiport memory and N processing units for concurrently/individually executing 2N-multi-instruction-words at first/second transitions of a single clock cycle
US5467460A (en) * 1990-02-14 1995-11-14 Intel Corporation M&A for minimizing data transfer to main memory from a writeback cache during a cache miss
DE69130086T2 (de) * 1990-06-15 1999-01-21 Compaq Computer Corp Mehrstufeneinschluss in mehrstufigen Cache-Speicherhierarchien
US5392417A (en) * 1991-06-05 1995-02-21 Intel Corporation Processor cycle tracking in a controller for two-way set associative cache
US6453388B1 (en) 1992-06-17 2002-09-17 Intel Corporation Computer system having a bus interface unit for prefetching data from system memory
US5787475A (en) * 1992-07-21 1998-07-28 Digital Equipment Corporation Controlled prefetching of data requested by a peripheral
JPH06222990A (ja) * 1992-10-16 1994-08-12 Fujitsu Ltd データ処理装置
EP0612013A1 (en) * 1993-01-21 1994-08-24 Advanced Micro Devices, Inc. Combination prefetch buffer and instruction cache cross references to related applications
US5539914A (en) * 1993-06-14 1996-07-23 International Business Machines Corporation Method and system for preprocessing data block headers during access of data in a data storage system
US5809525A (en) * 1993-09-17 1998-09-15 International Business Machines Corporation Multi-level computer cache system providing plural cache controllers associated with memory address ranges and having cache directories
US5530832A (en) * 1993-10-14 1996-06-25 International Business Machines Corporation System and method for practicing essential inclusion in a multiprocessor and cache hierarchy
US5721854A (en) * 1993-11-02 1998-02-24 International Business Machines Corporation Method and apparatus for dynamic conversion of computer instructions
US5603004A (en) * 1994-02-14 1997-02-11 Hewlett-Packard Company Method for decreasing time penalty resulting from a cache miss in a multi-level cache system
US5539895A (en) * 1994-05-12 1996-07-23 International Business Machines Corporation Hierarchical computer cache system
US5577227A (en) * 1994-08-04 1996-11-19 Finnell; James S. Method for decreasing penalty resulting from a cache miss in multi-level cache system
US5860096A (en) * 1994-10-17 1999-01-12 Hewlett-Packard Company Multi-level instruction cache for a computer
US5734731A (en) * 1994-11-29 1998-03-31 Marx; Elliot S. Real time audio mixer
US5790823A (en) * 1995-07-13 1998-08-04 International Business Machines Corporation Operand prefetch table
US5740399A (en) * 1995-08-23 1998-04-14 International Business Machines Corporation Modified L1/L2 cache inclusion for aggressive prefetch
US5758119A (en) * 1995-08-23 1998-05-26 International Business Machines Corp. System and method for indicating that a processor has prefetched data into a primary cache and not into a secondary cache
US5787466A (en) * 1996-05-01 1998-07-28 Sun Microsystems, Inc. Multi-tier cache and method for implementing such a system
US5802563A (en) * 1996-07-01 1998-09-01 Sun Microsystems, Inc. Efficient storage of data in computer system with multiple cache levels
US6065097A (en) * 1996-08-29 2000-05-16 Sun Microsystems, Inc. Apparatus and method for sharing a unified memory bus between external cache memory and primary memory
US5937429A (en) * 1997-04-21 1999-08-10 International Business Machines Corporation Cache memory having a selectable cache-line replacement scheme using cache-line registers in a ring configuration with a token indicator
US6535961B2 (en) * 1997-11-21 2003-03-18 Intel Corporation Spatial footprint prediction
US6457105B1 (en) * 1999-01-15 2002-09-24 Hewlett-Packard Company System and method for managing data in an asynchronous I/O cache memory
US6823430B2 (en) * 2002-10-10 2004-11-23 International Business Machines Corporation Directoryless L0 cache for stall reduction
US7380047B2 (en) * 2004-09-30 2008-05-27 International Business Machines Corporation Apparatus and method for filtering unused sub-blocks in cache memories
US7313656B1 (en) * 2004-12-27 2007-12-25 Emc Corporation Pre-fetch prediction method for disk drives
US8046538B1 (en) * 2005-08-04 2011-10-25 Oracle America, Inc. Method and mechanism for cache compaction and bandwidth reduction
US9559889B1 (en) * 2012-10-31 2017-01-31 Amazon Technologies, Inc. Cache population optimization for storage gateways
US9501796B2 (en) 2013-09-18 2016-11-22 Chicago Mercantile Exchange Inc. Dataset intersection determination
US10929353B2 (en) * 2015-04-29 2021-02-23 Box, Inc. File tree streaming in a virtual file system for cloud-based shared content
KR102653852B1 (ko) * 2019-05-07 2024-04-02 에스케이하이닉스 주식회사 컨트롤러, 메모리 시스템 및 그것의 동작 방법
US10942852B1 (en) 2019-09-12 2021-03-09 Advanced New Technologies Co., Ltd. Log-structured storage systems
WO2019228569A2 (en) 2019-09-12 2019-12-05 Alibaba Group Holding Limited Log-structured storage systems
EP3669268A4 (en) * 2019-09-12 2020-12-23 Alibaba Group Holding Limited NEWSPAPER STRUCTURE STORAGE SYSTEMS
CN111566611B (zh) * 2019-09-12 2023-08-04 创新先进技术有限公司 日志结构存储系统
WO2019228568A2 (en) 2019-09-12 2019-12-05 Alibaba Group Holding Limited Log-structured storage systems
CN111837113A (zh) 2019-09-12 2020-10-27 创新先进技术有限公司 日志结构存储系统
SG11202002588RA (en) 2019-09-12 2020-04-29 Alibaba Group Holding Ltd Log-structured storage systems
CN111183420B (zh) 2019-09-12 2023-06-30 创新先进技术有限公司 日志结构存储系统
SG11202002587TA (en) 2019-09-12 2020-04-29 Alibaba Group Holding Ltd Log-structured storage systems

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5971183A (ja) * 1982-10-15 1984-04-21 Hitachi Ltd 記憶制御方式
JPS59180877A (ja) * 1983-03-31 1984-10-15 Fanuc Ltd メモリの読出し制御方式

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3928857A (en) * 1973-08-30 1975-12-23 Ibm Instruction fetch apparatus with combined look-ahead and look-behind capability
US4370710A (en) * 1980-08-26 1983-01-25 Control Data Corporation Cache memory organization utilizing miss information holding registers to prevent lockup from cache misses
US4437155A (en) * 1980-11-14 1984-03-13 Sperry Corporation Cache/disk subsystem with dual aging of cache entries
US4490782A (en) * 1981-06-05 1984-12-25 International Business Machines Corporation I/O Storage controller cache system with prefetch determined by requested record's position within data block
US4464712A (en) * 1981-07-06 1984-08-07 International Business Machines Corporation Second level cache replacement method and apparatus
US4533995A (en) * 1981-08-03 1985-08-06 International Business Machines Corporation Method and system for handling sequential data in a hierarchical store

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5971183A (ja) * 1982-10-15 1984-04-21 Hitachi Ltd 記憶制御方式
JPS59180877A (ja) * 1983-03-31 1984-10-15 Fanuc Ltd メモリの読出し制御方式

Also Published As

Publication number Publication date
JPH0364893B2 (ja) 1991-10-08
EP0185867A3 (en) 1988-08-17
EP0185867A2 (en) 1986-07-02
CA1238984A (en) 1988-07-05
US4774654A (en) 1988-09-27
DE3583593D1 (de) 1991-08-29
EP0185867B1 (en) 1991-07-24

Similar Documents

Publication Publication Date Title
JPS61156346A (ja) 記憶階層の先取り装置
US10019369B2 (en) Apparatuses and methods for pre-fetching and write-back for a segmented cache memory
US5091851A (en) Fast multiple-word accesses from a multi-way set-associative cache memory
EP0695996B1 (en) Multi-level cache system
JP4486750B2 (ja) テンポラリ命令及び非テンポラリ命令用の共用キャッシュ構造
US6912623B2 (en) Method and apparatus for multithreaded cache with simplified implementation of cache replacement policy
US6078992A (en) Dirty line cache
US8621152B1 (en) Transparent level 2 cache that uses independent tag and valid random access memory arrays for cache access
US20090006757A1 (en) Hierarchical cache tag architecture
US20100217937A1 (en) Data processing apparatus and method
US7657667B2 (en) Method to provide cache management commands for a DMA controller
JP3262519B2 (ja) 第２レベルキャッシュの古いラインの除去によるプロセッサのメモリ性能の強化方法及びシステム
US7356650B1 (en) Cache apparatus and method for accesses lacking locality
JP4162493B2 (ja) 下位レベルのキャッシュを含むアクセスを促進するためのリバースディレクトリ
US7949833B1 (en) Transparent level 2 cache controller
US20010032297A1 (en) Cache memory apparatus and data processing system
EP0173893B1 (en) Computing system and method providing working set prefetch for level two caches
JP5348146B2 (ja) キャッシュメモリおよびその制御方法
WO2002027498A2 (en) System and method for identifying and managing streaming-data
JP3078303B2 (ja) キャッシュメモリ制御回路
JPH0675853A (ja) キャッシュメモリ装置
WO2010098152A1 (ja) キャッシュメモリシステムおよびキャッシュメモリ制御方法
JP2024011696A (ja) 演算処理装置及び演算処理方法
JPH05120139A (ja) キヤツシユメモリ装置
JPH045740A (ja) ディスク・キャッシュ制御方式