TW505990B - Method to create micro-roughness on a surface - Google Patents
Method to create micro-roughness on a surface Download PDFInfo
- Publication number
- TW505990B TW505990B TW090116568A TW90116568A TW505990B TW 505990 B TW505990 B TW 505990B TW 090116568 A TW090116568 A TW 090116568A TW 90116568 A TW90116568 A TW 90116568A TW 505990 B TW505990 B TW 505990B
- Authority
- TW
- Taiwan
- Prior art keywords
- grains
- grain
- patent application
- nanometers
- distance
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 67
- 239000004065 semiconductor Substances 0.000 claims abstract description 38
- 230000008569 process Effects 0.000 claims abstract description 33
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 29
- 239000013078 crystal Substances 0.000 claims description 25
- 238000010790 dilution Methods 0.000 claims description 24
- 239000012895 dilution Substances 0.000 claims description 24
- 238000000746 purification Methods 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 241000252506 Characiformes Species 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 5
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims 1
- QUZPNFFHZPRKJD-UHFFFAOYSA-N germane Chemical compound [GeH4] QUZPNFFHZPRKJD-UHFFFAOYSA-N 0.000 claims 1
- 229910052986 germanium hydride Inorganic materials 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 23
- 238000000151 deposition Methods 0.000 description 34
- 230000008021 deposition Effects 0.000 description 34
- 235000012431 wafers Nutrition 0.000 description 32
- 239000007789 gas Substances 0.000 description 17
- 239000002245 particle Substances 0.000 description 15
- 229910000077 silane Inorganic materials 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 9
- 238000012360 testing method Methods 0.000 description 9
- 238000002474 experimental method Methods 0.000 description 7
- 239000001257 hydrogen Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 239000012530 fluid Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000003085 diluting agent Substances 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 241000251468 Actinopterygii Species 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000006399 behavior Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 239000004576 sand Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000004581 coalescence Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 230000002209 hydrophobic effect Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 235000013372 meat Nutrition 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005496 tempering Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02428—Structure
- H01L21/0243—Surface structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
- H01L21/02661—In-situ cleaning
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0387—Making the trench
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02052—Wet cleaning only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
Description
990 五、發明説明（1 ) 本發明是有關於在表面上產生細微粗糙的方法，尤其是 在半導體記憶胞之溝渠電容器中產生細微粗糙之方法。 在近年來半導體記憶胞之記憶胞之大小持續縮小，並且 因此積體密度增度。 半導體記憶胞之電容取決於於多個不同的參數，其中是 電容器表面的參數。以變成來越增加之積體密度並且因此 隨之而來減少的結構大小，而爲了獲得在技術上所須的最 小記憶體電容，通常在持續變小的空間中保持足夠用的電 容器表面。 此種表面的擴大例如在所謂的”深溝渠技術”的情況中獲 得，其中電容器在半導體基板中的深溝渠中，藉由溝渠較 深的蝕刻及/或在其底部區域中的加寬而形成電容器。然 而此溝渠繼續深的蝕刻是在經濟上與技術上非常昂貴，因 而用於大量生產幾乎不可行。另一方面，此溝渠在其底部 區域中加寬的可能性由於相鄰的溝渠而受到側面的限制， 因此並非任意的可能作繼續的積體化。 在此”堆疊（stack)技術"的情形中是常用具有所謂HSG製 程之另一種表面擴大的方式。此HSG製程說明一種相當 昂貴的方法用於在一表面上產生細微的粗糙，其中在基本 上在三個連續的製程步驟中首先沈積非結晶矽，然後在此 非結晶矽層上實施所謂的”播種"（Seeding)以形成生長 (Keim)胞，並且最後實施退火，其中矽晶粒或矽液滴在使 用.生長胞的情況下並且經由非結晶矽層之轉化或分解而形 成。以此方式所產生的細微粗糙當然導致明顯的表面擴大 505990 五、發明説明（2 ) ，然而此方法是昂貴並且耗費時間。 因此本發明以此目的爲基礎，其設立一種方法在一表面 上產生細微粗糙，其可以簡單並且時間以及成本有利的方 法與方式實現。 此目的是根據本發明藉由申請專利範圍第1項的措施而 達成。 尤其藉由在唯一的步驟中由製程氣體形成半導體晶粒之 細緻分佈，在基本上簡化此方法，因此不但產生時間而且 成本簡省。 較佳是矽晶粒借助於含矽烷的製程氣體在表面上形成。 然而鍺晶粒還可以借助於含鍺（Ge)之製程氣體而形成。 較佳此半導體晶粒是在攝氏500至600°C的溫度中與在 100至600毫托（mTorr)的壓力中以及在5至60分鐘的沈 積時間中形成。在適當的條件中或長非結晶層，並且然後 進行迴火，其中此半導體晶粒由氣相直接在表面上形成。 尤其在溝渠電容器中可以因此避免在非結晶層的底部上溝 渠之非必要之狹窄，因此可以使得本身繼續"收縮"。此外 ，可以以先前所描述之傳統的方法用於表面的擴大，像是 例如溝渠的加寬或繼續的加深，其與根據本發明的方法組 合而使得可以將電容額外地擴大。此外由於此不會產生問 題的製程參數，可以實現成本有利的”批次製程”，其中多 個晶圓被同時處理。此外/可以使用平常的LPCVD設備 而沒_題，由此本身尤其其具有相當小的製程時間，在
-4- 505990 五、發明説明（3 ) 在其他的申請專利範圍附屬項中說明本發明其他有利的 配置。 本發明以下根據實施例參考圖式作進一步說明。 圖式之簡單說明 第1圖是根據本發明具有細微粗糙之表面與深溝渠之電 子顯微鏡照片。 第2圖是製造爐之簡化截面圖，其用於實現根據本發明 之方法。 第3圖是在不同沈積時間中之顆粒大小與顆粒距離之圖 式說明。 第4圖是取決於沈積溫度之顆粒大小與顆粒距離之圖式 說明。 第5圖是取決於稀釋比例與沈積時間之顆粒大小與顆粒 距離之圖式說明。 第6圖是取決於稀釋比例，沈積時間與表面特性之顆粒 大小與顆粒距離之圖式說明。 第7圖是取決於預先淨化之顆粒大小與顆粒距離之圖式 說明。 第8圖是根據理想模式取決於相對顆粒距離之表面擴大 之圖式說明。 第1圖顯示具有深溝渠3之表面2之電子顯微鏡照片， 像是例如使用於形成在DRAM半導體記憶胞中之溝渠電容 器，爲了擴大表面2而根據第1圖在晶圓表面上與在溝渠 3之內部有多個半導體晶粒1。此藉由多個半導體晶粒1 505990 五、發明説明（4 ) 所造成表面2之細微粗糙擴大，因此可直接地造成在溝渠 3中形成之溝渠電容器之電容之增大。此等半導體晶粒1 因此是在唯一的方法步驟中形成於溝渠3中與表面2上， 因此，不同於先前說明之傳統之HSG製程產生基本的時 間與成本之節省。 第2圖顯示製造爐之簡化截面圖式，如同其用於執行根 據本發明的方法所使用。此在第2圖中所說明的”低壓化 學氣相沈積爐 n(LPCVD:low pressure chemical vapor deposition)，例如是一種AVP-8000型式由製造商Silicon Valley Group所生產的製造爐。此雙壁垂直爐的結構根據 第2圖如下：外管4封閉向外之製程室。內管5具有較小 的直徑，並且同軸位於外管4之內。而未說明之加熱裝置 是在外管4之外。一個所謂的晶舟6用於容納晶圓，並且 進入內管5之中，之後它以晶圓裝載。 用於不同製程氣體P之輸入管道E位於底座區域中。可 以使用例如矽烷（SiH4)作爲製程氣體。用於製程氣體的輸 入/輸出孔是位於內管5之中之上部與下部區域中，而稱 爲矽烷（SiH4)(b)或矽烷（t)。此製程氣體經由在晶圓之間的 中間空間而流入內管5中，並且在其上的旁邊向上流過， 而其一小部份在製程室與晶圓之加熱的表面上起化學反應 ，並且導致半導體晶粒的形成。此製程氣體在內管5與外 管4之間再度向下流經由端子A至真空泵V而被吸出。 通漂使用矽烷作爲製程氣體，其藉由像是例如氮、氫、氦 或氬之載體氣體或惰性氣體而可被稀釋。 -6- 505990 五、發明説明（5 ) 本發明之基本優點尤其是在於使用此種傳統式垂直爐， 以及在唯一僅有的步驟中由製程氣體P在表面2上形成細 緻分佈之半導體晶粒1。不同於上所描述之傳統式HSG製 程，因此沒有形成非結晶層，並且亦不執行隨後的”播種” 與迴火’而是此等半導體晶粒1在壓力中直接沈積或形成 ，如同它通常在LPCVD製程中者。此由本發明以令人驚 異的方式所確定之製造方法用於在表面上產生細微粗糙， 而可以在唯一的方法步驟中實施。 然後說明多個用於表面擴大之實驗，而以矽晶粒作爲半 導體晶粒1，然而其中還可以相同的方式形成鍺（Ge)晶粒。 爲了測定晶粒高度與晶粒距離對於沈積時間之依賴性， 而將沈積時間在系列的實驗中變化，其中壓力固定保持在 200毫托耳（mTorr)，並且溫度保持在560°C中。 其他的製造參數是用於SiH4(b)200scCm(立方公分/分鐘） ，用於SiH4(t)100sccm，以及用於稀釋氣體H2是70sccm 。在所有的實驗中此晶舟完全裝載了晶圓。此製程結果是 確定在測試晶圓上具有30奈米（nm)厚的氧化物層。因此 ，此測試晶圓根據第2圖被置入於垂直式爐的中間位置中 。在沈積時間爲19分10秒時因此測得最小晶粒高度爲55 奈米（nm)，與最大晶粒高度爲57奈米（nm)。此外，在此 種沈積時間中確定了大約30奈米（nm)之封閉層，其包圍 此晶粒。在此沈積時間中以及所屬的製程參數中因此在基 本±沒有產生表面之擴大。 在另一個實驗中此沈積時間（在其他方面是相同的製程 -7- 505990 五、發明説明（6 ) 參數）被限制於12分40秒，其中確定最小的晶粒高度爲 48奈米（nm)以及最大的晶粒高度爲52奈米。在此情況中 確定在層形成的開始在晶粒之間具有大約5至10奈米（nm) 的厚度。 在進一步縮短沈積時間（在其他方面是相同的製造參數） 至9分30秒時產生最小顆粒高度爲35奈米，與最大顆粒 高度爲59奈米，因此各個半導體晶粒彼此緊靠地形成， 並且產生明顯擴大的表面。 在相同的其他製造參數中當將沈積時間進一步縮短至6 分鐘時產生用於垂直爐之中間區域中之晶圓之最小晶粒高 度21奈米與最大晶粒高度37奈米。 因此可以形成各個晶粒，其本身產生基本之表面的擴大 。因而在一個並且同一”進入爐中"rOfenfahren")另外的測 試晶圓是裝載於此製造爐之上部與下部區域中。在所有的 實驗中此整個的晶舟（Boat)總是裝載120或175個晶圓（所 謂的假（Dummy)晶圓），然而只有此測試晶圓被使用。 此測試晶圓在爐之上部區域中因此顯示大致上較大的晶 粒，具有最小高度27奈米（nm)，以及最大高度42奈米。 在爐之下部區域中此晶圓在其他製程參數相同的情況中具 有最小的晶粒高度爲16奈米以及最大的晶粒高度爲28奈 米，其中大約12奈米厚的封閉層將此等晶粒包圍，並且 晶圓中較晶圓邊緣粗糙。此在不同的測試晶圓位置上不同 之製造結果的原因是，此在內管5由下向上漸增之稀釋之 矽烷（SiHOVoriwegend，由於H2之供應之方式以及在較小 505990 五、發明説明（7 ) 的範圍中藉由SiH4之化學反應（反應成在晶圓與內管之加 熱的表面上之矽與氫）產生額外的氫。由此而產生在根據 本發明的方法步驟中矽烷之稀釋的情況可以被考慮用於調 整半導體之晶粒大小。 爲了判斷溫度之依賴性而設置傾斜的溫度分佈輪廓，並 且更確切的說，在上部區域中的溫度是590°C，在中間區 域中的溫度是57(TC，以及在下部區域中的溫度是550°C 。因此三個測試晶圓具有所使用之30奈米厚之氧化物層 ，在每一個溫度區域中一個測試晶圓。 在第一個實驗中選擇矽烷（SiH4)之強的氫（H2)稀釋，其 中還另外對於溫度H2之稀釋由於上述之原因由下向上增 加。此H2之稀釋氣體之整個流動速率是SOOsccm，SiH4(b) 之流動速率是40sccm，SiH4(t)的流動速率是Osccm。其壓 力提高至400毫托耳（mTorr)，以及沈積時間選擇爲30分 鐘。由於稀釋以及溫度之影響之原因而產生以下之情形： 在此製造爐之上部區域或晶舟（Boat)中（攝氏590度）保持 島嶼形狀之層的成長，其厚度由最小之13奈米至最大之 28奈米。它因此沒有產生封閉層，而此島嶼具有非常不均 勻的側面大小範圍。在中間的區域中在570°C的溫度與減 少的H2的稀釋中所產生晶粒高度由最小的28奈米至最大 的33奈米，其中十分封閉的層藉由半導體晶粒之結合或 共同成長而調整。只有在下部區域中在550°C的溫度中所 產生的晶粒高度由最小的40奈米至最大的50奈米，其非 常緊密地一個靠一個的設置，並且具有相當均勻的尺寸。 -9- 505990 五、發明説明（8 ) 在用於溫度依賴性的第二個實驗中，再度於傾斜溫度輪 廓的使用下，運用n2之稀釋，不同於以氫稀釋，在此處 此稀釋氣體在進入管中之前已經與矽烷（SiH4)混合。因此 ，此稀釋比例在整個管中幾乎恆定（constant)，並且溫度是 決定性的參數，在其中本身此三個測試晶圓的位置不同。 因此，砂院SiH4(b)之流速是40sccm，砂院SiH4(t)之流速 是Osccm以及N2之流速是400sccm。其沈積的時間再度 是在30分鐘內，其中在600毫托耳（mTorr)的壓力調整。 在上部的區域中在590°C的溫度中產生之晶粒高度從最小 的3 1奈米至最大的46奈米（nm)，其中確定半導體晶粒之 繼續的結合，然而仍未產生封閉層。在中間的區域中在 570t的溫度中產生的晶粒高度從最小的15奈米至最大的 24奈米，其中確定半導體晶粒之結合，然而已經較在 590t中具有多個空隙。在下部區域中此爐在550°C的溫度 中所產生的晶粒高度由最小之大約5奈米至最大之約1 0 奈米（nm)，其中各個非常小的小球具有均勻的形狀，然而 形成不同的大小。在此製造條件（壓力、氣體流速、沈積 時間）由此產生適當的56(TC的沈積溫度。 在另一個實驗系列中，在使用N2作爲稀釋氣體中，實 施沈積時間、稀釋比例以及晶圓表面特性之變化。對於30 奈米（nm)厚的氧化物表面在40sccm之SiH4(b)與Osccm之 SiH4(t)以及400sccm之N纟之流體中，在15分鐘的沈積時 間.中，以及200毫托耳（mTorr)的壓力以及5 60 °C的溫度中 ，產生的晶粒高度由最小的9奈米至最大之17奈米（nm)。 -10-
505990 五、發明説明（9 ) 此等半導體晶粒因此是小的各個小球具有均勻的形狀與不 同的大小。爲了獲得較大的晶粒而在變化例中將沈積時間 延長，在另一個變化例中將稀釋減少。在此兩個變化例中 是硏究在具有30奈米之矽氧化物與4.5奈米之矽氮化物 之測試晶圓的表面上之晶粒成長。 在沈積時間由1 5分鐘延長至30分鐘，以及此外相同的 製造參數中，產生用於此30奈米（nm)厚氧化物表面的晶 粒高度由最小的15奈米至最大的25奈米，其中此等半導 體晶粒部份地共同成長，並且具有不均勻之側面尺寸大小 。在此4.5奈米（nm)厚的氮化物表面上形成具有各個空隙 盡可能封閉的層。此層的厚度是在19奈米至26奈米之間 〇 在此用於擴大晶粒的第二變化例中之沈積時間保持在 15分鐘，由於N2流體之流速由400sccm降回至20〇Sccm 。其他的製造參數不改變。此在氧化物表面上所產生晶粒 的高度因此從最小20奈米至最大31奈米，其中半導體晶 粒部份地共同成長，其側面之大小均勻並且其中間之空間 小於在第一變化例中者。在氮化物的表面上此等半導體晶 粒非常類似地形成如在氧化物之表面上者，然而較厚並且 中間空間較小。此所產生之晶粒高度由最小之24奈米至 最大之33奈米。此在氧化物與氮化物上成長行爲中之不 同，在此變化例中所具有之成長稀釋因此較少。 弈另一個實驗序列中確定此不同之預先淨化之方法的影 響，在根據本發明的方法中用於產生細微粗糙。因此，在 -11- 505990 五、發明説明（10 Η 物或氮化物的位置上使用具有不同之預先淨化之矽基 取Θ此用於在矽表面上產生細微粗糙之製造參數是在40 kcdh-： ^ ^^MSiH4(b)流體與200sccm之N2流體中調整。此在560 把丨倉溫度中與200毫托耳（mTorr)壓力中的沈積時間是15 分+鐘。在所謂”肉食魚n(nPiranhan)之預先淨化中所產生之 顆粒高度從最小之17奈米至最大之28奈米。在具有 "Piranha”之預先淨化與所謂的"RCA”預先靜化組合所產生 之晶粒高度由最小之14奈米至最大的24奈米。此外，在 使用"Piranha”與所謂的”HF-Dip”組合之淨化下所產生之晶 粒高度從最小之23奈米至最大之30奈米，其中確定大的 不規則之半導體晶粒。 與傳統之期望相反，因此在唯一僅有的製造步驟中在不 同的晶圓表面上形成驚人的晶圓表面。並且更確切地說是 如同在平常LPCVD製造之製造壓力中者。 第3至7圖顯示圖式描述用於槪要說明此先前說明之實 驗結果。因此要指出，晶粒高度是被理解爲半導體晶粒1 之最高點至位於其下之平坦的晶圓表面2垂直距離，在封 閉層中這等於層的厚度。在以下之圖式中各只說明用於晶 粒高度或層厚度之平均値。稱爲”晶粒距離”在此是介於兩 個相鄰晶粒表面之側面之間之自由距離。函離等於零是指 ，此等晶粒一起成長。因爲在以下描述的圖式中各自說明 平均距離，此"零"之陳述並不必然表示一個光滑平坦之封 閉層，而是描述主要的晶粒之結合（coalescence)。 第3圖顯示圖式說明晶粒高度與晶粒距離取決於沈積時 -12- 505990 五、發明説明（11 ) 間，其中存在之1:0.2的H2的稀釋保持不變。在此製程條 件中從6分鐘至12分40秒之沈積時間仍然提供足夠的實 驗結果。根據其他參數之選擇（其決定沈積速率或成長速 率），因此尤其是稀釋與溫度，須將沈積時間調整，使得 一方面形成足夠大的半導體晶粒，並且另一方面還未生長 出封閉層。因此，從5至60分鐘之沈積時間可以導致能 使用的結果。 第4圖顯示圖式說明晶粒高度與晶粒距離取決於各自之 製程溫度。 一個如此傾向的溫度輪廓可以經由在製造爐4中晶舟6 之上部、中間與下部中可分開調整之加熱區而調整。在 59(TC的溫度中根據第4圖確定半導體晶粒之大規模之結 合，即，其平均晶粒距離爲零。在足夠強的稀釋與不太長 的沈積時間中根據第5圖還有在較高的溫度中具有所預期 之絕緣晶粒之形成。取決於其他的製程參數因此產生 500°C至600°C的溫度範圍，其中較佳是560t供使用。 根據第5圖說明在不同的矽烷稀釋與沈積時間中之晶粒 高度與晶粒距離。此具有參數” 1 :1 0/1 5分鐘”的實驗系列 顯示用於有效表面擴大之太小之晶粒大小與太寬之晶粒間 的距離。此兩者可以不但藉由較長的沈積時間而且藉由較 稀薄的矽烷之稀釋根據第5圖而改善。然而要指出，此兩 個變數對於不同的晶圓表面顯示不同的表現，如同以下根 據第6圖所說明者。 第6圖顯示圖式描述用於說明晶粒高度與晶粒距離取決 -13- 505990 五、發明説明（12) 於晶圓特性或表面特性。若在兩個不同的製造變數中比較 氧化物表面與氮化物表面，其導致大約相等之晶粒高度 (稀釋與時間的兩種組合，即1:10/30分鐘與1:5/15分鐘， 平均晶粒高度介於20奈米（nm)與27奈米（nm)之間）。 然而關於晶粒的距離是突顯明顯之不同。在較強的稀釋 與對此較長的沈積時間中，在氮化物上成長大規模之封閉 層，即晶粒之間的距離等於零。與此相反的卻確定，在較 淡薄的稀釋與較短的沈積時間中，在兩者之表面特性中成 長具有可比較之晶粒間距離之絕緣晶粒，其沈積因此較少 取決於表面之特性。另一方面可以利用不同的表面在較強 的稀釋中所顯示不同之成長行爲。 第7圖是圖式描述用以說明晶粒高度與晶粒間距離取決 於所實施之預先淨化之特性。根據第7圖在矽基板上使用-所謂的 ’’Piranha(肉食魚厂-、"Piranha + RCAn-、或 "Piranha + HF”-淨化。在此處不作此等傳統之濕性化學淨 化方法之詳細說明，因爲它們爲專家十分熟悉。根據第7 圖當使用矽基板晶圓時之晶粒大小與晶粒間之距離，因此 還取決於所實施之預先淨化之方法。” Piranha”-與”RCA” 淨化法留下薄的濕性化學氧化物（親水性），而此"HF-Dip” 淨化法導致沒有氧化物而由氫確定時間之矽表面（疏水性） 。在疏水性之預先淨化中產生相對地大的無規律形狀之晶 粒。 . 4悤而言之，除了不同的溫度、壓力、沈積時間與稀釋範 圍之外，因此產生特別有利之製程參數之組合而用於最適 -14- 五、發明説明（13) 之表面擴大： 稀釋： 1:5
溫度： 560°C 沈積時間：1 5分鐘 製程壓力：200毫托耳（mTorr) 爲了簡化判斷以上所說明之實驗結果，以下說明簡單之 理論模型藉由矽晶粒而評估表面之擴大。 根據此簡化之理論模型而進行，將相同直徑之半球形晶 粒配置於規律正方形晶格中之平坦表面上。此半球體的直 徑是D ’此等半球體中點間之距離是a(其中此距離勿與第 3至7圖之晶粒之間距離混淆）。人們界定用於此理論模型 之相對晶粒間距離（更正確而言··晶粒中點間之相對距離） a = A/D，因爲相對於或按照百分比計算的表面擴大只取決 此相對距離之大小。 第8圖顯示圖式描述用於說明此理論模型。在a = 2之相 對晶粒間距離中，此中點間之距離是晶粒直徑之兩倍，因 此兩個相鄰晶粒或半球體表面之間之距離等於其直徑，在 a= 1之相對晶粒間距離中間關於兩個剛好相鄰之晶粒，因 此本身產生最大之表面擴大。在a=l/VI之相對晶粒間距 離中，是關於在正方形晶格中對角線對面之晶格，即，各 自下一個鄰居之晶格。相對晶粒間距離a = 0說明厚度爲 D/2之光滑平坦之封閉層因此其本身未產生表面擴大。 在使用此大幅簡化之理論模型時，必須考慮在實際上所 產生之偏差並且評估其影響。此等晶粒並非所有均具有相 -15 - 505990 五、發明説明（14) 同的距離，並且並非均勻地配置，此導致其在達成最緊密 之封裝前，各個晶粒已經一起成長。此理論模型之最大表 面擴大（它是關於剛好所有相鄰的晶粒），因此至少以半球 形的晶粒不可達成。此外在實際上半導體晶粒不是半球體 形，而是其中一部份幾乎是球體形。由此再度產生較先前 所說明之理論模型大致上更大的表面擴大。此外，並非所 有的半導體晶粒是相同的大，然而在當說明平均顆粒大小 時，經由上述說明之理論模型而獲得良好之近似。 因此在實際上總是大致上位於第8圖中所說明的曲線之 下，尤其是位於相對晶粒距離a大約大於1之中曲線之最 大値。藉由根據本發明之步驟方法以及有利之晶粒間距離 而用於評估可能之表面擴大，此理論模型是良好之幫助。 本發明以上根據LPCVD爐作說明。然而本發明並未受 此限制，並且更正確地說可以在所有其他供使用或將來的 爐子實現。此外，本發明是根據用於DRAM記憶體電路之 溝渠電容器而說明。然而本發明並未受此限制，並且更正 .確地說包括所有用於製造擴大表面之其他方法，例如是埋 藏式DRAM與不消逝半導體記憶體電路。 符號之說明 1 半導體晶粒 2 表面 3 溝渠 外管 5 內管 -16- 505990 五、發明説明（ 15 ) 6 晶舟 P 製程氣體 V 真空泵 -17-
Claims (1)
- 505990 六、申請專利範圍 第901 16568號「在一表面上產生細微粗糙之方法」專利案 (91年2月修正） 六申請專利範圍 1· 一種在表面上產生細微粗糙之方法，其特徵爲在一步驟 中直接在表面（2)上由製程氣體（P)形成細緻分佈之半導體 晶粒（1)。 2·如申請專利範圍第1項之方法，其中 此半導體晶粒（1)是矽（Si)或鍺（Ge)晶粒，並且製程氣體（P) 具有SiH4或GeH4。 3·如申請專利範圍第1或2項之方法，其中 此半導體晶粒（1)之形成是在500°C至600°C之溫度範圍中 實施。 4·如申請專利範圍第1或2項之方法，其中 此半導體晶粒（1)之形成是在100至600毫托耳（mTorr)的 壓力中實施。 5.如申請專利範圍第1或2項之方法，其中 此半導體晶粒（1)之形成是在5至60分鐘的期間實施。 6·如申請專利範圍第1項之方法，其中 此表面（2)是氧化物-、氮化物-、或矽.基板。 7. 如申請專利範圍第6項之方法，其中 矽基板經歷過預先淨化。 8. 如申請專利範圍第7項之方法，其中 此預先淨化具有Piranha淨化、RCA淨化及/或HF_Dip-淨 化。 505990 六、申請專利範圍 9. 如申請專利範圍第1或2項之方法，其中 製程氣體（P)具有從1:20至1:0.2範圍中之H2-稀釋。 10. 如申請專利範圍第1或2項之方法，其中 製程氣體（P)具有從1:100至1:5範圍中之N2-稀釋。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10034005A DE10034005A1 (de) | 2000-07-07 | 2000-07-07 | Verfahren zum Erzeugen von Mikro-Rauhigkeiten auf einer Oberfläche |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW505990B true TW505990B (en) | 2002-10-11 |
Family
ID=7648754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW090116568A TW505990B (en) | 2000-07-07 | 2001-07-06 | Method to create micro-roughness on a surface |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20020081801A1 (zh) |
| EP (1) | EP1170785A3 (zh) |
| DE (1) | DE10034005A1 (zh) |
| TW (1) | TW505990B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090065816A1 (en) * | 2007-09-11 | 2009-03-12 | Applied Materials, Inc. | Modulating the stress of poly-crystaline silicon films and surrounding layers through the use of dopants and multi-layer silicon films with controlled crystal structure |
| JP5665289B2 (ja) | 2008-10-29 | 2015-02-04 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理方法および基板処理装置 |
| US9654353B2 (en) | 2012-12-13 | 2017-05-16 | Level 3 Communications, Llc | Framework supporting content delivery with rendezvous services network |
| US10791050B2 (en) | 2012-12-13 | 2020-09-29 | Level 3 Communications, Llc | Geographic location determination in a content delivery framework |
| US10701148B2 (en) | 2012-12-13 | 2020-06-30 | Level 3 Communications, Llc | Content delivery framework having storage services |
| US9634918B2 (en) | 2012-12-13 | 2017-04-25 | Level 3 Communications, Llc | Invalidation sequencing in a content delivery framework |
| US10652087B2 (en) | 2012-12-13 | 2020-05-12 | Level 3 Communications, Llc | Content delivery framework having fill services |
| US10701149B2 (en) | 2012-12-13 | 2020-06-30 | Level 3 Communications, Llc | Content delivery framework having origin services |
| US20140337472A1 (en) | 2012-12-13 | 2014-11-13 | Level 3 Communications, Llc | Beacon Services in a Content Delivery Framework |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5290729A (en) * | 1990-02-16 | 1994-03-01 | Mitsubishi Denki Kabushiki Kaisha | Stacked type capacitor having a dielectric film formed on a rough surface of an electrode and method of manufacturing thereof |
| US5366917A (en) * | 1990-03-20 | 1994-11-22 | Nec Corporation | Method for fabricating polycrystalline silicon having micro roughness on the surface |
| US5112773A (en) * | 1991-04-10 | 1992-05-12 | Micron Technology, Inc. | Methods for texturizing polysilicon utilizing gas phase nucleation |
| US5554557A (en) * | 1996-02-02 | 1996-09-10 | Vanguard International Semiconductor Corp. | Method for fabricating a stacked capacitor with a self aligned node contact in a memory cell |
| DE19632834C2 (de) * | 1996-08-14 | 1998-11-05 | Siemens Ag | Verfahren zur Herstellung feiner Strukturen und dessen Verwendung zur Herstellung einer Maske und eines MOS-Transistors |
| US6060354A (en) * | 1996-12-20 | 2000-05-09 | Texas Instruments Incorporated | In-situ doped rough polysilicon storage cell structure formed using gas phase nucleation |
| JP3180740B2 (ja) * | 1997-11-11 | 2001-06-25 | 日本電気株式会社 | キャパシタの製造方法 |
| US5930625A (en) * | 1998-04-24 | 1999-07-27 | Vanguard International Semiconductor Corporation | Method for fabricating a stacked, or crown shaped, capacitor structure |
| JP3246476B2 (ja) * | 1999-06-01 | 2002-01-15 | 日本電気株式会社 | 容量素子の製造方法、及び、容量素子 |
-
2000
- 2000-07-07 DE DE10034005A patent/DE10034005A1/de not_active Withdrawn
-
2001
- 2001-06-22 EP EP01115186A patent/EP1170785A3/de not_active Withdrawn
- 2001-07-06 TW TW090116568A patent/TW505990B/zh active
- 2001-07-09 US US09/901,526 patent/US20020081801A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| EP1170785A2 (de) | 2002-01-09 |
| US20020081801A1 (en) | 2002-06-27 |
| DE10034005A1 (de) | 2002-01-24 |
| EP1170785A3 (de) | 2005-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20100003803A1 (en) | Manufacturing method of strained si substrate | |
| TW505990B (en) | Method to create micro-roughness on a surface | |
| KR100611108B1 (ko) | 박막 형성 방법 | |
| JP2007511892A5 (zh) | ||
| US5858852A (en) | Fabrication process of a stack type semiconductor capacitive element | |
| WO2016209570A1 (en) | Selective deposition of silicon oxide films | |
| KR100406580B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| CN110896022B (zh) | 半导体结构中氧化层的形成方法 | |
| US20010014504A1 (en) | Semiconductor device with selective epitaxial growth layer and isolation method in a semiconductor device | |
| JPH09115833A (ja) | 半導体素子のポリシリコン膜製造方法 | |
| JP2000150815A (ja) | 半導体装置の製造方法及び半導体製造装置 | |
| JPH11220102A (ja) | 半導体装置の製造方法及び半導体製造装置 | |
| CN112820636B (zh) | 半导体结构、自支撑氮化镓层及其制备方法 | |
| CN112820634B (zh) | 半导体结构、自支撑氮化镓层及其制备方法 | |
| JP3581036B2 (ja) | 結晶成長制御法 | |
| US20050158945A1 (en) | Memory cell and method for fabricating it | |
| JPH02191321A (ja) | 結晶の形成方法 | |
| KR100611061B1 (ko) | 에피택시얼막 형성 방법과 이를 이용한 박막 형성 방법 및반도체 장치 제조 방법 | |
| US8003481B1 (en) | Method for fabricating a capacitor | |
| WO2008114108A1 (en) | A (110) oriented silicon substrate and a bonded pair of substrates comprising said (110) oriented silicon substrate | |
| JPH0685081A (ja) | 半導体装置およびその製造方法 | |
| JPH021124A (ja) | 誘電体膜の製造方法 | |
| GB2326648A (en) | Growth of polycrystalline silicon film by raising temperature during deposition | |
| KR100522420B1 (ko) | 도핑효율을 증대시킨 엠피에스 구조의 캐패시터 제조 방법 | |
| KR100853458B1 (ko) | 실리콘게르마늄 섬을 이용한 캐패시터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent |